JP2815650B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2815650B2
JP2815650B2 JP1507927A JP50792789A JP2815650B2 JP 2815650 B2 JP2815650 B2 JP 2815650B2 JP 1507927 A JP1507927 A JP 1507927A JP 50792789 A JP50792789 A JP 50792789A JP 2815650 B2 JP2815650 B2 JP 2815650B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
semiconductor chip
tapered portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1507927A
Other languages
English (en)
Inventor
文雄 小原
利幸 河合
伸義 榊原
誠二 藤野
服部　　正
和則 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP1507927A priority Critical patent/JP2815650B2/ja
Application granted granted Critical
Publication of JP2815650B2 publication Critical patent/JP2815650B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、例えば高密度実装で信頼性の向上に有利な
半導体装置に関するものである。
背景技術 従来、半導体チップの微細化に伴い、半導体装置の一
種であるハイブリット型集積回路装置内において配線パ
ターンを微細化することは、 高密度の集積回路化 配線長の短縮による回路の高速動作 コンタクト部品点数の低減による信頼性の向上 などの点で有利になる。このようなハイブリッド型集積
回路装置には半導体チップの配線パッド上あるいは配線
が形成された基板上にハンダのバンプを形成し、半導体
チップと基板とをバンプにより接着し、コンタクトをと
るフリップチップ方式によるハイブリッド型集積回路装
置が知られている。しかし、このフリップチップ方式に
は接着面積がバンプ面積となり、接着強度を向上するた
めの配線ピッチが150〜200ミクロンと大面積を必要とす
るため配線ピッチの微細化は困難であった。また、他の
方式として、基板に予め穴加工し、半導体チップをその
穴内にエポキシ樹脂等によって埋め込んだ後、コンタク
ト配線を形成する埋め込み方式ハイブリッド型集積回路
も提案されている。この方式でも埋め込み時の半導体チ
ップの位置精度が悪く、コンタクト配線工程で配線ピッ
チの微細化は困難である。
そこで本発明は、半導体チップを直接基板に接着し、
コンタクトする半導体装置において、従来困難であった
半導体チップの位置精度を容易に向上させ、かつ配線ピ
ッチを大幅に縮小させると共に、配線の段切れを抑制す
ることを目的とするものである。
発明の開示 上記の目的を達成する為になされた請求の範囲第１項
に記載の半導体装置は、主表面から他主面に貫通し、前
記主表面に開口する穴の寸法よりも前記他主面に開口す
る穴の寸法の方が大きくなるように形成された所定の傾
斜角を有するテーパ部を持つ固定用穴が形成された基板
と、 前記固定用穴の前記テーパ部に対向する部分に、前記
テーパ部の前記傾斜角と略同一の傾斜角を有するテーパ
部を備え、その主表面の寸法が前記基板の主表面に開口
する前記固定用穴の寸法よりも小さくなるように形成さ
れると共に、素子が形成された半導体チップと、 前記基板と前記半導体チップの各テーパ部を相対する
ように接合する接合手段と、 前記基板および前記半導体チップ上に跨って形成され
た平坦化層と、 前記半導体チップの主表面側で前記素子と電気接続
し、その少なくとも一部が前記平坦化層上に形成された
配線と を備え、前記半導体チップの主表面は少なくとも前記
基板厚さのバラツキの２倍だけ前記基板の主表面から突
出していることを特徴とする。
そして、かかる第１項に記載の半導体装置において
は、基板にテーパ状の固定用穴が設けられているので、
半導体チップの埋め込み接着時に半導体チップのテーパ
部とすり合い接着することで、横方向のチップ位置精度
が簡単に向上し、位置精度の管理コストを大幅に低下す
ることが可能となる。また、位置精度の向上によって、
配線ピッチを大幅に減少させることを可能とした。又、
簡単に各テーパ部の角度と同じ角度でもって精度良く形
成できる。そして、基板のテーパ面と半導体チップのテ
ーパ面が平行に対向することにより、その結果、半導体
チップの埋め込み接着時においてチップ位置のズレはほ
とんど生じることなく、位置精度がより向上し作業性も
向上する。更に、半導体チップの主表面が少なくとも基
板厚さのバラツキの２倍だけ基板の主表面から突出して
いるので、基板の厚さにバラツキがある場合において
も、常に半導体チップの主表面を基板の主表面より突出
させることができる。結果、素子に接続される配線の厚
さを薄くすることができる。
また、第２項に記載の半導体装置は、主表面から他主
面に貫通し、前記主表面に開口する穴の寸法よりも前記
他主面に開口する穴の寸法の方が大きくなるように形成
された所定の傾斜角を有するテーパ部を持つ固定用穴が
形成された基板と、 前記固定用穴の前記テーパ部に対向する部分に、前記
テーパ部の前記傾斜角と略同一の傾斜角を有するテーパ
部を備え、その主表面の寸法が前記基板の主表面に開口
する前記固定用穴の寸法よりも小さくなるように形成さ
れると共に、素子が形成された半導体チップと、 前記基板と前記半導体チップの各テーパ部を相対する
ように接合する接合手段と、 前記基板および前記半導体チップ上に跨って形成され
た平坦化層と、 前記素子に電気接続し、その少なくとも一部が前記平
坦化層上に形成された配線と を備え、前記固定用穴は前記基板の主表面に開口する
面積よりも該基板の内部の面積の方が小さくなるように
前記主表面側に形成された第１のテーパ部と、前記基板
の他主面に開口する面積よりも該基板の内部の面積の方
が小さくなるように前記他主面側に形成された第２のテ
ーパ部とを有することを特徴とする。
かかる第２項に記載の半導体装置においては、固定用
穴は前記基板の主表面に開口する面積よりも該基板の内
部の面積の方か小さくなるように前記主表面側に形成さ
れた第１のテーパ部と、前記基板の他主面に間口する面
積よりも該基板の内部の面積の方か小さくなるように前
記他主面側に形成された第２のテーパ部とを有するの
で、基板の主表面と半導体チップの表面との間に段差が
生じたとしても、その段差の影響を低減することがで
き、配線の段切れを抑制するようになる。
図面の簡単な説明 第１図は本発明の第１実施例を示すハイブリッド型集
積回路装置の断面図、第２図（ａ）〜（ｊ）は第１実施
例の製造過程を示す工程図、第３図は本発明の第２実施
例を示す断面図、第４図は第３実施例を示す断面図、第
５図は第３実施例の特徴構成の説明図、第６図（ａ），
（ｂ）は基板の製造工程説明図、第７図は第３実施例の
効果の説明図、第８図は第３実施例の他の応用例を示す
断面図である。
発明を実施するための最良の形態 以下本発明を図面に示す実施例を用いて詳細に説明す
る。
第１図は本発明の第１図によるハイブリッド型集積回
路装置の断面図を示し、第２図（ａ）〜（ｊ）はその製
造工程を示す。第１図において、１は面方位（100）の
シリコン基板によって形成された半導体素子である半導
体チップであり、図示されるように半導体チップ１の上
端面は異方性エッチングによりその主表面から他主面側
に向けて８のテーパ部が形成されている。２は半導体チ
ップを固定するための接着部材（例えば低融点ガラス，
ポリイミド，エポキシ等の樹脂，共晶など）、３は面方
位（100）の半導体基板となるシリコン基板である。基
板表面のチップ固定（挿入）用の穴3aは半導体チップ１
の寸法と同一になるように裏面から異方性エッチングに
より形成されている。
この時基板厚さに±Δｔのバラツキがあるとすると
（Δｔは15μｍ程度）半導体チップ１と半導体基板３の
表面が同一平面上にない場合が生じる。すなわち、チッ
プ表面が基板表面に対して同一平面上にあるか、基板表
面に対して突出していなければチップ−基板間を薄膜配
線で結ぶことが困難である為、チップ表面が基板表面よ
り低くならないようにすることが必要である。
この場合、基板厚さが最大（バラツキが＋Δｔの時）
となる場合にチップ表面が基板表面と同一平面上にある
ように設計することになるため、チップと基板間に生じ
る可能性がある最大段差はバラツキΔｔの２倍である２
Δｔとなる。従って、常に半導体チップ１の表面が半導
体基板３の表面より突出するためには、予め半導体チッ
プ１の表面が２Δｔだけ突出するように設計すれば良い
事になる。そして、ここで生じた段差を平坦化するため
の平坦化層が４であり、この平坦化層４は半導体チップ
１および半導体基板３上に跨って形成される。尚、平坦
化層４の材料としてはポリイミド樹脂,SOG（スピンオン
ガラス）などが採用できる。
５は例えばアルミよりなり、埋め込まれた半導体チッ
プ１を電気接続する配線、６は半導体チップ１のパッシ
ベーション膜、7aは例えばアルミよりなり、半導体チッ
プ１の表面に形成された電極、7bは基板３の表面に形成
された電極である。8,9は異方性エッチングにより形成
されたテーパ部、10a,10bは基板３のパッシベーション
膜、11は基板３の表裏位置関係を決める位置決め穴であ
る。尚、半導体チップ１および半導体基板３内には、図
示しないトランジスタあるいは抵抗等の素子が形成され
ており、電極7a,7bおよび配線５はこれらの素子を電気
接続する。
次に、第２図（ａ）〜（ｊ）によって第１図に示され
る半導体装置の１つであるハイブリッド型集積回路の形
成工程を詳述する。まず、半導体チップ１は不純物のド
ープ等の周知の半導体プロセスによりトランジスタ，抵
抗等の素子を形成した後、該素子に電気接続する電極7a
を形成後、第２図（ａ）に示す如く、窒化ケイ素膜等の
パッシベーション膜６を形成し、そして第２図（ｂ）の
如く半導体チップ１の表面寸法がL1となるように、部分
的に開口したパッシベーション膜６をマスクとして異方
性エッチングによりＡ角が約54.7゜のＶ字溝を形成す
る。この時、Ｖ字溝の側面が接触面となるため、深く加
工する方が接着強度の向上につながる。第２図（ｃ）の
如く、このＶ字溝に沿って半導体チップ１を切り出し単
体のチップにする。
また、第２図（ｄ）の如く、主に配線用に用いる半導
体基板３側は、電極7bを形成後、両面に窒化ケイ素膜等
のパッシベーション膜10a,10bを成膜し、第２図（ｅ）
の如く、部分的に開口したパッシベーション膜10aをマ
スクとした異方性エッチングにより位置決め穴11を形成
する。これは、基板３の表面に形成された電極7bと基板
裏面の位置関係を明確にするものである。
次に、第２図（ｆ）の如く、位置決め穴11を基準とし
て基板裏のパッシベーション膜10bをパターニングし、
第２図（ｇ）の如くこれをマスクとして異方性エッチン
グによりＢ角が54.7゜の角度を持ち主表面から他主面に
貫通し、主表面に開口する穴の寸法よりも他主面に開口
する穴の寸法の方が大きくなるようにテーパ状の半導体
固定用穴3aを形成する。この時、半導体チップ１の表面
寸法L1と半導体基板３の固定用穴３の表面寸法L2が対応
するようにＬの寸法を設計しておく。
そして、加工された半導体チップ１と基板３は第２図
（ｈ）に示すように接着部材２を介して固定接着する。
尚、図から明らかなように半導体チップ１の主表面の寸
法は固定用穴3aの主表面に開口する穴の寸法よりも小さ
くなる。又、この時、接着部材２は素子に悪影響のない
温度で処理できるものでなくてはならず（例えば素子に
アルミ配線が形成されている場合は500℃以下で処理で
きるものでなければならない）又、次の工程である第２
図（ｉ）に示す平坦化層４の形成時の熱処理に耐えるも
のでなければならない。
本実施例では平坦化層として最高350℃の熱処理が必
要なポリイミド樹脂を用いているため接着部材２には低
融点ガラスやポリイミド樹脂を用いた。
この平坦化処理後、O2プラズマエッチング等により第
２図（ｊ）に示すように、コンタクトホール12を形成
し、例えばアルミを蒸着，スパッタ等によって成膜後、
パターニングによって半導体チップ１上の電極7aと基板
上の電極7bとを電気接続する配線５を形成する。この
時、仮に平坦化が不十分であっても前述したようにチッ
プ表面が基板表面に対して突起していれば、段差部分は
約125゜のテーパ角が付いているため、配線５の段切れ
の発生防止にもなる。
なお、基板側にも予め素子を形成することによって、
さらに高密度なハイブリッド型集積回路素子が実現でき
る。例えば、ファジーを採用したLSI装置等に本実施例
を採用する場合、半導体基板３側にCPUを形成し、半導
体チップ１側にEEPROM等のメモリを形成するという利用
が考えられる。CPU,メモリ等を１チップに集積化する場
合には余分なマスクが必要となるが、このように半導体
基板３と半導体チップ１に分けて別々に製造することに
よりマスク数を半減することができる。
そこで本実施例によると、半導体チップ１および半導
体基板３にそれぞれテーパ部8,9を形成し、両テーパ部
8,9が対向するようにして接着しているので、両テーパ
部8,9が接着部材２を介してすり合い接着することで、
横方向のチップ位置精度を向上することができる。しか
も、そのテーパ部8,9は面方位（100）のシリコンを用い
て異方性エッチングにより形成しているので精度良く容
易に形成できる。尚、面方位（100）のシリコンを用い
るとエッチングする際にエッチングのマスクを四角形状
に開口しておけば、その四角の四辺に沿って等価な面が
表出した状態でエッチングが進行する為、テーパ部のテ
ーパ角度は全て同じ角度（54.7゜）になり本実施例のよ
うにテーパ部８とテーパ部９が平行に対向するようにな
るのである。そして本実施例では半導体チップ１および
半導体基板３の位置精度を向上できる結果、電極7a,7b
と配線５の位置ずれが生じ難くなり、配線ピッチを大幅
に減少させることができる。
次に、本発明の第２実施例を第３図を用いて説明す
る。主な構成は上記第１実施例と同様であるが、第１実
施例では半導体チップ１と半導体基板３間を配線５にて
電気接続しているのに対し、本実施例では配線５にて複
数個の半導体チップ１間を配線するようにしている。
尚、第２実施例の構成で上記第１実施例の構成と同様の
ものは同じ符号を付してその説明を省略する。又これら
第２実施例においても上記第１実施例と同様の効果が得
られる事は言うまでもない。
次に本発明の第３実施例について第４図〜第８図を用
いて説明する。本実施例は上記第１実施例の半導体基板
３の板厚のバラツキに起因する半導体チップ１と半導体
基板３間の最大段差を半減化させる効果を狙ったもので
あり、後の配線工程を可能とするための平坦化及び配線
段切れ不良に対して有利となるものである。第４図に本
発明の基本断面構造を示す。又、第５図に本発明の特徴
構成となる配線用基板40の穴の断面形状を示し、第６図
（ａ），（ｂ）にその製造工程を示す。
第４図において、基板20は平坦な面をもつ板であり、
例えばシリコンウェハ、セラミクス板、金属板、ガラス
板などから成る。30は面方位（100）のシリコン基板を
用いて形成された半導体素子を有する半導体チップであ
り、図示するように半導体チップ30の上端面は異方性エ
ッチング（アルカリ溶液によるエッチング）によりテー
パ部３が形成されている。40は面方位（100）のシリコ
ン基板であり半導体素子をつくり込んであってもよいが
主にチップ間の配線基板の役目をもつ。この基板40には
異方性エッチングによりチップを挿入する穴41が形成さ
れている。また、50は半導体チップおよび配線用基板40
を固定するための接着部材（例えば低融点ガラス，ポリ
イミド樹脂など）である。配線用基板40のチップ固定用
穴41は、第５図に示すように上端面が円Ａ内に示すよう
な形状に加工されている。即ち、配線用基板40の主表面
42に開口する固定用穴41の平面面積よりも配線用基板40
の内部の面積の方が小さくなるように、主表面42側に形
成された第１のテーパ部43と、配線用基板40の他主面44
に開口する固定用穴41の平面面積よりも配線用基板40の
内部の面積の方が小さくなるように他主面44側に形成さ
れた第２のテーパ部45を有する形状である。尚、第４図
において60および70は電極、80は平坦化層、90は配線で
ある。
第６図にチップ固定用穴41の加工手順を示す。ここで
第７図（ａ）に示すB,Cのサイズは半導体チップ30の上
面平坦部のサイズをL1,配線用基板40の厚さをts,その厚
さのばらつきを±Δｔとすると次式で見積もることがで
きる。
但し、θは異方性エッチング時に形成されるテーパー
のテーパ角（Si（100）に対しては54.7゜） そこで、第６図（ａ）に示す如く配線用基板は両面に
SiO2,Si3N4等のエッチングマスク用膜46,47を成膜し、
まずＢのマスクサイズでテーパ穴41aを形成する。その
後第６図（ｂ）に示す如く裏面側のエッチング用マスク
40をサイズＣでパターニングし、同様に異方性エッチン
グによりテーパ穴加工をし所望のテーパ穴41bを形成す
る。なお、異方性エッチングは両面同時に行ってもよ
い。
このような固定用穴端部の形状を採用することによ
り、第７図（ａ）〜（ｃ）に示すように半導体チップ30
の厚さが基板40の厚さより厚くても、又、薄くてもこの
後の工程を可能とすることができる。第７図（ａ）は半
導体チップ30の厚さと基板40の厚さが等しい場合、第７
図（ｂ）は基板40の方が厚い場合、第７図（ｃ）は半導
体チップ30の方が厚い場合を示している。尚、半導体チ
ップ30のテーパ面と基板40側穴のテーパ面をすり合わせ
たときに、チップ厚と基板厚のバラツキによる接着部で
の段差は接着部材50として樹脂等の材料を用いることで
吸収することも可能である（熱処理等によって硬化させ
るタイプの接着材であればよい）。そこで本実施例によ
ると、第７図（ａ）〜（ｃ）に示したように、半導体チ
ップ30で基板40の厚さが異なったり、ばらついたりして
段差が生じたとしても、基板40の固定用穴41に第２のテ
ーパ部45に加えて第１のテーパ部43が形成されているの
で、基板40の主表面42と第１のテーパ部43が形成する角
Ｄは常に鈍角となる。その結果、第７図（ｂ）に示すよ
うに基板40の厚さの方が厚い場合においても、この第１
のテーパ部43上はなだらかな面となり、その上に形成さ
れる配線90の段切れを極力防止できるようになる。
尚、本実施例において半導体チップ30と基板40の接着
方法は、第８図（ａ）に示すように半導体チップ30と基
板40のテーパ面をすり合わせた状態で隙間の部分に接着
部材50を充填することにより接着しても良く、又同図
（ｂ）に示すように上記第１実施例と同様にして半導体
チップ30と基板40のテーパ面との間に接着部材50を介在
させて接着することも可能である。これらの場合、チッ
プ固定用基板20が不要となるためコストの面で有利であ
る。
以上、本発明を上記第１〜第３実施例を用いて説明し
たが、本発明はこれらに限定されることなくその主旨を
逸脱しない限り、例えば以下に示す如く種々変形可能で
ある。
上記実施例においては基板として面方位（100）の
シリコン、半導体チップとして面方位（100）のシリコ
ンを用いているが他の面方位でも良い。
上記実施例における半導体チップはその上部のみに
テーパ部を形成した形状であるが、全ての側面にテーパ
部を形成し、いわゆる角錐台形状としても良い。
上記実施例ではテーパ部の角度を約54.7゜とした
が、テーパ部の角度はこれに限るものではない。
半導体チップに形成される素子（あるいは回路）は
半導体チップの上面に限らず下面に形成しておいても良
い。
ウェハ全面に回路素子を組み込み配線する所謂ウェ
ハーインテグレーション技術に本発明を採用することも
可能であり、その場合には本発明によるとチップレベル
では良品と判定したものを組み込むことができるので、
従来のように例えばウェハ上には不良と判定した箇所の
配線をレーザーで溶断するために必要な冗長配線が不必
要となるという効果がある。
産業上の利用可能性 以上のように、本発明に係る半導体装置は、半導体チ
ップを直接基板に接着し、コンタクトするタイプの装置
に用いられ、特に高密度に集積した半導体装置、あるい
は半導体チップと基板の材料が異なる半導体装置に対し
て有効である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 正 愛知県岡崎市真伝町供養坊２―66 (72)発明者 川本 和則 愛知県安城市桜井町城阿原１―24 (56)参考文献 特開 昭58−53847（ＪＰ，Ａ) 特開 平１−189946（ＪＰ，Ａ) 特開 昭60−17935（ＪＰ，Ａ) 特開 昭61−501357（ＪＰ，Ａ) 特公 昭57−56216（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 23/52

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】主表面から他主面に貫通し、前記主表面に
    開口する穴の寸法よりも前記他主面に開口する穴の寸法
    の方が大きくなるように形成された所定の傾斜角を有す
    るテーパ部を持つ固定用穴が形成された基板と、 前記固定用穴の前記テーパ部に対向する部分に、前記テ
    ーパ部の前記傾斜角と略同一の傾斜角を有するテーパ部
    を備え、その主表面の寸法が前記基板の主表面に開口す
    る前記固定用穴の寸法よりも小さくなるように形成され
    ると共に、素子が形成された半導体チップと、 前記基板と前記半導体チップの各テーパ部を相対するよ
    うに接合する接合手段と、 前記基板および前記半導体チップ上に跨って形成された
    平坦化層と、 前記半導体チップの主表面側で前記素子と電気接続し、
    その少なくとも一部が前記平坦化層上に形成された配線
    と を備え、前記半導体チップの主表面は少なくとも前記基
    板厚さのバラツキの２倍だけ前記基板の主表面から突出
    していることを特徴とする半導体装置。
  2. 【請求項２】主表面から他主面に貫通し、前記主表面に
    開口する穴の寸法よりも前記他主面に開口する穴の寸法
    の方が大きくなるように形成された所定の傾斜角を有す
    るテーパ部を持つ固定用穴が形成された基板と、 前記固定用穴の前記テーパ部に対向する部分に、前記テ
    ーパ部の前記傾斜角と略同一の傾斜角を有するテーパ部
    を備え、その主表面の寸法が前記基板の主表面に開口す
    る前記固定用穴の寸法よりも小さくなるように形成され
    ると共に、素子が形成された半導体チップと、 前記基板と前記半導体チップの各テーパ部を相対するよ
    うに接合する接合手段と、 前記基板および前記半導体チップ上に跨って形成された
    平坦化層と、 前記素子に電気接続し、その少なくとも一部が前記平坦
    化層上に形成された配線と を備え、前記固定用穴は前記基板の主表面に開口する面
    積よりも該基板の内部の面積の方が小さくなるように前
    記主表面側に形成された第１のテーパ部と、前記基板の
    他主面に開口する面積よりも該基板の内部の面積の方が
    小さくなるように前記他主面側に形成された第２のテー
    パ部とを有することを特徴とする半導体装置。
  3. 【請求項３】前記半導体チップにおける前記テーパ部
    は、エッチングにより前記半導体チップの主表面から他
    主面側に向けて前記固定用穴の対向するテーパ部と等価
    な面が表出されたものである請求の範囲第１項または第
    ２項に記載の半導体装置。
  4. 【請求項４】前記基板は、所定の面方位を有するシリコ
    ンより成り、異方性エッチングより前記固定用穴が形成
    され、 前記半導体チップは前記基板の面方位と同じ面方位を有
    するシリコンより成ることを特徴とする請求の範囲第１
    項ないし第３項の何れかに記載の半導体装置。
  5. 【請求項５】前記基板および前記半導体チップは、それ
    ぞれ面方位（100）のシリコンより成るものである請求
    の範囲第１項ないし第４項の何れかに記載の半導体装
    置。
  6. 【請求項６】前記基板と前記半導体チップは異種の半導
    体材料からなる請求の範囲第１項または第２項に記載の
    半導体装置。
  7. 【請求項７】前記基板はシリコンより成り、前記半導体
    チップはガリウム砒素から成る請求の範囲第６項記載の
    半導体装置。
  8. 【請求項８】主表面から他主面に貫通し、前記主表面に
    開口する穴の寸法よりも前記他主面に開口する穴の寸法
    の方が大きくなるように形成された所定の傾斜角を有す
    るテーパ部を持つ固定用穴が形成された基板と、 前記固定用穴の前記テーパ部に対向する部分に、前記テ
    ーパ部の前記傾斜角と略同一の傾斜角を有するテーパ部
    を備え、その主表面の寸法が前記基板の主表面に開口す
    る前記固定用穴の寸法よりも小さくなるように形成され
    ると共に、素子が形成された半導体チップと、 前記基板と前記半導体チップの各テーパ部を相対するよ
    うに接合する接合手段と、 前記基板および前記半導体チップ上に跨って形成された
    平坦化層と、 前記半導体チップの主表面側で前記素子と電気接続し、
    その少なくとも一部が前記平坦化層上に形成された配線
    と を備え、前記基板の前記固定用穴の大きい方の穴が、前
    記半導体チップもしくは前記基板とは別の半導体基板に
    より塞がれていることを特徴とする半導体装置。
JP1507927A 1988-07-22 1989-07-21 半導体装置 Expired - Lifetime JP2815650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1507927A JP2815650B2 (ja) 1988-07-22 1989-07-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-184191 1988-07-22
JP18419188 1988-07-22
JP1507927A JP2815650B2 (ja) 1988-07-22 1989-07-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2815650B2 true JP2815650B2 (ja) 1998-10-27

Family

ID=26502355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1507927A Expired - Lifetime JP2815650B2 (ja) 1988-07-22 1989-07-21 半導体装置

Country Status (1)

Country Link
JP (1) JP2815650B2 (ja)

Similar Documents

Publication Publication Date Title
US5611140A (en) Method of forming electrically conductive polymer interconnects on electrical substrates
US8063493B2 (en) Semiconductor device assemblies and packages
US7859097B2 (en) Semiconductor device and method of fabricating semiconductor device
WO2007063954A1 (ja) 回路装置および回路装置の製造方法
US20100225001A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic device
KR20090029660A (ko) 반도체 장치의 제조 방법
JPS6248892B2 (ja)
JPS62230027A (ja) 半導体装置の製造方法
US5153700A (en) Crystal-etched matching faces on semiconductor chip and supporting semiconductor substrate
JP2815650B2 (ja) 半導体装置
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
TWI363403B (en) Ic chip package producing method
EP0475223B1 (en) Method of fabricating integrated circuit chip package
KR100771874B1 (ko) 반도체 탭 패키지 및 그 제조방법
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JPH02229454A (ja) 半導体装置
JP2001189424A (ja) 半導体装置およびその製造方法
EP0714553A1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
JP3148202B2 (ja) 半導体パッケージ及びその製造方法
JP2001068603A (ja) 半導体装置及びその製造方法
JPH11204677A (ja) 半導体装置およびその製造方法
TWI249214B (en) Assembly process
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JPS60242643A (ja) 電子部品の配線