JP2813037B2 - 画像形成装置の製造方法および製造装置 - Google Patents
画像形成装置の製造方法および製造装置Info
- Publication number
- JP2813037B2 JP2813037B2 JP14408690A JP14408690A JP2813037B2 JP 2813037 B2 JP2813037 B2 JP 2813037B2 JP 14408690 A JP14408690 A JP 14408690A JP 14408690 A JP14408690 A JP 14408690A JP 2813037 B2 JP2813037 B2 JP 2813037B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- output
- array
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、いわゆるマルチチップタイプの発光ダイオ
ード（略称LED）ヘッドなどのような画像形成装置の製
造方法および製造方法に関する。
ード（略称LED）ヘッドなどのような画像形成装置の製
造方法および製造方法に関する。
［従来の技術］ 複数のLED素子で構成される各LEDアレイは、量産時に
製造条件のばらつきによって、各平均発光出力が、±30
〜±60％と大きなばらつきを生じる。これらのLED素子
を駆動するための半導体集積回路は、LED素子にそれぞ
れ電流を与えて駆動する。この半導体集積回路の電源の
出力電流値もまた、量産時の製造条件のばらつきによっ
て電源間で±30〜±60％のばらつきを生じる。したがっ
てLEDアレイと半導体集積回路とを単純に組合せると、
満足な印画品質を確保することができない。たとえば発
光出力の小さいアレイに、出力電流値が小さい電源を組
合せると、電源からわずかな電流しか供給されず、その
ため、発光出力が不足することが生じ、あるいはまたこ
の逆に、LEDアレイと電源との組合せによっては、LEDア
レイの発光出力が過大となることが生じる。またLEDア
レイ間にばらつきがあるので、ヘッド間、LEDアレイ間
で、発光出力が異なってしまい、満足な印画品質を確保
することができない。
製造条件のばらつきによって、各平均発光出力が、±30
〜±60％と大きなばらつきを生じる。これらのLED素子
を駆動するための半導体集積回路は、LED素子にそれぞ
れ電流を与えて駆動する。この半導体集積回路の電源の
出力電流値もまた、量産時の製造条件のばらつきによっ
て電源間で±30〜±60％のばらつきを生じる。したがっ
てLEDアレイと半導体集積回路とを単純に組合せると、
満足な印画品質を確保することができない。たとえば発
光出力の小さいアレイに、出力電流値が小さい電源を組
合せると、電源からわずかな電流しか供給されず、その
ため、発光出力が不足することが生じ、あるいはまたこ
の逆に、LEDアレイと電源との組合せによっては、LEDア
レイの発光出力が過大となることが生じる。またLEDア
レイ間にばらつきがあるので、ヘッド間、LEDアレイ間
で、発光出力が異なってしまい、満足な印画品質を確保
することができない。
［発明が解決すべき課題］ 本発明の目的は、印画品質の均一化を図ることができ
るようにした画像形成装置の製造方法および製造装置を
提供することである。
るようにした画像形成装置の製造方法および製造装置を
提供することである。
［課題を解決するための手段］ 本発明は、複数の印画素子から成る印画アレイ毎に、
所定の電流を流すことによって各印画素子の印画出力の
平均値を求め、その印画出力の平均値で印画アレイをグ
ループ分けし、 インピーダンス素子に対応した出力電流を導出して印
画素子を駆動する電源を備える半導体集積回路毎に、所
定のインピーダンス素子を接続することによって得られ
る前記出力電流の平均値を求め、その出力電流の平均値
で半導体集積回路をグループ分けし、 印画アレイの各グループと、半導体集積回路の各グル
ープとにそれぞれ対応して、印画出力が所定の値となる
ためのインピーダンス素子の値を設定した対応表を作っ
ておき、 この対応表に従って、組合せられる印画アレイと半導
体集積回路に対応するインピーダンス素子の値を決定す
ることを特徴とする画像形成装置の製造方法である。
所定の電流を流すことによって各印画素子の印画出力の
平均値を求め、その印画出力の平均値で印画アレイをグ
ループ分けし、 インピーダンス素子に対応した出力電流を導出して印
画素子を駆動する電源を備える半導体集積回路毎に、所
定のインピーダンス素子を接続することによって得られ
る前記出力電流の平均値を求め、その出力電流の平均値
で半導体集積回路をグループ分けし、 印画アレイの各グループと、半導体集積回路の各グル
ープとにそれぞれ対応して、印画出力が所定の値となる
ためのインピーダンス素子の値を設定した対応表を作っ
ておき、 この対応表に従って、組合せられる印画アレイと半導
体集積回路に対応するインピーダンス素子の値を決定す
ることを特徴とする画像形成装置の製造方法である。
また本発明は、複数の印画素子から成る印画アレイ毎
に、所定の電流を与えることによって印画出力を測定し
て平均値を算出する手段と、 前記印画出力平均値算出手段によって求められた印画
出力の平均値で印画アレイをグループ分けして貯留する
第１グループ化手段と、 インピーダンス素子に対応した出力電流を導出して印
画素子を駆動する電源を備える半導体集積回路毎に、所
定のインピーダンス素子を接続することによって得られ
る前記出力電流の平均値を算出して求める手段と、 前記出力電流平均値算出手段によって求められた出力
電流の平均値で半導体集積回路をグループ化して貯留す
る第２グループ化手段と、 印画素子の各グループと、半導体集積回路の各グルー
プとにそれぞれ対応して、出力が所定の値となるための
インピーダンス素子の値を設定した対応表を有し、この
対応表に従う値を有するインピーダンス素子を選択する
手段と、 第１グループ化手段からの印画アレイと、第２グルー
プ化手段からの半導体集積回路と、前記インピーダンス
素子選択手段からのインピーダンス素子とを供給し、対
応表における組合せに従って、画像形成装置を組立てる
組立て手段とを備えたことを特徴とする画像形成装置の
製造方法である。
に、所定の電流を与えることによって印画出力を測定し
て平均値を算出する手段と、 前記印画出力平均値算出手段によって求められた印画
出力の平均値で印画アレイをグループ分けして貯留する
第１グループ化手段と、 インピーダンス素子に対応した出力電流を導出して印
画素子を駆動する電源を備える半導体集積回路毎に、所
定のインピーダンス素子を接続することによって得られ
る前記出力電流の平均値を算出して求める手段と、 前記出力電流平均値算出手段によって求められた出力
電流の平均値で半導体集積回路をグループ化して貯留す
る第２グループ化手段と、 印画素子の各グループと、半導体集積回路の各グルー
プとにそれぞれ対応して、出力が所定の値となるための
インピーダンス素子の値を設定した対応表を有し、この
対応表に従う値を有するインピーダンス素子を選択する
手段と、 第１グループ化手段からの印画アレイと、第２グルー
プ化手段からの半導体集積回路と、前記インピーダンス
素子選択手段からのインピーダンス素子とを供給し、対
応表における組合せに従って、画像形成装置を組立てる
組立て手段とを備えたことを特徴とする画像形成装置の
製造方法である。
［作 用］ 本発明に従えば、印画アレイを、印画出力の平均値で
グループ分けし、また半導体集積回路を、電源の出力電
流の平均値でグループ分けし、印画素子の各グループと
半導体集積回路の各グループとに対応するインピーダン
ス素子の値を設定した対応表に従い、インピーダンス素
子の値を決定して画像形成装置を製造することによって
大量生産される半導体集積回路の電源の出力電流特性に
ばらつきがあっても、各半導体集積回路を画像形成装置
のために用いることができ、歩留りの向上を図ることが
できる。
グループ分けし、また半導体集積回路を、電源の出力電
流の平均値でグループ分けし、印画素子の各グループと
半導体集積回路の各グループとに対応するインピーダン
ス素子の値を設定した対応表に従い、インピーダンス素
子の値を決定して画像形成装置を製造することによって
大量生産される半導体集積回路の電源の出力電流特性に
ばらつきがあっても、各半導体集積回路を画像形成装置
のために用いることができ、歩留りの向上を図ることが
できる。
さらに本発明に従えば、印画アレイの印画出力の平均
値を算出して第１グループ化手段によってグループ分け
しておき、また半導体集積回路の電源の出力電流の平均
値で半導体集積回路を第２グループ化手段によってグル
ープ分けしておき、インピーダンス素子選択手段では、
印画素子の各グループと半導体集積回路の各グループと
にそれぞれ対応するインピーダンス素子の値を設定した
対応表を備え、組立て手段では、この対応表における印
画アレイと半導体集積回路とインピーダンス素子との組
合せに従って、画像形成装置を組立てるので、印画出力
のばらつきが大きい印画アレイおよび電流源の出力電流
特性のばらつきが大きい半導体集積回路とを組合せて、
均一な印画品質を有する画像形成装置を自動的に製造す
ることが可能となる。
値を算出して第１グループ化手段によってグループ分け
しておき、また半導体集積回路の電源の出力電流の平均
値で半導体集積回路を第２グループ化手段によってグル
ープ分けしておき、インピーダンス素子選択手段では、
印画素子の各グループと半導体集積回路の各グループと
にそれぞれ対応するインピーダンス素子の値を設定した
対応表を備え、組立て手段では、この対応表における印
画アレイと半導体集積回路とインピーダンス素子との組
合せに従って、画像形成装置を組立てるので、印画出力
のばらつきが大きい印画アレイおよび電流源の出力電流
特性のばらつきが大きい半導体集積回路とを組合せて、
均一な印画品質を有する画像形成装置を自動的に製造す
ることが可能となる。
［実施例］ 第１図は本発明に従うダイナミック駆動方式のLEDヘ
ッドを製造するための装置を示す簡略化したブロック図
であり、第２図はそのLEDヘッドの電気的構成を示すブ
ロック図であり、第３図はそのLEDヘッドの簡略化した
平面図である。このLEDヘッドは、セラミックなどの材
料から成る電気絶縁性の基板201上に複数（たとえば4
0）のアレイA1〜A40が配列され、各アレイA1〜A40に
は、複数（たとえば64）の印画素子であるLED素子1P1〜
1P64,2P1〜2P64,…,40P1〜40P64が一直線状に配列され
てそれぞれ構成される。これらの各アレイA1〜A40を共
通に駆動するために半導体集積回路202が基板201上に設
けられる。１つのアレイA1に含まれるLED素子1P1〜1P64
のカソードは、共通のラインa1に共通に接続され、その
アレイA1を選択する手段であるスイッチS1に接続され
る。その他のアレイA2〜A40に関してもまた同様にし
て、共通のラインa2〜a40はアレイA2〜A40を選択する手
段であるスイッチS2〜S40に直列に接続される。各アレ
イA1〜A40のLED素子1P1〜40P64は、ジグザグ状、すなわ
ちクランク状に屈曲して形成された個別ラインl1〜l64
に各アレイA1〜A40の対応するLED素子たとえば1P1,2P1,
…,40P1;1P2,2P2,…,40P2などが共通に接続される。
ッドを製造するための装置を示す簡略化したブロック図
であり、第２図はそのLEDヘッドの電気的構成を示すブ
ロック図であり、第３図はそのLEDヘッドの簡略化した
平面図である。このLEDヘッドは、セラミックなどの材
料から成る電気絶縁性の基板201上に複数（たとえば4
0）のアレイA1〜A40が配列され、各アレイA1〜A40に
は、複数（たとえば64）の印画素子であるLED素子1P1〜
1P64,2P1〜2P64,…,40P1〜40P64が一直線状に配列され
てそれぞれ構成される。これらの各アレイA1〜A40を共
通に駆動するために半導体集積回路202が基板201上に設
けられる。１つのアレイA1に含まれるLED素子1P1〜1P64
のカソードは、共通のラインa1に共通に接続され、その
アレイA1を選択する手段であるスイッチS1に接続され
る。その他のアレイA2〜A40に関してもまた同様にし
て、共通のラインa2〜a40はアレイA2〜A40を選択する手
段であるスイッチS2〜S40に直列に接続される。各アレ
イA1〜A40のLED素子1P1〜40P64は、ジグザグ状、すなわ
ちクランク状に屈曲して形成された個別ラインl1〜l64
に各アレイA1〜A40の対応するLED素子たとえば1P1,2P1,
…,40P1;1P2,2P2,…,40P2などが共通に接続される。
半導体集積回路202において、各アレイA1〜A40にそれ
ぞれ含まれている64個のLED素子の印画データをストア
するシフトレジスタ204が設けられ、このシフトレジス
タ204のストア内容はラッチ回路205に転送されてラッチ
されてストアされる。ラッチ回路205の各出力はANDゲー
トG1〜G4の一方の入力に与えられ、それはANDゲートG1
〜G4の他方の入力には、ライン207を介してストローブ
信号STBが与えられる。ANDゲートG1〜G64のカソード出
力は、定電流源F1〜F64に与えられ、各定電流源F1〜F64
からの出力電流はラインl1〜l64に与えられる。これら
の各定電流源F1〜F64の出力電流の電流値は、ライン208
を介して端子209に外部接続されるインピーダンス素子
である抵抗210の抵抗値に対応して設定される。
ぞれ含まれている64個のLED素子の印画データをストア
するシフトレジスタ204が設けられ、このシフトレジス
タ204のストア内容はラッチ回路205に転送されてラッチ
されてストアされる。ラッチ回路205の各出力はANDゲー
トG1〜G4の一方の入力に与えられ、それはANDゲートG1
〜G4の他方の入力には、ライン207を介してストローブ
信号STBが与えられる。ANDゲートG1〜G64のカソード出
力は、定電流源F1〜F64に与えられ、各定電流源F1〜F64
からの出力電流はラインl1〜l64に与えられる。これら
の各定電流源F1〜F64の出力電流の電流値は、ライン208
を介して端子209に外部接続されるインピーダンス素子
である抵抗210の抵抗値に対応して設定される。
定電流源F1の具体的な構成は、第４図に示されてい
る。この電流源F1は、カレントミラー回路を構成する一
対のトランジスタ217,218を含んでおり、これらの各エ
ミッタは電流電圧Vccに接続される。一方のトランジス
タ217には、トランジスタ219が接続され、さらに定電流
用トランジスタ220を介してライン208に接続される。他
方のトランジスタ218には、定電流用トランジスタ221,2
22が接続され、スイッチング用トランジスタ223を介し
て、個別ラインl1に接続される。その他の電流源F2〜F6
4もまた同様に構成されており、トランジスタ220に共通
に接続される。これらの定電流源F1〜F64は、１つの半
導体集積回路202内に設けられており、その特性にはほ
どんどばらつきが存在せず、ほぼ同一の特性を有する。
これらの定電流源F1〜F64の出力電流値を設定するため
に、外部の抵抗210が接続されている。
る。この電流源F1は、カレントミラー回路を構成する一
対のトランジスタ217,218を含んでおり、これらの各エ
ミッタは電流電圧Vccに接続される。一方のトランジス
タ217には、トランジスタ219が接続され、さらに定電流
用トランジスタ220を介してライン208に接続される。他
方のトランジスタ218には、定電流用トランジスタ221,2
22が接続され、スイッチング用トランジスタ223を介し
て、個別ラインl1に接続される。その他の電流源F2〜F6
4もまた同様に構成されており、トランジスタ220に共通
に接続される。これらの定電流源F1〜F64は、１つの半
導体集積回路202内に設けられており、その特性にはほ
どんどばらつきが存在せず、ほぼ同一の特性を有する。
これらの定電流源F1〜F64の出力電流値を設定するため
に、外部の抵抗210が接続されている。
マイクロコンピュータなどによって実現される処理回
路231からの出力Vk1〜Vk40が発生されてスイッチング素
子S1〜S40にそれぞれ与えられて、順次的にアレイA1〜A
40が選択される。
路231からの出力Vk1〜Vk40が発生されてスイッチング素
子S1〜S40にそれぞれ与えられて、順次的にアレイA1〜A
40が選択される。
第５図を参照して、動作を説明する。処理回路231か
らライン232を介して先ずアレイA1の印画データが第５
図（１）のように導出され、第５図（２）で示されるク
ロックに応答してシフトレジスタ204にストアされる。
ラッチ回路205にライン206を介して処理回路231の端子L
Tから第５図（３）で示されるラッチ信号が与えられる
ことによって、シフトレジスタ204のストア内容がラッ
チ回路205に与えられてラッチされる。処理回路231の出
力端子SBからライン207を介してANDゲートG1〜G64には
第５図（４）で示されるストローブ信号が与えられ、こ
れによってラッチ回路205にラッチされているデータが
ラインl1〜l64に導出される。処理回路231は、信号Vk1,
Vk2,…,Vk40を第５図（５）、第５図（６）および第５
図（７）でそれぞれ示すように導出してスイッチング素
子S1〜S40を順次的に導通する。このスイッチング素子S
1が導通してアレイA1が選択されている期間T1におい
て、ラッチ回路205のデータに基づいて電流源F1〜F64か
らLED素子1P1〜1P64に電流が与えられて、そのアレイA1
による印画が行われる。このアレイA1によって印画が行
われているとき、シフトレジスタ204には次のアレイA2
のためのデータがストアされ、次にそのアレイA2のため
のデータがシフトレジスタ204からラッチ回路205に転送
されてストアされ、スイッチング素子S2が導通してアレ
イA2が選択されている期間T2において、そのアレイA2に
含まれているLED素子2P1〜2P64にラインl1〜l64を介し
て電流源F1〜F64から電流が与えられて印画が行われ
る。このようなダイナミック駆動動作が期間T40まで繰
返し行われて１ライン分の印画動作が終わり、次のライ
ンの印画動作が行われる。
らライン232を介して先ずアレイA1の印画データが第５
図（１）のように導出され、第５図（２）で示されるク
ロックに応答してシフトレジスタ204にストアされる。
ラッチ回路205にライン206を介して処理回路231の端子L
Tから第５図（３）で示されるラッチ信号が与えられる
ことによって、シフトレジスタ204のストア内容がラッ
チ回路205に与えられてラッチされる。処理回路231の出
力端子SBからライン207を介してANDゲートG1〜G64には
第５図（４）で示されるストローブ信号が与えられ、こ
れによってラッチ回路205にラッチされているデータが
ラインl1〜l64に導出される。処理回路231は、信号Vk1,
Vk2,…,Vk40を第５図（５）、第５図（６）および第５
図（７）でそれぞれ示すように導出してスイッチング素
子S1〜S40を順次的に導通する。このスイッチング素子S
1が導通してアレイA1が選択されている期間T1におい
て、ラッチ回路205のデータに基づいて電流源F1〜F64か
らLED素子1P1〜1P64に電流が与えられて、そのアレイA1
による印画が行われる。このアレイA1によって印画が行
われているとき、シフトレジスタ204には次のアレイA2
のためのデータがストアされ、次にそのアレイA2のため
のデータがシフトレジスタ204からラッチ回路205に転送
されてストアされ、スイッチング素子S2が導通してアレ
イA2が選択されている期間T2において、そのアレイA2に
含まれているLED素子2P1〜2P64にラインl1〜l64を介し
て電流源F1〜F64から電流が与えられて印画が行われ
る。このようなダイナミック駆動動作が期間T40まで繰
返し行われて１ライン分の印画動作が終わり、次のライ
ンの印画動作が行われる。
このような第１図〜第５図に示されるLEDヘッドを製
造するにあたって、再び第１図を参照して、発光出力測
定手段234によって、大量生産された多数のアレイ（A1
〜A40）などに含まれるLED素子に個別的に、予め定める
一定の電流を与えて駆動し、各アレイに含まれているLE
D素子の平均の発光出力を算出して求める。たとえばア
レイA1に関して、それに含まれているLED素子1P1〜1P64
の平均発光出力を測定する。第１グループ化手段243で
は、このようにして測定された多数のアレイは、各平均
発光出力の５％毎にグループ分けして、各グループ毎
に、準備されたトレイ235に収納される。すなわち第６
図のステップn1において、LED素子に上述のように一定
の電流、たとえば5mAを流して、LED素子の発光出力を測
定し、その測定結果に従って、発光出力別にランク分
け、すなわちグループ化を行う。
造するにあたって、再び第１図を参照して、発光出力測
定手段234によって、大量生産された多数のアレイ（A1
〜A40）などに含まれるLED素子に個別的に、予め定める
一定の電流を与えて駆動し、各アレイに含まれているLE
D素子の平均の発光出力を算出して求める。たとえばア
レイA1に関して、それに含まれているLED素子1P1〜1P64
の平均発光出力を測定する。第１グループ化手段243で
は、このようにして測定された多数のアレイは、各平均
発光出力の５％毎にグループ分けして、各グループ毎
に、準備されたトレイ235に収納される。すなわち第６
図のステップn1において、LED素子に上述のように一定
の電流、たとえば5mAを流して、LED素子の発光出力を測
定し、その測定結果に従って、発光出力別にランク分
け、すなわちグループ化を行う。
また大量生産された各半導体集積回路202に含まれて
いる定電流源F1〜F64に、抵抗210を接続して定電流源F1
〜F64から得られる各電流値の平均の電流を、平均電流
測定手段236によって測定して算出する。この平均電流
測定手段236によって測定された半導体集積回路202は、
第２グループ化手段244において、その平均電流の５％
毎にグループ化され、そのグループ化された半導体集積
回路202は、トレイ237に、各グループ毎に収納される。
すなわち第６図のステップn2において、大量生産された
各半導体集積回路202に抵抗210を接続して、その抵抗値
を変化して予め定める基準電圧を与え、そのときの各定
電流源F1〜F64の出力電流値を測定し、その測定結果に
従って、出力電流別にランク分けをしてグループ化をす
る。
いる定電流源F1〜F64に、抵抗210を接続して定電流源F1
〜F64から得られる各電流値の平均の電流を、平均電流
測定手段236によって測定して算出する。この平均電流
測定手段236によって測定された半導体集積回路202は、
第２グループ化手段244において、その平均電流の５％
毎にグループ化され、そのグループ化された半導体集積
回路202は、トレイ237に、各グループ毎に収納される。
すなわち第６図のステップn2において、大量生産された
各半導体集積回路202に抵抗210を接続して、その抵抗値
を変化して予め定める基準電圧を与え、そのときの各定
電流源F1〜F64の出力電流値を測定し、その測定結果に
従って、出力電流別にランク分けをしてグループ化をす
る。
複数のトレイ235のうち、１つのグループのトレイか
ら、40個のアレイＡ〜A40を取出し、こうして発光出力
のばらつきが平均発光出力の５％以内であるアレイA1〜
A40を選び、この選んだアレイA1〜A40の全てに含まれて
いる合計40×64（＝2560）個のLED素子1P1〜40P64の発
光出力は、平均発光出力の５％以内の予め定める近似し
た値の範囲内にある。
ら、40個のアレイＡ〜A40を取出し、こうして発光出力
のばらつきが平均発光出力の５％以内であるアレイA1〜
A40を選び、この選んだアレイA1〜A40の全てに含まれて
いる合計40×64（＝2560）個のLED素子1P1〜40P64の発
光出力は、平均発光出力の５％以内の予め定める近似し
た値の範囲内にある。
第６図のステップn3において、印画条件を満足するた
めに必要なLED素子の発光出力および定電流源F1〜F64の
電流値を求める。これらの値は、画像形成装置の印画速
度、印画品質、使用感光ドラムおよび現像装置などに依
存して決定される。
めに必要なLED素子の発光出力および定電流源F1〜F64の
電流値を求める。これらの値は、画像形成装置の印画速
度、印画品質、使用感光ドラムおよび現像装置などに依
存して決定される。
ダイナミック駆動方式において、ステップn4では、LE
Dアレイの発光出力ランクを、１ヘッド分、全て同一ラ
ンクに統一し、すなわち同一グループからLEDアレイを
選ぶ。こうしてアレイＡ〜A40を用いて、予め定める希
望する発光出力が得られるようにするために、抵抗設定
手段238では、複数のトレイ237のうちの１つのグループ
から、１つの半導体集積回路202を選び、その選ばれた
半導体集積回路202に含まれる定電流源F1〜F64のために
接続されるべき抵抗210の抵抗値を、第７図に示される
対応表であるテーブルに基づいて第６図のステップn5で
求め、この抵抗値を有する抵抗210を、各抵抗毎に収納
されたトレイ239から選択する。
Dアレイの発光出力ランクを、１ヘッド分、全て同一ラ
ンクに統一し、すなわち同一グループからLEDアレイを
選ぶ。こうしてアレイＡ〜A40を用いて、予め定める希
望する発光出力が得られるようにするために、抵抗設定
手段238では、複数のトレイ237のうちの１つのグループ
から、１つの半導体集積回路202を選び、その選ばれた
半導体集積回路202に含まれる定電流源F1〜F64のために
接続されるべき抵抗210の抵抗値を、第７図に示される
対応表であるテーブルに基づいて第６図のステップn5で
求め、この抵抗値を有する抵抗210を、各抵抗毎に収納
されたトレイ239から選択する。
この第７図において、縦の欄はアレイ（A1〜A40な
ど）の予め定める基準となる発光出力からの５％毎のば
らつきを示しており、第７図の横の欄は、半導体集積回
路202毎の定電流源F1〜F64に予め定める一定の抵抗値を
有する抵抗210を接続したときに得られる電流値の予め
定める基準となる電流値からの５％毎のばらつきを示し
ており、参照符１〜144の各欄には、選択されたアレイA
1〜A40と選択された半導体集積回路202との組合せを行
ったときに外部接続される抵抗210の抵抗値がストアさ
れ、これらの各種の抵抗値を有する抵抗210は、トレイ2
39に各抵抗値毎に収納されて準備される。たとえばアレ
イA1〜A40が基準となる発光出力の10％以上、15％未満
の範囲であって、選択された半導体集積回路202の電流
源F1〜F64の出力電流が予め定める基準となる電流値の1
5％以上、20％未満の範囲にあるとき、第７図から、参
照符28の場所にストアされているメモリのストア内容が
読出されて抵抗210の抵抗値が定められる。第７図に
は、アレイA1〜A40の発光出力のばらつきに応じて、そ
の発光出力を予め定める値とするのに必要な電流が併せ
て示されている。
ど）の予め定める基準となる発光出力からの５％毎のば
らつきを示しており、第７図の横の欄は、半導体集積回
路202毎の定電流源F1〜F64に予め定める一定の抵抗値を
有する抵抗210を接続したときに得られる電流値の予め
定める基準となる電流値からの５％毎のばらつきを示し
ており、参照符１〜144の各欄には、選択されたアレイA
1〜A40と選択された半導体集積回路202との組合せを行
ったときに外部接続される抵抗210の抵抗値がストアさ
れ、これらの各種の抵抗値を有する抵抗210は、トレイ2
39に各抵抗値毎に収納されて準備される。たとえばアレ
イA1〜A40が基準となる発光出力の10％以上、15％未満
の範囲であって、選択された半導体集積回路202の電流
源F1〜F64の出力電流が予め定める基準となる電流値の1
5％以上、20％未満の範囲にあるとき、第７図から、参
照符28の場所にストアされているメモリのストア内容が
読出されて抵抗210の抵抗値が定められる。第７図に
は、アレイA1〜A40の発光出力のばらつきに応じて、そ
の発光出力を予め定める値とするのに必要な電流が併せ
て示されている。
供給手段240は、トレイ235の１つのグループから合計
40個のアレイA1〜A40を取出し、またトレイ237の１つの
グループから１つの半導体集積回路202を取出し、さら
にまた抵抗設定手段238において、これらの取出された
アレイＡ〜A40と半導体集積回路202とに対応して第７図
のテーブルに基づいて設定された抵抗値を有する抵抗21
0をトレイ239の１つから取出して、第６図のステップn6
で、組立て手段241に供給する。組立て手段241では、こ
うして供給手段240から供給されるアレイA1〜A40と、半
導体集積回路202と、抵抗210とを用いて、LEDヘッドを
組立てて製造する。このようにしてLEDアレイの発光出
力は、予め定める基準の発光出力に等しくすることがで
きる。１つのLED素子にたとえば5mAの電流を流すと、７
〜13μw/Srの発光出力を得ることができ、その発光出力
を前述のように一定の基準発光出力に揃えることが可能
となる。
40個のアレイA1〜A40を取出し、またトレイ237の１つの
グループから１つの半導体集積回路202を取出し、さら
にまた抵抗設定手段238において、これらの取出された
アレイＡ〜A40と半導体集積回路202とに対応して第７図
のテーブルに基づいて設定された抵抗値を有する抵抗21
0をトレイ239の１つから取出して、第６図のステップn6
で、組立て手段241に供給する。組立て手段241では、こ
うして供給手段240から供給されるアレイA1〜A40と、半
導体集積回路202と、抵抗210とを用いて、LEDヘッドを
組立てて製造する。このようにしてLEDアレイの発光出
力は、予め定める基準の発光出力に等しくすることがで
きる。１つのLED素子にたとえば5mAの電流を流すと、７
〜13μw/Srの発光出力を得ることができ、その発光出力
を前述のように一定の基準発光出力に揃えることが可能
となる。
電流源F1〜F64に代えて電圧源であってもよい。
本発明の他の実施例として、LEDヘッドをスタティッ
ク駆動方式で駆動する場合、すなわち複数のLEDヘッド
を、各ヘッドに個別的に対応した半導体集積回路の電流
源によって駆動を行う場合の製造の手順を説明する。第
６図のステップn1〜n3は、前述の実施例と同様である。
次のステップn7では、部品として製造されたLEDアレイ
の発光出力のランク、すなわちグループと、半導体集積
回路の電流源の出力ランクであるグループとを確認す
る。次にステップn8では、前述のステップn1で決めた発
光出力となるように、半導体集積回路の電流源の出力値
を第７図のテーブルに従って、出力電流設定用抵抗を求
める。ステップn9では、LEDアレイ、半導体集積回路お
よび電流設定用抵抗の三者の組合せをメモリにストアさ
せており、全てのLEDアレイについて、同様にしてステ
ップn7およびステップn8を実行する。その後、ステップ
n10では、前述の組合せどおり、ヘッドに搭載して画像
形成装置を組立てる。
ク駆動方式で駆動する場合、すなわち複数のLEDヘッド
を、各ヘッドに個別的に対応した半導体集積回路の電流
源によって駆動を行う場合の製造の手順を説明する。第
６図のステップn1〜n3は、前述の実施例と同様である。
次のステップn7では、部品として製造されたLEDアレイ
の発光出力のランク、すなわちグループと、半導体集積
回路の電流源の出力ランクであるグループとを確認す
る。次にステップn8では、前述のステップn1で決めた発
光出力となるように、半導体集積回路の電流源の出力値
を第７図のテーブルに従って、出力電流設定用抵抗を求
める。ステップn9では、LEDアレイ、半導体集積回路お
よび電流設定用抵抗の三者の組合せをメモリにストアさ
せており、全てのLEDアレイについて、同様にしてステ
ップn7およびステップn8を実行する。その後、ステップ
n10では、前述の組合せどおり、ヘッドに搭載して画像
形成装置を組立てる。
これらの各手段234,236,238,240,241,243,244など
は、マイクロコンピュータによって実現される処理回路
246によって、第６図の動作が実行されるように制御さ
れ、画像形成装置の自動的な製造が可能になる。
は、マイクロコンピュータによって実現される処理回路
246によって、第６図の動作が実行されるように制御さ
れ、画像形成装置の自動的な製造が可能になる。
本発明は、LEDヘッドだけでなく、LED素子の代りに発
熱抵抗体を用いるサーマルヘッドなどに関連してもま
た、実施することができる。
熱抵抗体を用いるサーマルヘッドなどに関連してもま
た、実施することができる。
［発明の効果］ 以上のように本発明によれば、印画アレイの量産時の
製造条件のばらつきによって発光出力が大きくばらつい
ていても、またそれを駆動する電源を備える半導体集積
回路の電源のばらつきが大きくても、均一な印画品質
で、画像形成装置を得ることができ、また印画アレイお
よび半導体集積回路の歩留りを向上することができ、コ
ストの低減を図ることができる。またこのような印画品
質が均一にされた画像形成装置を、自動的に製造するこ
とが可能となる。
製造条件のばらつきによって発光出力が大きくばらつい
ていても、またそれを駆動する電源を備える半導体集積
回路の電源のばらつきが大きくても、均一な印画品質
で、画像形成装置を得ることができ、また印画アレイお
よび半導体集積回路の歩留りを向上することができ、コ
ストの低減を図ることができる。またこのような印画品
質が均一にされた画像形成装置を、自動的に製造するこ
とが可能となる。
第１図は本発明の一実施例のLEDアレイを製造するため
の装置を簡略化して示すブロック図、第２図は本発明の
一実施例のLEDアレイの電気的構成を示すブロック図、
第３図はそのLEDアレイの簡略化した平面図、第４図は
半導体集積回路202に含まれる電流源F1の具体的な電気
的構成を示す電気回路図、第５図は第２図に示されるLE
Dヘッドの動作を説明するための波形図、第６図は製造
手順を示すフローチャート、第７図は抵抗設定手段238
にストアされて予め準備されるテーブルを示す図であ
る。 201……基板、202……半導体集積回路、204……シフト
レジスタ、205……ラッチ回路、210……抵抗、231……
処理回路、234……発光出力測定手段、236……平均電流
測定手段、238……抵抗設定手段、240……供給手段、24
1……組立て手段、243……第１グループ化手段、244…
…第２グループ化手段、A1〜A40……アレイ、1P1〜40P6
4……LED素子、S1〜S40……スイッチング素子、G1〜G64
……ANDゲート、F1〜F64……定電流源
の装置を簡略化して示すブロック図、第２図は本発明の
一実施例のLEDアレイの電気的構成を示すブロック図、
第３図はそのLEDアレイの簡略化した平面図、第４図は
半導体集積回路202に含まれる電流源F1の具体的な電気
的構成を示す電気回路図、第５図は第２図に示されるLE
Dヘッドの動作を説明するための波形図、第６図は製造
手順を示すフローチャート、第７図は抵抗設定手段238
にストアされて予め準備されるテーブルを示す図であ
る。 201……基板、202……半導体集積回路、204……シフト
レジスタ、205……ラッチ回路、210……抵抗、231……
処理回路、234……発光出力測定手段、236……平均電流
測定手段、238……抵抗設定手段、240……供給手段、24
1……組立て手段、243……第１グループ化手段、244…
…第２グループ化手段、A1〜A40……アレイ、1P1〜40P6
4……LED素子、S1〜S40……スイッチング素子、G1〜G64
……ANDゲート、F1〜F64……定電流源
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/44 B41J 2/45 B41J 2/455
Claims (2)
- 【請求項１】複数の印画素子から成る印画アレイ毎に、
所定の電流を流すことによって各印画素子の印画出力の
平均値を求め、その印画出力の平均値で印画アレイをグ
ループ分けし、 インピーダンス素子に対応した出力電流を導出して印画
素子を駆動する電源を備える半導体集積回路毎に、所定
のインピーダンス素子を接続することによって得られる
前記出力電流の平均値を求め、その出力電流の平均値で
半導体集積回路をグループ分けし、 印画アレイの各グループと、半導体集積回路の各グルー
プとにそれぞれ対応して、印画出力が所定の値となるた
めのインピーダンス素子の値を設定した対応表を作って
おき、 この対応表に従って、組合せられる印画アレイと半導体
集積回路に対応するインピーダンス素子の値を決定する
ことを特徴とする画像形成装置の製造方法。 - 【請求項２】複製の印画素子から成る印画アレイ毎に、
所定の電流を与えることによって印画出力を測定して平
均値を算出する手段と、 前記印画出力平均値算出手段によって求められた印画出
力の平均値で印画アレイをグループ分けして貯留する第
１グループ化手段と、 インピーダンス素子に対応した出力電流を導出して印画
素子を駆動する電源を備える半導体集積回路毎に、所定
のインピーダンス素子を接続することによって得られる
前記出力電流の平均値を算出して求める手段と、 前記出力電流平均値算出手段によって求められた出力電
流の平均値で半導体集積回路をグループ化して貯留する
第２グループ化手段と、 印画素子の各グループと、半導体集積回路の各グループ
とにそれぞれ対応して、印画出力が所定の値となるため
のインピーダンス素子の値を設定した対応表を有し、こ
の対応表に従う値を有するインピーダンス素子を選択す
る手段と、 第１グループ化手段からの印画アレイと、第２グループ
化手段からの半導体集積回路と、前記インピーダンス素
子選択手段からのインピーダンス素子とを供給し、対応
表における組合せに従って、画像形成装置を組立てる組
立て手段とを備えたことを特徴とする画像形成装置の製
造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14408690A JP2813037B2 (ja) | 1990-05-31 | 1990-05-31 | 画像形成装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14408690A JP2813037B2 (ja) | 1990-05-31 | 1990-05-31 | 画像形成装置の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435964A JPH0435964A (ja) | 1992-02-06 |
| JP2813037B2 true JP2813037B2 (ja) | 1998-10-22 |
Family
ID=15353911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14408690A Expired - Fee Related JP2813037B2 (ja) | 1990-05-31 | 1990-05-31 | 画像形成装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813037B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169153A (ja) * | 2000-11-30 | 2002-06-14 | Citizen Electronics Co Ltd | カラー表示液晶の照明装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745075A (en) * | 1980-09-01 | 1982-03-13 | Fujitsu Ltd | Thermal head |
| JPS5954580A (ja) * | 1982-09-24 | 1984-03-29 | Fuji Xerox Co Ltd | サ−マルヘツドの駆動装置 |
| JPH07108573B2 (ja) * | 1986-05-21 | 1995-11-22 | 沖電気工業株式会社 | Ｌｅｄアレイ駆動回路 |
| JPS62299359A (ja) * | 1986-06-19 | 1987-12-26 | Canon Inc | 画像露光装置 |
-
1990
- 1990-05-31 JP JP14408690A patent/JP2813037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435964A (ja) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061861A (en) | Mos integrated circuit for driving light-emitting diodes | |
| US5150016A (en) | LED light source with easily adjustable luminous energy | |
| US5389953A (en) | Non-impact printer module with improved burn-in testing capability and method using same | |
| EP2065781A2 (en) | Dynamic matching of current sources | |
| US4962375A (en) | Driving circuit for a light emitting diode array | |
| JP2000103111A (ja) | ドライバｉｃ | |
| JP3485654B2 (ja) | 表示装置の調整方法 | |
| JP2813037B2 (ja) | 画像形成装置の製造方法および製造装置 | |
| EP0487715B1 (en) | L.e.d. array printer | |
| JP3761416B2 (ja) | アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置 | |
| JPS6234468Y2 (ja) | ||
| JPS58112376A (ja) | 発光素子アレイ | |
| JPH1142809A (ja) | 発光ダイオード駆動回路装置 | |
| JP3213309B2 (ja) | Ｌｅｄ記録ヘッドの制御回路 | |
| EP0493015B1 (en) | LED array type light source | |
| KR940009023B1 (ko) | 발광다이오드 프린트 헤드 | |
| JPS63254068A (ja) | 光プリンタヘツド | |
| JPS6241056A (ja) | 記録ヘツド | |
| JPS6222794B2 (ja) | ||
| JPH0221829Y2 (ja) | ||
| GB2248744A (en) | Image processing method and apparatus | |
| JPS63164566A (ja) | Ｌｅｄアレイ装置 | |
| JP2582097B2 (ja) | サーマルヘッドの電源回路 | |
| JPH02178068A (ja) | 光プリンタヘッド | |
| JP2523933Y2 (ja) | 光プリントヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |