JP2806795B2

JP2806795B2 - 半導体集積回路の配線構造の製造方法

Info

Publication number: JP2806795B2
Application number: JP6106993A
Authority: JP
Inventors: 喜宏林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-05-20
Filing date: 1994-05-20
Publication date: 1998-09-30
Anticipated expiration: 2013-09-30
Also published as: JPH07321197A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体デバイスの製造方
法に関するものであり、詳しくは溝埋め込み配線構造の
製造方法に関するものである。

【０００２】

【従来の技術】半導体集積回路の加工技術の発達によ
り、最小パターンサイズが０．２５μｍあるいはそれ以
下になりつつある技術環境にあって、特に半導体素子を
接続する金属配線の幅あるいはピッチの減少に伴う金属
配線の信頼性の低下や配線間容量の増大といった技術的
な問題が顕在化している。また、多層配線に関して、微
細化による接続面積の減少に伴って、多層配線間のスル
ーホール抵抗（接続抵抗）の増大が懸念されている。特
に、配線間容量の増大あるいはスルーホール抵抗の増大
は、配線内の信号遅延時間を大きくする効果があるた
め、半導体集積回路の高速動作を阻害する。これらの問
題に対して、従来の技術は以下に述べる方法で対処して
いる。

【０００３】まず、金属配線の信頼性低下は、基板に作
用する機械的応力（ストレスマイグレーション）や電子
と金属との衝突によって引き起こされる応力（エレクト
ロマイグレーション）による金属配線のダメージによ
る。金属配線としてアルミ配線に注目すると、その信頼
性低下に対して従来の技術として最も一般に用いられて
いる方法は、アルミに銅等の不純物を添加する方法であ
る。不純物はアルミと反応して金属間化合物粒子を形成
するが、配線幅が小さくなってその金属間化合物粒子径
に近づくにつれて、高抵抗の金属間化合物がアルミ配線
を局所的にブロックして配線抵抗を増大させ、さらに金
属間化合物粒子前後のアルミ配線にボイドが形成してし
まう等の問題が顕在化してきた。

【０００４】そこで、図１０（ａ）に示すように、シリ
コン基板１上のシリコン酸化膜２の上に、アルミ膜４の
上面と下面とに硬質導電材料であるＴｉＮ膜５を形成し
た積層膜をドライエッチングで加工し、硬質層５でサン
ドイッチされたアルミ配線４を形成したり（ガードナー
ら、ＩＥＥＥトランザクション、エレクトロンデバイ
スＥＤ−３２、ｐ１７４、１９８５）、あるいは図１
０（ｂ）に示すように、アルミ配線４の上面の薄い領域
（〜５００オングストローム）にひ素をイオン注入して
表面に硬質層６を形成して、アルミ配線を機械的に補強
する方法が試みられている（特開平５−６７６１０号公
報「半導体装置およびその製造方法」あるいは特開平５
−９０２６６号公報「半導体装置」参照）。

【０００５】また、図１０（ｃ）に示すように、アルミ
のドライエッチングを用いない方法、すなわちダマシン
法を用いる場合は、溝が掘られている酸化膜２に、溝深
さの４分の３程度のアルミを成膜し、さらにブランケッ
トＣＶＤ法によってタングステンを成膜した積層膜を化
学機械研磨して、溝部にタングステン層２１でキャップ
されたアルミ配線４を形成している（ローエルら、１９
９２ＶＭＩＣ会議講演集、２２〜２８ページ）。タン
グステンキャップ２１はアルミへの研磨キズ発生を抑制
することを主目的としているため２０００オングストロ
ーム程度と厚いが、硬質材料であるタングステンキャッ
プの存在でアルミの機械的強度は補強される。

【０００６】このように、硬質膜の積層によりアルミを
機械的に補強して、配線信頼性を向上させている。

【０００７】また、図１１に示すように、ダマシン法で
埋め込みタングステン配線を形成している例があるが
（上野ら、１９９２、アイ・イー・イー・イー国際電子
デバイス会議、テクニカルダイジェスト、３０５〜３０
８ページ）、タングステンは硬く、十分な機械的強度を
有するものの、その抵抗が高いため局所配線以外の領域
に用いることはできない。ここで、上野らはタングステ
ン溝配線２２にデバイス層に達するコンタクトホール１
４を自己整合的に形成しているが、単層構造の層間絶縁
膜２に溝３とその下の自己整合コンタクトホール１４を
形成しているため、溝３の底は層間絶縁膜２内に位置し
ている。従って、エッチングで溝を形成する際、そのエ
ッチング停止層がなく、溝深さのバラツキによる埋め込
み配線抵抗のバラツキが問題になる。なお図１１におい
て、１０は素子分離酸化膜である。

【０００８】一方、配線間容量の増大に対して最も一般
的に行われる方法は、図１２（ａ）に示すように、配線
間距離を広くする方法である。例えば、加工の最小寸法
を０．４μｍとした場合、配線幅Ｌ′を０．４μｍと
し、その間隔Ｓ′を０．６μｍとする。その結果、配線
のピッチＰ′は最小加工寸法の２倍（ここでは、０．８
μｍ）よりも大きくなってしまっている（ここでは、
１．０μｍ）。

【０００９】他の方法として、図１２（ｂ）に示すよう
に、金属配線４を形成した後シリコン酸化膜（比誘電
率：３．９）よりも低誘電率の絶縁膜１１で配線間を埋
め込む方法も行われている。例えば、ＥＣＲ−ＣＶＤ法
を利用して、比誘電率が３．０程度のフッ素添加シリコ
ン酸化膜が成膜されている（福田ら、１９３３、ＳＳＤ
Ｍ国際会議講演論文集、１５８〜１６０ページ）。配線
ピッチをＰ″とすると、図１２（ａ）の配線ピッチＰ′
よりも小さくできる。

【００１０】さらに、低誘電率の有機材料を用い、配線
間容量を低減する方法も提案されている（パラズザック
ら、１９９３、国際電子デバイス会議、テクニカルダイ
ジェスト、２６１〜２６４ページ）。

【００１１】このように、配線間容量を低減するため、
（１）ドライエッチングで金属膜を加工して配線を形成
する際、配線ピッチを大きくして配線間距離を確保する
方法、あるいは（２）金属配線間に従来のシリコン酸化
膜よりも低誘電率の膜を埋め込む方法が行われている。

【００１２】

【発明が解決しようとする課題】ところで、この従来の
技術で加工最小寸法が０．２５μｍ以下となった配線の
信頼性向上や配線間容量の低減を図ろうとする場合、以
下に述べる問題が顕在化してきた。まず、アルミ配線を
機械的に補強するため、図１０（ａ），（ｂ）に示した
ように配線の上面・下面にＴｉＮ層５やＡｓのイオン注
入層６を形成したとしても、アルミ配線側面のダメージ
に対しては効果ない。特に、配線幅が微細になるほど厚
みを大きくして配線抵抗を下げる必要があるため、側面
積の割合が増大する傾向があり、このような従来の技術
は有効でないといった問題がある。

【００１３】また、図１０（ｃ）に示したように、予め
溝の形成されたシリコン酸化膜にＡｌ／Ｗからなる積層
膜を形成し、化学機械研磨法でシリコン酸化膜上の積層
膜を選択的に除去してやれば、上面がタングステン２１
でキャップされたアルミ配線が得られる。しかしなが
ら、タングステンキャップ２１は化学機械研磨法による
アルミ層４への機械的ダメージ（傷）回避を主目的とし
ているため、その膜厚を薄くすることはできない。この
ため、溝に埋め込まれた金属配線層内で高抵抗のタング
ステンが占める割合が大きくなってしまっている。さら
に、Ａｌ／Ｗの界面にさらに高抵抗の金属間化合物が形
成されるといった問題があった。

【００１４】さらに、従来の埋め込み配線方法では、図
１１に示したように、層間絶縁膜２に溝３をドライエッ
チングで形成する際、溝形成のエッチング停止層が存在
しないため、溝の深さを制御することが困難であった。
その結果、埋め込み配線の抵抗値が一定にならないとい
った問題もあった。

【００１５】一方、配線間容量の低減に関して従来の技
術では、図１２（ａ）に示したように、配線間の距離
Ｓ′を大きくし容量を低減するようにしているが、この
ため配線形成ピッチＰ′が増大してしまうといった問題
がある。また、図１２（ｂ）に示したように、シリコン
酸化膜より低誘電率のフッ素添加のシリコン酸化膜１１
を層間絶縁膜として用いる場合、膜中に存在するフッ素
あるいは膜に吸収された水分との反応生成物であるフッ
酸がアルミ配線４を腐食してしまうといった問題があ
る。

【００１６】また、アルミ配線にダメージを与えない、
例えば３００℃以下で０．２５μｍ以下のスペースを完
全に埋め込むことは非常に困難である。同様に、低誘電
率の有機膜を埋め込むことも困難であるといった問題が
あった。

【００１７】また、図１３に示すように、多層配線間の
接続に関して、例えば第１層目の配線１５と第２層目の
配線１９との間は、配線の幅よりも微細な径のスルーホ
ール１６を介しているが、配線幅の微細化によりスルー
ホール径も微細化せざるをえず、その接触面積の増大で
スルーホール抵抗が大きくなってしまうといった問題が
あった。

【００１８】本発明の目的は、かかる従来技術の問題を
解決するため、すなわち高信頼性あるいは低配線間容量
を可能とする配線構造の製造方法をそれぞれ提供するこ
と、特に埋め込み配線の信頼性向上を可能とする製造方
法の提供にあり、さらにはそれらを統合化して高信頼性
かつ低配線間容量を可能ならしめる配線構造の製造方法
を提供することにある。

【００１９】なお、本発明に関連し、高信頼性かつ低配
線間容量を可能ならしめる多層配線構造についても言及
する。

【００２０】

【課題を解決するための手段】本発明は、絶縁膜の溝
に埋め込まれた金属配線において、金属配線側面および
底面に遷移金属あるいはそれらの窒化物の硬質導電薄膜
が形成され、さらにその上面に薄いイオン注入層が形成
されている配線構造の製造方法に関する。

【００２１】このような配線構造は、絶縁膜に溝を形成
する工程と、前記溝を含む前記絶縁膜表面に金属あるい
はそれらの窒化物の硬質導電薄膜を形成する工程と、前
記硬質導電薄膜上に金属膜を形成する工程と、前記溝領
域以外の前記金属膜を研磨することによって前記溝に金
属を埋め込む工程と、イオンを注入する工程と、から製
造される。

【００２２】また本発明は、絶縁膜に形成された溝に低
誘電体有機物よりなる絶縁性側壁膜が形成され、前記溝
にさらに金属が埋め込まれていることを特徴とする。ま
た、前記配線上面及び及び前記側壁膜上面を覆うように
第２の絶縁膜が形成された配線構造に適用することがで
きる。

【００２３】また本発明は、半導体基板に形成された下
地デバイス層上に第１の絶縁膜が設けられ、前記第１の
絶縁膜上にエッチング速度が前記第１の絶縁膜よりも大
きい第２の絶縁膜が設けられており、前記第１の絶縁膜
をエッチング停止層として前記第２の絶縁膜に溝が形成
され、前記溝に金属が埋め込まれている配線構造に適用
することができる。

【００２４】また本発明は、半導体基板に形成された下
地デバイス層上に第１の絶縁膜が設けられ、前記第１の
絶縁膜上にエッチング速度が前記第１の絶縁膜よりも大
きい第２の絶縁膜が設けられており、前記第２の絶縁膜
に形成された溝と、この溝の底部より第１の絶縁膜を貫
いて前記下地デバイス層に達するコンタクトホールとに
一括して金属が埋め込まれている配線構造に適用するこ
とができる。

【００２５】これらの配線構造の製造方法は、トランジ
スタの形成された半導体基板上に第１の絶縁膜を形成す
る工程と、第１の絶縁膜上に第２の絶縁膜を形成する工
程と、第１の絶縁膜をストッパーとして第２の絶縁膜を
貫く溝を形成する工程と、前記第１の絶縁膜上にパター
ンを形成して前記第１の絶縁膜を貫くコンタクトホール
を形成する工程と、前記溝とコンタクトホールとを一括
して金属を埋め込む工程と、からなることを特徴とす
る。

【００２６】また本発明は、半導体基板に形成された下
地デバイス層上に平坦な第１の絶縁膜と第２の絶縁膜と
第３の絶縁膜とが積層され、第２の絶縁膜に側壁膜の形
成された配線溝を有し、第１の絶縁膜には前記配線溝底
部領域から下地デバイス層に達する側壁膜を有さない第
１の孔が形成されており、前記配線溝と第１の孔に第１
の配線金属が埋め込まれ、さらに第３の絶縁膜を貫き第
２の絶縁膜内部に達しかつ第１の金属の幅よりも大きい
第２の孔に第２の配線金属が埋め込まれ、かかる第１の
配線金属の上面と側面とで第２の配線金属が接続されて
いる配線構造に適用することができる。このようにすれ
ば縦接続抵抗を低減化させた多層配線構造が形成でき
る。

【００２７】このような多層化が可能な配線構造は、ト
ランジスタの形成された半導体基板上に第１の絶縁膜を
形成する工程と、第１の絶縁膜上に第２の絶縁膜を形成
する工程と、第２の絶縁膜上に第３の絶縁膜を形成する
工程と、第１の絶縁膜をストッパーとして第３の絶縁膜
と第２の絶縁膜とを貫く溝を形成する工程と、前記溝の
側面に絶縁膜を形成する工程と、第３の絶縁膜をエッチ
ング保護膜として前記溝の底部に下地トランジスタ領域
に達し、かつ前記第３の絶縁膜と第２の絶縁膜に形成し
た溝の幅よりも前記溝の側面に形成した前記絶縁膜の厚
さ分だけ開口径の小さいコンタクトホールを形成する工
程と、前記溝およびコンタクトホール表面に硬質導電膜
を形成する工程と、前記溝およびコンタクトホールに一
括して金属を埋め込む工程と、第３の絶縁膜上の硬質絶
縁膜と金属とを除去する工程と、から製造される。

【００２８】

【作用】配線信頼性向上に関する本発明は、アルミ配線
の側面と底面とがＴｉＮ等の薄い導電性硬質材料で覆わ
れ、かつその上面にイオン注入技術を利用して薄いＡｓ
注入層を形成した構造、すなわちアルミ配線の表面層全
面が薄い導電性硬質材料で覆われた構造であるため、ア
ルミ配線全面が機械的に補強されている。硬質膜の電気
伝導度はアルミよりも大きいが、その膜厚が薄いため配
線断面積に占めるその割合は無視できる程度としてい
る。従って、配線抵抗の増大をもたらさない。

【００２９】この配線構造は、Ｃｕ等の不純物をいれた
Ａｌ配線にも適用できるが、これらの不純物を添加しな
くても十分な機械的強度を有するため、純アルミあるい
は固溶度以下の極微量のシリコンを添加したアルミ配線
に適用できる。このため、添加物とアルミとの高抵抗の
金属間化合物がアルミ配線をブロックしてしまうことも
なくなる。

【００３０】さらに、層間絶縁膜に任意のピッチで溝を
形成しておき、その側壁に絶縁膜を形成した後に金属材
料を埋め込むことで、配線のピッチを変えずに絶縁性側
壁膜をつけた厚さ分だけ配線間に存在する絶縁膜の厚さ
が増加し、その結果配線間容量を減少させることができ
る。絶縁性側壁膜厚分だけ埋め込み配線金属の幅が減少
してしまうが、それに伴う抵抗の増加はその分に見合っ
ただけあらかじめ溝を深く形成しておけばよい。

【００３１】さらに、シリコン酸化膜より低誘電率のフ
ッ素添加のシリコン酸化膜を層間絶縁膜として用いる場
合、膜中に存在するフッ素あるいは膜に吸収された水分
との反応生成物であるフッ酸がＡｌを腐食してしまうと
いった問題に対しては、この絶縁性側壁膜の存在でアル
ミ配線ダメージが回避される。低誘電体膜へ溝埋め込み
配線を形成する方法を採用することで、低誘電体膜は微
細な配線間を回り込みよく埋め込むことは困難であった
問題も回避される。

【００３２】また、層間絶縁膜を２層構造とすること
で、下部にある第１の絶縁膜をエッチング停止層をして
第２の絶縁膜に溝を形成すれば、溝深さは一定となる。
すなわち、溝埋め込み配線抵抗が均一となる。ここで、
微小ピッチの埋め込み配線の形成される第２の絶縁膜に
低誘電体絶縁膜を用いれば、配線間容量が低減される。
さらに、溝底部より第１の絶縁膜を貫いて下地デバイス
層に達する自己整合的に形成されたコンタクトホールと
に一括して金属を埋め込むことで、配線形成のプロセス
マージンが向上する。

【００３３】さらに、上述した発明の統合化、すなわち
多層構造層間絶縁膜の上層低誘電体絶縁膜に形成された
絶縁性側壁膜付きの溝と、下部絶縁膜とに自己整合的に
形成されたコンタクトホールとに、ＴｉＮ等の硬質膜や
イオン注入層からなる薄い導電性硬質膜で表面の覆われ
た金属を一括して埋め込み、さらに下層配線の上面およ
び側面とを利用して上層配線と接続させることで、高信
頼性・低配線間容量でかつ多層配線間の接続抵抗の小さ
い配線構造が得られる。

【００３４】

【実施例】以下、本発明の実施例について図面を用いて
説明する。

【００３５】（実施例１）図１は、層間絶縁膜に形成さ
れた埋め込み配線の構造に本発明を適用した実施例であ
り、詳しくはシリコン基板１上の層間絶縁膜であるシリ
コン酸化膜２に形成された溝３にアルミ４を埋め込んだ
場合である。このアルミ埋め込み配線の底面および側面
には、チタンナイトライド（ＴｉＮ）５が形成されてお
り、その上面にはヒ素（Ａｓ）のイオン注入層６が形成
されている。すなわち、埋め込みアルミ配線の表面層が
完全に導電性硬質膜で覆われている。

【００３６】アルミ配線に高密度の電流が流れると、酸
化膜に向かってアルミ配線の一部が飛び出す領域（ヒロ
ック）が生じると、それと同体積のボイドがアルミ配線
内に生じる。すなわち、ヒロックの発生を完全に抑制す
れば、ボイドは発生しない。

【００３７】本発明はこの点に注目し、層間絶縁膜に埋
め込まれたアルミ配線の全表面を薄い導電性硬質膜で覆
ってヒロックの発生を抑制することで、ボイドの発生も
抑制している。さらに、薄い導電性硬質膜の存在により
配線の機械的強度が増加して、応力下でのアルミの塑性
変形をも抑制している。

【００３８】自明のことではあるが、従来の方法のよう
に層間絶縁膜形成時の応力がアルミ配線に作用しないた
め、このような薄い硬質膜でアルミ配線を覆わなくても
その配線信頼性が十分に大きいことは知られているが
（菊田ら、信学技報、ＳＤＭ９３−１９０（１９９４−
０１）、５３〜５８ページ）、埋め込み構造で多層配線
を形成する場合には上層配線を埋め込むための層間絶縁
膜形成工程が行われるため、アルミ配線を導電性硬質膜
で完全に覆って機械的に十分な強度を持たせておく必要
がある。なお、ここでアルミ配線を覆う膜として、窒化
シリコン等の非導電性硬質膜を用いることもできるが、
多層配線形成を考えた場合には配線間の縦接続を困難と
させることから望ましくない。

【００３９】図２は、上述した配線構造を得るための工
程断面図である。まず、図２（ａ）に示すように、シリ
コン基板１上のシリコン酸化膜２にフォトリソグラフィ
ー工程とドライエッチング工程で溝３を形成する。しか
る後、スパッタ法により密着層として５０〜１００オン
グストロームのチタン（Ｔｉ）を成膜し（図示せず）、
さらに図２（ｂ）に示すように導電性硬質膜である窒化
チタン（ＴｉＮ）５を５０〜５００オングストローム程
度成膜する。窒化チタン５の成膜は、通常のスパッタリ
ング法やコリメータスパッタ法あるいはＣＶＤ法を用い
る。さらに、溝部３を埋め込むようにアルミ４を成膜す
る。ここでは、通常のスパッタリング法よりも埋め込み
性のよいＣＶＤ法、コリメータスパッタリング法あるい
は高温リフロースパッタリング法をアルミ成膜に用い、
その膜厚は２０００〜１００００オングストローム程度
である。

【００４０】さらに、図２（ｃ）に示すように化学機械
研磨法（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰ
ｏｌｉｓｈｉｎｇ：ＣＭＰ）でシリコン酸化膜２上のア
ルミ４およびＴｉＮ５／Ｔｉを除去する。Ａｌ／ＴｉＮ
／Ｔｉ膜のＣＭＰでは、ｐＨ３〜５程度の酸性水溶液に
５０〜１０００オングストローム程度のアルミナ粒子を
分散させたスラリー（ベイヤーら、米国特許第４９４４
８３６号明細書）やｐＨ８〜１０程度のアルカリ性水溶
液に１０〜１０００オングストローム程度のシリカ粒子
を分散させたスラリー液あるいは研磨剤粒子の含まれな
いアミン水溶液（林ら、特願平４−２７６８６６号明細
書）を加工液として用いる。

【００４１】しかる後、図２（ｄ）に示すように、１×
１０¹⁶ｃｍ^-2以上のヒ素（⁷⁵Ａｓ⁺）を１０〜５０ｋｅ
Ｖで、アルミ表面層にイオン注入する。この表面注入層
６の存在で、配線上面の硬度が純アルミの約２倍程度増
加する（吉川ら、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬ
ｅｔｔｅｒ，６３（１１），１４９５（１９９３）、あ
るいは吉川ら、ＪｏｕｒｎａｌｏｆＶａｃｕｕｍ
ＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，Ｂ１
１（２），２２８（１９９３））。

【００４２】なお、５０〜１００オングストローム程度
の薄い酸化膜を埋め込みアルミ配線上に形成した後に、
イオン注入を行ってもよいが、その際アルミ表面層に達
するＡｓの濃度が１×１０¹⁶ｃｍ^-2以上となるように留
意することが必要である。アルゴン等の不活性物質を注
入しても同様の効果が得られるが、アルミと反応して金
属間化合物を形成し、かつ比較的重い原子量を有する物
質である方が望ましい。例えば、ＴｉやＣｕ等の遷移金
属でも良い。一方、酸素やシリコン等を注入しても同様
の効果を得ることができるが、埋め込みアルミ配線上面
にアルミナ（Ａｌ₂Ｏ₃）やＳｉの高抵抗の析出が現れ
ることから、縦接続の必要となる多層配線を形成する場
合には適さない。

【００４３】上述した製造工程により、表面層が薄い導
電性硬質膜で覆われた埋め込みアルミ配線が形成され
る。ここでは、埋め込む配線材料としてアルミを用いた
場合の実施例を示したが、銅、金や銀等の低抵抗金属で
もよい。また、側面あるいは底面に形成する導電性硬質
膜として、遷移金属のシリサイド（ＷＳｉ_xやＴｉＳｉ
_x）でもよい。また、導電性を示す酸化物（酸化ルテニ
ウム等でもよい）。

【００４４】（参考例２）ここでは、配線間容量の低減
を目的とした発明を説明するための参考例を述べる。配
線間容量を低減させるには配線間の距離を大きくすれば
よいが、超高集積回路の場合それに伴って配線形成ピッ
チが増大してはならない。すなわち、配線形成ピッチを
変化させずに、配線間隔を大きくしてやる必要がある。

【００４５】図３は、上述した要求事項を満たすために
提案された参考例を説明するための工程断面図である。

【００４６】まず、図３（ａ）に示すように、シリコン
基板１上のシリコン酸化膜２に、幅Ｌ₀の溝３を間隔Ｓ
₀で形成する。従って、溝の形成ピッチＰ₀は（Ｌ₀＋
Ｓ₀）となっている。

【００４７】しかる後、図３（ｂ）に示すように、ＣＶ
Ｄ法によりシリコン酸化膜を成膜し、さらにＲＩＥ（Ｒ
ｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法で異方性
エッチングして溝３に幅δの絶縁性側壁膜７を形成す
る。

【００４８】さらに、図３（ｃ）に示すように、この溝
３を埋め込むようにアルミを成膜し、ＣＭＰ法で酸化膜
２上のアルミを選択的に除去することで、埋め込みアル
ミ配線４を形成する。ここで、絶縁性側壁膜７の存在に
より、アルミ配線幅が２δ減少し、配線間隔Ｓが２δ増
加している。但し、埋め込みアルミ配線のピッチＰは溝
配線形成のピッチＰ₀と同じであることに注意された
い。配線幅をＬとすると、図３（ａ）の配線幅Ｌ₀、配
線間隔Ｓ₀とは、Ｌ＝Ｌ₀−２δ＜Ｌ₀ Ｓ＝Ｓ₀＋２δ＞Ｓ₀ の関係がある。本実施例によれば、フォトリソグラフィ
ーの最小ピッチで酸化膜を加工しておいた場合において
も、最小ピッチを保ったまま埋め込み配線の間隔を増加
させ、配線間容量を低減させることができる。

【００４９】ところで、絶縁性側壁膜７の存在による配
線幅の減少は配線抵抗増加につながるが、酸化膜２に形
成する溝を予め深くしておくことで回避できる。また、
集積回路の配線では、信号のクロストークを回避するた
め特に配線間容量を低減したい配線領域と、一方電流駆
動力を確保したい配線領域とが存在する。従って、電流
駆動力を確保したい領域では、酸化膜２に形成する溝３
の幅を予め絶縁性側壁膜厚の２倍以上（２δ以上）大き
くしておき、絶縁性側壁膜７が形成されたとしても十分
な埋め込み配線幅が確保されるよう留意する必要があ
る。

【００５０】なお、上述した参考例では、絶縁性側壁膜
としてシリコン酸化膜を用いた場合を示したが、シリコ
ン窒化膜等の低誘電体の無機材料でもよく、さらにはパ
リレン（Ｐａｒｙｌｅｎｅｓ：Ｎ．Ｍａｊｉｄ，ｅｔ．
ａｌ．，ＪｏｕｒｎａｌｏｆＥｌｅｃｔｒｏｎｉｃ
Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．１８，Ｎｏ．２，ｐ
ｐ．３０１−３１１，１９８９参照）やポリイミドやテ
フロン等の低誘電体有機膜であってもよいことは自明で
ある。

【００５１】特に、低誘電体有機膜には吸湿性や機械的
強度に問題があったが、図４に示すように、低誘電体有
機膜８を側壁膜として局部的に用い、さらに吸湿性のな
いプラズマＣＶＤ法による酸化膜（プラズマ酸化膜９）
でキャップすることで、低配線間容量で層間膜強度も十
分な配線構造が得られることも自明である。

【００５２】また、埋め込まれる金属として、金、銀や
銅等の低抵抗金であってもよいことも自明である。

【００５３】（参考例３）ここでは参考例として、溝配
線と下地デバイスへのコンタクトホールとを自己整合的
に埋め込む際に問題となる溝深さのばらつきを低減させ
ることを目的とした発明について述べる。

【００５４】図５は、本参考例によるエッチング速度の
異なる積層間絶縁膜に埋め込み配線を形成する場合の製
造工程断面図である。

【００５５】まず、図５（ａ）に示すように、素子分離
酸化膜１０で分離された電界効果トランジスタの形成さ
れたシリコン基板１上に第１の層間絶縁膜としてシリコ
ン酸化膜２を成膜する。必要に応じてＣＭＰ法でシリコ
ン酸化膜２の表面を平坦化させた後、さらに第１の層間
絶縁膜よりもエッチング速度の速い第２の層間絶縁膜１
１を成膜する。第２の層間絶縁膜１１に低誘電体である
フッ素添加のシリコン酸化膜を用いれば、下地第１の層
間絶縁膜であるシリコン酸化膜２に対して、ＣＨＦ₃等
のフッ素系ガスによるそのドライエッチング速度は２〜
５倍程度速い。さらに、第１の層間絶縁膜２および第２
の層間絶縁膜１１よりもエッチング速度の遅い第３の層
間絶縁膜１２を成膜する。ここで、第３の層間絶縁膜１
２としてシリコン窒化膜を用いた場合、条件を選べばシ
リコン酸化膜に対して１０〜３０倍程度そのエッチング
速度を遅くできる。

【００５６】しかる後、図５（ｂ）に示すように、フォ
トリソグラフィー工程およびドライエッチング工程でシ
リコン窒化膜１２をパターニングし、さらにフッ素添加
酸化膜１１に溝３を形成する。このフッ素入り酸化膜１
１に溝を形成する際、下地シリコン酸化膜２がエッチン
グのストッパーとなるため、溝３の深さがばらつくこと
はない。

【００５７】しかる後、図５（ｃ）に示すように、フォ
トリソグラフィー工程でコンタクトホールのレジストパ
ターン１３を形成し、第１の層間絶縁膜２をエッチング
する。この際、第２の層間絶縁膜１１上のシリコン窒化
膜１２がエッチング保護膜として作用するため、レジス
トパターン１３は溝３の幅よりも多少大きくてもよい。
すなわち、エッチング保護膜１２の存在により、図５
（ｄ）に示すように、第１の層間絶縁膜２に形成される
コンタクトホール１４は、自己整合的に溝３の直下に形
成される。

【００５８】しかる後、図５（ｅ）に示すように、ＣＶ
Ｄ法それに続くＣＭＰ法によりアルミ等の金属を溝３お
よびコンタクトホール１４部に一括して埋め込む。その
後、必要であればシリコン窒化膜１２をドライエッチン
グで除去してもよい。

【００５９】このように、デバイス上の層間絶縁膜を多
層構造とすることにより、溝配線深さが一定でかつ下地
デバイス層へのコンタクトホールが自己整合的に溝の直
下に形成されている、コンタクトホールと溝とが金属配
線材料で一括して埋め込まれている配線構造が得られ
る。

【００６０】第１の層間絶縁膜としては、シリコン酸化
膜の他に、シリコン窒化膜、あるいはアルミナを用いる
ことができ、また第２の層間絶縁膜としては、フッ素添
加シリコン酸化膜の他に、ボロン窒化シリコンを用いる
こともできる。さらに、溝配線が形成される第２の層間
絶縁膜に、フッ素添加シリコン酸化膜、ポリイミド、テ
フロンやパリレン等の無機材料あるいは有機材料の低誘
電体膜を用いれば、配線間容量を低減できるといった効
果もある。ここでは、図示していないが低誘電体膜の吸
湿性を回避するため、第３の層間絶縁膜であるシリコン
窒化膜１２との間に薄いシリコン酸化膜を形成しておい
てもよい。

【００６１】（実施例４）ここでは、実施例１および参
考例２，３に説明した発明を統合化し、さらに多層配線
形成に適用した実施例について述べる。特に、多層配線
間の縦接続抵抗を低減化する方策を示している。以下、
図６〜図９とに示した工程断面図あるいは断面模式図を
用いて、本発明を多層配線形成に適用した場合の実施例
を詳細に説明する。

【００６２】まず、図６（ａ）に示すように、ＭＯＳＦ
ＥＴの形成されたシリコン基板１に、第１の層間絶縁膜
としてＣＶＤ法によりシリコン酸化膜２を形成し、さら
にＣＭＰ法でその表面を平坦化する。

【００６３】次に、図６（ｂ）に示すように、第２の層
間絶縁膜としてフッ素添加のシリコン酸化膜（ＳｉＯ
Ｆ）１１を形成し、ＳｉＯＦ膜１１への水分吸着を回避
するため薄くシリコン酸化膜２３でキャッピングした
後、さらに第３の層間絶縁膜（エッチング保護膜）とし
てシリコン窒化膜１２を形成する。

【００６４】次に、図６（ｃ）に示すように、第１の層
間絶縁膜２をストッパーとして、第２および第３の層間
絶縁膜１１，１２に、幅Ｌ₀、間隔Ｓ₀でピッチＰ₀の
溝３を形成し、続いて図６（ｄ）に示すように、ＣＶＤ
法でシリコン酸化膜２４を形成した後、図７（ｅ）に示
すように、ＲＩＥで異方性エッチングして溝３に側壁膜
７を形成する。

【００６５】次に、図７（ｆ）に示すように、レジスト
膜１３を形成し、フォトリソグラフィーでレジスト膜に
コンタクトホールパターンを形成するが、エッチング保
護膜１２および側壁膜７の存在のため、レジスト膜１３
のコンタクトホール径は溝幅よりも大きくて構わない。
一般に、０．２５μｍ以下の微細なコンタクトホールパ
ターンをフォトリソグラフィー工程で形成することは非
常に困難とされているが、エッチング保護膜１２と配線
溝側壁膜７との組合せで、レジスト膜１３のコンタクト
ホールのパターン径を多少大きくできるように工夫がな
されている。

【００６６】次に、図７（ｇ）に示すように、第１の層
間絶縁膜２をエッチングし、自己整合的にコンタクトホ
ール１４を形成する。

【００６７】さらに、図８（ｈ）に示すように、コリメ
ータスパッタ法でＴｉ（図示せず）を５０オングストロ
ーム程度成膜した後、ＣＶＤ法でＴｉＮ膜５とＡｌ膜４
を成膜する。

【００６８】しかる後、図８（ｉ）に示すように、過酸
化水素水とアンモニア水の混合溶液に５〜１０ｗｔ％の
シリカ粒子を分散させた加工液、過酸化水素水とアミン
水溶液との混合液あるいはそれにシリカ粒子（５〜１０
ｗｔ％）を分散させた加工液を用いて、層間絶縁膜上の
Ａｌ膜／ＴｉＮ膜／Ｔｉ膜をポリッシングし、コンタク
トホールと溝部とにアルミ配線を埋め込む。

【００６９】さらに、図８（ｊ）に示すように、１×１
０¹⁶cm^-2程度のＡｓを注入して、溝埋め込みアルミ配線
層上面にＡｓ注入層６を形成する。アルミ配線の配線幅
をＬ₁、配線間隔をＳ₁、配線ピッチをＰ₁とすると、
Ｌ₁＜Ｌ₀、Ｓ₁＞Ｓ₀、Ｐ₁＝Ｐ₀である。

【００７０】この一連の工程により、表面層が薄いＴｉ
Ｎ膜やイオン注入層で完全に覆われた第１層目の埋め込
みＡｌ配線１５が低誘電体膜１１に形成される訳である
が、配線溝側壁膜７の存在で配線ピッチを変化させずに
配線間隔Ｓ₁を増加させ、配線間容量をさらに低減させ
ている。なお、必要に応じてエッチング保護膜であるシ
リコン窒化膜１２をドライエッチングで除去する。

【００７１】図９は、図６〜図８に示した一連の工程
後、多層配線形成工程を行った場合の実施例を示す断面
模式図である。多層配線形成工程では、第１層目の埋め
込みアルミ配線１５上にシリコン酸化膜１７を形成し、
さらに低誘電体膜としてここでは低誘電体有機膜１８
（例えば、ポリイミドやパテフロンやパリレン等）とエ
ッチング保護膜としてシリコン窒化膜２５を成膜する。
シリコン窒化膜２５および有機膜１８に第２層目の配線
用の溝を形成するが、低誘電体有機膜１８のエッチング
に酸素プラズマガスを用いるため、下地シリコン酸化膜
１７がエッチングストッパーとして働き、溝の深さは容
易に一定となる。しかる後、低誘電体有機膜１８上のシ
リコン窒化膜２５をマスクとして、シリコン酸化膜１７
にスルーホール１６を形成する。この時、第１層目の埋
め込みアルミ配線１５をエッチングすることなく、下地
ＳｉＯＦ膜１１の内部に達するような深いスルーホール
１６を形成する。しかる後、ＣＶＤ工程とＣＭＰ工程と
によりＡｌ膜４／ＴｉＮ膜５／Ｔｉ膜をスルーホール１
６と溝とに一括して埋め込み、さらに第２層目の埋め込
みアルミ配線１９の表面にイオン注入層６を形成する。
さらに、必要に応じてシリコン酸化膜あるいはシリコン
窒化膜のキャップ膜２０を形成しておく。

【００７２】このように、一連の工程で多層配線構造を
形成するわけであるが、第２層目の配線用の溝には配線
側壁膜を形成していないため、第２層目の配線１９の幅
Ｌ₂ およびスルーホール１６の径は第１層目の配線１５
の幅Ｌ₁よりも大きくなるようにしてある。さらに、下
地ＳｉＯＦ膜１１の内部に達するような深いスルーホー
ル１６を形成することで、下層配線の上面のみならず側
面とから電気的接続を得て接続面積を増加させ、スルー
ホールを低抵抗化させている。

【００７３】なお、上述した実施例では、溝に埋め込む
金属としてアルミを用いたが、銅等の低抵抗金属であっ
ても同様な効果が得られることも自明である。さらに、
上述した実施例４では実施例１および参考例２，３に記
載したすべての発明を統合化したものであるが、必ずし
もこれらすべての発明を用いる必要はない。実施例４の
ポイントは、下層配線の幅よりも大きな径のスルーホー
ルを下層配線中腹部にまで達するように深く形成するこ
とで、下層配線の上面および側面とを利用して上層配線
と接続し、その接続抵抗を低減化している点にある。

【００７４】

【発明の効果】以上述べたように、本発明を適用するこ
とで、半導体素子を接続する金属配線の幅あるいはピッ
チの減少に伴って顕在化してくる金属配線の信頼性の低
下や配線間容量の増大あるいは多層配線間のスルーホー
ル抵抗の増大といった技術課題を解決することができ
る。その結果、半導体集積回路の加工寸法が極微細化さ
れたとしても、高信頼性，低配線間容量，多層配線間の
低接続抵抗化が可能となり、超高速，大容量の集積回路
デバイスの信頼性や歩留まりが著しく向上する。さら
に、半導体デバイスの製造コストが大幅に削減されると
いった効果もある。

【図面の簡単な説明】

【図１】本発明による薄い導電性硬質膜で表面の覆われ
た金属配線の構造を示す模式図である。

【図２】本発明による薄い導電性硬質膜で表面の覆われ
た金属配線の製造工程断面図である。

【図３】参考例２における側壁膜の形成された溝に金属
の埋め込まれた埋め込み配線の製造工程断面図である。

【図４】参考例２における低誘電体有機膜を側壁膜とし
て用いた場合の実施例を示す断面図である。

【図５】参考例３におけるエッチング速度の異なる積層
層間絶縁膜に埋め込み配線を形成する場合の製造工程断
面図である。

【図６】本発明による埋め込み溝配線の工程断面図であ
る。

【図７】本発明による埋め込み溝配線の工程断面図であ
る。

【図８】本発明による埋め込み溝配線の工程断面図であ
る。

【図９】本発明による埋め込み溝配線を多層化した場合
の実施例である。

【図１０】従来のアルミ配線の構造を示す断面図であ
る。

【図１１】従来の自己整合コンタクトホールをもったタ
ングステン埋め込み配線の断面図である。

【図１２】従来のアルミ配線に層間絶縁膜を形成した場
合の断面図である。

【図１３】従来の多層アルミ配線間の縦接続構造を示す
模式図である。

【符号の説明】

１シリコン基板２，２３，２４シリコン酸化膜３層間絶縁膜に形成された溝４アルミ配線５窒化チタン薄膜層６Ａｓイオン注入層７配線溝に形成された絶縁膜側壁膜８低誘電率有機膜９プラズマＣＶＤ酸化膜１０素子分離酸化膜１１低誘電体層間絶縁膜（ＳｉＯＦ）１２，２５エッチング保護層（Ｓｉ₃Ｎ₄）１３レジスト１４コンタクトホール１５第１層目埋め込み配線１６スルーホール１７第１層目埋め込み配線上の層間絶縁膜（シリコン
酸化膜）１８第２層目配線を埋め込み低誘電体有機膜１９第２層目埋め込み配線２０キャップシリコン酸化膜

フロントページの続き (56)参考文献特開平６−120212（ＪＰ，Ａ) 特開平７−86278（ＪＰ，Ａ) 特開昭62−94959（ＪＰ，Ａ) 特開平６−69362（ＪＰ，Ａ) 特開平６−89893（ＪＰ，Ａ) 特開平６−97160（ＪＰ，Ａ) 特開平６−204218（ＪＰ，Ａ) 特開平３−88334（ＪＰ，Ａ) 特開昭62−118543（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/28 - 21/768 H01L 29/40 - 29/51 H01L 29/872

Claims

(57)【特許請求の範囲】

【請求項１】絶縁膜に溝を形成する工程と、前記溝を含む前記絶縁膜表面に金属あるいはそれらの窒
化物の硬質導電薄膜を形成する工程と、前記硬質導電薄膜上に金属膜を形成する工程と、前記溝領域以外の前記金属膜を研磨することによって前
記溝に金属を埋め込む工程と、該溝に埋め込まれた金属の表面層にイオンを注入する工
程と、からなることを特徴とする配線構造の製造方法。