JP2804258B2 - ディジタル通信装置 - Google Patents

ディジタル通信装置

Info

Publication number
JP2804258B2
JP2804258B2 JP31113296A JP31113296A JP2804258B2 JP 2804258 B2 JP2804258 B2 JP 2804258B2 JP 31113296 A JP31113296 A JP 31113296A JP 31113296 A JP31113296 A JP 31113296A JP 2804258 B2 JP2804258 B2 JP 2804258B2
Authority
JP
Japan
Prior art keywords
frequency
unit
signal
digital communication
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31113296A
Other languages
English (en)
Other versions
JPH1079690A (ja
Inventor
正一 古賀
里志 羽迫
裕司 井形
倫典 岸本
昌弘 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31113296A priority Critical patent/JP2804258B2/ja
Priority to US08/763,338 priority patent/US5835529A/en
Priority to KR1019960064289A priority patent/KR100431588B1/ko
Priority to EP19960120002 priority patent/EP0779726A3/en
Publication of JPH1079690A publication Critical patent/JPH1079690A/ja
Priority to US09/111,886 priority patent/US6028886A/en
Application granted granted Critical
Publication of JP2804258B2 publication Critical patent/JP2804258B2/ja
Priority to US09/266,633 priority patent/US6415005B2/en
Priority to US09/539,246 priority patent/US6414983B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0012—Modulated-carrier systems arrangements for identifying the type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/103—Chirp modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H04L5/0046—Determination of how many bits are transmitted on different sub-channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria
    • H04L5/006—Quality of the received signal, e.g. BER, SNR, water filling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/7156—Arrangements for sequence synchronisation
    • H04B2001/71563—Acquisition

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信装
置に関するものである。
【０００２】
【従来の技術】通信分野において、マルチパスフェージ
ングのような伝送路特性が動的に大きく変動する環境下
では、スペクトラム拡散通信技術が高速データ伝送に適
している。
【０００３】スペクトラム拡散通信技術を用いたデータ
通信方式には、大きく分けて、直接拡散（ＤＳ）方式と
周波数ホッピング（ＦＨ）方式とがある。回路規模及び
データ伝送の高速性の点ではＤＳ方式が有利となるが、
チャネル容量及び通信の信頼性の点ではＦＨ方式が有利
となる。ＦＨ方式には、高速ＦＨ方式と低速ＦＨ方式と
がある。高速ＦＨ方式は、短時間に搬送周波数を切替え
ながら通信を行なうため、低速ＦＨ方式に比べて、ハー
ドウェア規模は大きく増加するものの、マルチパスフェ
ージングに対する信頼性の点では有利となる。
【０００４】ＦＨ方式の一次変調には、周波数シフトキ
ーイング（ＦＳＫ）変調方式、位相シフトキーイング
（ＰＳＫ）変調方式等があげられるが、位相制御が不要
である等の回路の簡単さから、ＦＳＫ変調方式が比較的
用いられる。
【０００５】
【発明が解決しようとする課題】従来のＦＨ方式ディジ
タル通信装置の構成によれば、１チャネル当たりの伝送
のスループットは、１チャネルのみの通信を行なう場合
でも、複数チャネルの通信を行なう場合と変わらないも
のであった。
【０００６】従来のＦＨ方式ディジタル通信装置の他の
構成では、送信部においてＰＬＬシンセサイザによる搬
送周波数波形の合成を行なっていたため、マイクロ秒オ
ーダーの高速な搬送周波数の切替えが難しく、高速ＦＨ
方式には適さない。更に、受信部において、包絡線検波
部に急峻な振幅特性のアナログバンドパスフィルタを搬
送周波数の数だけ用いていたので、ハードウェアの増大
を招いた。高速ＦＨ方式の実現のためにディジタル信号
処理により波形生成と周波数検出とを行なうことも考え
られるが、ディジタル信号処理のためのサンプリングク
ロックの周波数が高くなり過ぎる問題があった。また、
離散フーリエ変換（ＤＦＴ）を用いた周波数検出は、Ｄ
ＦＴ演算区間をタイムスロットへ正確に同期させる必要
があり、従来は困難であった。
【０００７】Ｍを４以上の整数として、Ｍ個の搬送周波
数による符号多重ＭＦＳＫ変調方式を用いるディジタル
通信装置も知られている。D.J.Goodman et al.,"Freque
ncy-Hopped Multilevel FSK for Mobile Radio", Bell
System Technical Journal,Vol.59, No.7, pp.1257-127
5, September 1980によれば、高速ＦＨ方式に基づいて
所要帯域内にＭ本の周波数（トーン）を用意し、時間／
周波数行列上で、ユーザごとにユニークな符号が割り当
てられる。ところが、ＤＦＴ処理において高いサンプリ
ングレートが必要となり、ハードウェア実現上の問題と
なった。
【０００８】ここで、多重度に応じてＭＦＳＫ方式とＦ
Ｈ方式とのいずれかを選択して周波数多重通信を行なう
ようにした方式切替型のディジタル通信装置を想定す
る。ところが、送信部にデータスクランブリング機能を
備えていない場合には、送信データの出現確率に偏りが
生じると、送信信号スペクトラムにもまた偏りが生じ
る。更に、特定周波数成分が連続して現れると、受信部
においてタイミング抽出が困難となり、同期捕捉に時間
がかかる。また、受信部ではＭＦＳＫ方式による動作モ
ードにおいて、雑音やスプリアス等の影響により複数の
受信信号が検出されることがあり、その場合には最尤ワ
ードを決定することができない。また、ＦＨ方式による
動作モードにおいても、多数決判定により複数のワード
が算出された場合、同様に最尤ワードを決定することが
できない。
【０００９】G.Einarsson,"Address Assignment for a
Time-Frequency-Coded, Spread- Spectrum System", Be
ll System Technical Journal, Vol.59, No.7, pp.1241
-1255, September 1980 には、ＦＨ−ＭＦＳＫ方式のデ
ィジタル通信システムにおいてデータからホッピング符
号を生成するための２つの方法が提案されている。１つ
は同期システムを、他の１つは非同期システム（ユーザ
間でチップ同期はとれているが、フレーム同期はとれて
いない符号多重システム）を前提としたものであって、
いずれもリード・ソロモン符号に基づくものである。と
ころが、周波数選択性のフェージングの影響下では、特
定周波数成分の全てについて検出見逃し（miss，deleti
on）が発生することがあり得る。
【００１０】本発明の目的は、全てのチャネルが空き状
態になった場合には、多値周波数シフトキーイング（Ｍ
ＦＳＫ）変調方式を用いて高速にデータ伝送を行なうデ
ィジタル通信装置を提供することにある。
【００１１】本発明の他の目的は、受信部でＤＦＴ演算
部による受信搬送周波数の検出を行ないつつも、サンプ
リングクロックの周波数及びハードウェア規模を大きく
増大させることなく、高速ＦＨ方式によるデータ通信を
行なうディジタル通信装置を提供することにある。
【００１２】本発明の更に他の目的は、サブバンドの１
／２の帯域幅を信号処理できる低サンプリングレートの
ＤＦＴプロセッサを用いて、複数のサブバンドによる同
時通信が行なわれている環境下においても、特定のサブ
バンドに対するＭＦＳＫ方式又は符号多重ＭＦＳＫ方式
の変復調を行なうディジタル通信装置を提供することに
ある。
【００１３】本発明の更に他の目的は、スクランブラな
しで送信データのランダム化を行なうことができ、かつ
最尤ワードの決定手段を備えた方式切替型のディジタル
通信装置を提供することにある。
【００１４】本発明の更に他の目的は、ランダムなホッ
ピング符号が得られるような、高フェージング耐性を有
するディジタル通信システムを提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明のディジタル通信装置を用いた通信システム
は、複数のディジタル通信装置の間でタイムスロットを
共有（網同期）し、Ｍ、Ｎを整数としてタイムスロット
ごとにＭ個の搬送周波数の中からＮ個の搬送周波数を利
用し、かつＮが１ならばＭＦＳＫ変調方式を、Ｎが２以
上ならばＦＨ変調方式を選択してＮチャネルの周波数多
重通信を行なうこととしたものである。具体的に説明す
ると、本発明のディジタル通信装置は、次のような信号
処理部と、チャネル検出部と、復号化部とを有する受信
部と、次のような符号化部と、チャネル発生部と、波形
生成部とを有する送信部とを備えたものである。すなわ
ち、受信部の信号処理部は、伝送路から受信信号が入力
されると、該受信信号に対して、タイムスロットごとに
Ｍ個の搬送周波数に対するスペクトラム強度を算出し、
該算出したスペクトラム強度をチャネル検出部へ出力す
るものである。チャネル検出部は、信号処理部からスペ
クトラム強度が入力されると、該スペクトラム強度に基
づいて、チャネルを検出し、タイムスロットの位相制御
を行ない、更に、ＭＦＳＫ変調方式かＦＨ変調方式かを
選択するとともに、各チャネルに対する受信符号データ
を復号化部へ出力するものである。復号化部は、チャネ
ル検出部から受信符号データが入力されると、チャネル
検出部によって選択された変調方式に従って、受信符号
データに対する復号化を行ない、受信情報データを出力
するものである。一方、送信部の符号化部は、送信情報
データが入力されると、チャネル検出部によって選択さ
れた変調方式に従って、送信情報データに対する符号化
を行ない、送信符号データをチャネル発生部へ出力する
ものである。チャネル発生部は、符号化部から得た送信
符号データに対してチャネルを割り当て、該チャネルに
対する搬送周波数を選択して波形生成部へ出力するもの
である。波形生成部は、チャネル発生部で選択された搬
送周波数の信号波形を、タイムスロットに同期して伝送
路へ送信信号として出力するものである。このディジタ
ル通信装置によれば、符号化部と復号化部との各々の処
理内容を変更するだけでＦＨ方式とＭＦＳＫ方式とが切
替えられ、チャネルの使用状況に応じて適応的に各方式
を使い分けられるため、信頼性を失うことなく、効率的
な高速データ伝送が実現できる。
【００１６】本発明のディジタル通信装置を用いた他の
ディジタル通信システムは、複数のディジタル通信装置
の間でタイムスロットを共有（網同期）し、Ｍを２以上
の整数として、タイムスロットごとにＭ個の搬送周波数
の中から、複数のチャネルの各々に対する搬送周波数を
それぞれ選択して周波数多重通信を行なうこととしたも
のである。しかも、各ディジタル通信装置は、次のよう
な周波数選択部と、波形生成部とを有する送信部と、次
のようなダウンコンバータ部と、ＤＦＴ演算部と、しき
い判定部と、同期信号発生部と、ラッチ部と、デコーダ
部とを有する受信部とを備えたものである。すなわち、
送信部の周波数選択部は、入力された送信データに対し
て、ｌｏｇ2 Ｍビットごとに、変換テーブルに基づい
て、Ｍ個の搬送周波数の中から利用搬送周波数を決定す
るものである。波形生成部は、前記利用搬送周波数に対
応した周波数波形を、タイムスロットに同期して、１タ
イムスロット時間Ｔごとに、伝送路へ送信信号として出
力するものである。一方、受信部のダウンコンバータ部
は、伝送路から入力された受信信号を、低域側の周波数
帯域へ周波数ダウンコンバートするものである。ＤＦＴ
演算部は、周波数ダウンコンバート後の信号に対して、
サンプリングクロックの周期Δｔごとに、ＮをＭ以上の
整数として、最新１タイムスロット時間（Ｔ＝Ｎ×Δ
ｔ）分の離散フーリエ変換（ＤＦＴ）を順次行なって、
Ｍ個の搬送周波数の各々に対するスペクトラム値Ｉ
（ｋ）（ｋ＝１，２，．．．，Ｍ）を算出するものであ
る。しきい判定部は、スペクトラム値Ｉ（ｋ）に対し
て、サンプリングクロックの周期Δｔごとに、Ｍ個の搬
送周波数のうち、しきい値を越える搬送周波数のみを候
補搬送周波数として検出するものである。同期信号発生
部は、スペクトラム値Ｉ（ｋ）及び候補搬送周波数か
ら、タイムスロット同期用の同期トリガ信号を発生する
ものである。ラッチ部は、同期トリガ信号のアサート時
における候補搬送周波数の全てを、受信搬送周波数とし
て決定するものである。デコーダ部は、受信搬送周波数
の各々に対して、周波数選択部と同じ変換テーブルに基
づいて、ｌｏｇ2 Ｍビットの受信データをそれぞれ出力
するものである。このディジタル通信装置によれば、Ｄ
ＦＴ演算結果を用いた正確なタイムスロットの同期捕捉
が可能となり、高速ＦＨ方式に適した精度の高い周波数
検出によって、信頼性が高く、かつ周波数利用効率の高
いデータ通信が実現できる。
【００１７】本発明の他のディジタル通信装置は、Ｍを
４以上の整数として、サブバンドごとにＭ個の搬送周波
数によるＭＦＳＫ変調方式又は符号多重ＭＦＳＫ変調方
式を用いるディジタル通信装置において、１タイムスロ
ット時間をＴとし、かつ周波数ステップ幅ΔｆをΔｆ＝
１／Ｔとするとき、複数のサブバンドが互いにオーバー
ラップしないように周波数間隔がＭ×４×Δｆ又はＭ×
２×Δｆに設定された複数の基準発振信号を発生するた
めの複数の発振器と、所望のサブバンドの周波数ホッピ
ングに合わせて前記複数の発振器のうちのいずれかの基
準発振信号の周波数を局発周波数ｆｃとして選択するた
めのセレクタとを有する基準発振部と、サブバンドごと
のＭ個の搬送周波数の各々が２／Ｔ以上の周波数間隔で
直交して配置されるように前記局発周波数ｆｃを用いた
直交変調の結果をタイムスロットごとに送信するための
送信部と、受信信号が入力されると前記タイムスロット
ごとに受信した周波数を全て出力する受信部とを備えた
ものである。しかも、受信部は、局発周波数ｆｃ以下の
信号成分に起因した折り返し成分が直交関係を保ったま
ま局発周波数ｆｃ以上の周波数のすき間に配置されるよ
うに受信信号を低域側の周波数帯域へ周波数変換するた
めのダウンコンバータ部と、該ダウンコンバータ部の出
力からサブバンドの１／２の帯域幅分の信号成分を取り
出すためのローパスフィルタと、該ローパスフィルタの
出力を離散フーリエ変換（ＤＦＴ）するためのＤＦＴ演
算部と、該ＤＦＴ演算部の出力をレベル判定して得られ
た周波数に係る受信データを出力するためのレベル判定
部とを有することとしたものである。このディジタル通
信装置によれば、サブバンドの１／２の帯域を処理でき
る低サンプリングレートの離散フーリエ変換を用いて、
複数のサブバンドによる同時通信が行なわれている通信
環境下においても、特定の周波数を中心としたサブバン
ド内の周波数の検出が可能となる。
【００１８】本発明の他のディジタル通信装置は、Ｍを
４以上の整数として、１タイムスロット時間Ｔの整数倍
である一定時間間隔Ｌごとにランダムに選び出された連
続するＭ個の搬送周波数によるＭＦＳＫ変調方式又は符
号多重ＭＦＳＫ変調方式を用いるディジタル通信装置に
おいて、複数のサブバンドが互いにオーバーラップする
ように各サブバンドの周波数間隔に応じて設定された複
数の基準発振信号のうち、所望のサブバンドの周波数ホ
ッピングに合わせていずれかの基準発振信号の周波数を
局発周波数ｆｃとして生成するための基準発振部と、Ｍ
個の搬送周波数の各々が２／Ｔ以上の周波数間隔で直交
して配置されるように局発周波数ｆｃを用いた直交変調
の結果をタイムスロットごとに送信するための送信部
と、受信信号が入力されると前記タイムスロットごとに
受信した周波数を全て出力する受信部とを備えたもので
ある。しかも、受信部は、局発周波数ｆｃ以下の信号成
分に起因した折り返し成分が直交関係を保ったまま局発
周波数ｆｃ以上の周波数のすき間に配置されるように受
信信号を低域側の周波数帯域へ周波数変換するためのダ
ウンコンバータ部と、該ダウンコンバータ部の出力から
サブバンドの１／２の帯域幅分の信号成分を取り出すた
めのローパスフィルタと、該ローパスフィルタの出力を
離散フーリエ変換（ＤＦＴ）するためのＤＦＴ演算部
と、該ＤＦＴ演算部の出力をレベル判定して得られた周
波数に係る受信データを出力するためのレベル判定部と
を有することとしたものである。このディジタル通信装
置によれば、サブバンドの１／２の帯域を処理できる低
サンプリングレートの離散フーリエ変換を用いて、複数
のサブバンドによる同時通信が行なわれている通信環境
下においても、希望する周波数を中心としたサブバンド
内の周波数の検出が可能となる。
【００１９】本発明の他のディジタル通信装置は、Ｍを
４以上の整数として、サブバンドごとにＭ個の搬送周波
数によるＭＦＳＫ変調方式又は符号多重ＭＦＳＫ変調方
式を用いるディジタル通信装置において、送信部と受信
部とを備えたものである。しかも、受信部は、Ｎを２以
上の整数として空間的に離れたＮ個の地点から受信され
た信号をそれぞれ低域側の周波数帯域へ周波数ダウンコ
ンバートすることによりＮ系統のベースバンド信号を供
給するためのＮ本のダイバーシチ枝と、Ｍ個の搬送周波
数のそれぞれの信号レベルを算出するためのＭ個の演算
部で構成された周波数検出部と、Ｍ個の演算部に対して
前記Ｎ系統のベースバンド信号を割り当てるためのセレ
クタと、Ｍ個の演算部のうちの特定の演算部で算出され
た信号レベルが一定時間内にしきいレベルを超えない場
合には該特定の演算部に対して割り当てるベースバンド
信号を変更するようにセレクタを制御するためのタイマ
とを有することを特徴とするものである。このディジタ
ル通信装置によれば、各演算部において、フェージング
の影響を回避した受信が可能となる。
【００２０】本発明の他のディジタル通信装置は、複数
のディジタル通信装置の間でタイムスロットを共有し、
かつＭＦＳＫ変調方式又は符号多重ＭＦＳＫ変調方式を
用いて半二重データ通信を行なうディジタル通信システ
ムに用いられるディジタル通信装置であって、１本のア
ンテナを共用する送信部と受信部とを備えたものであ
る。しかも、受信部は、受信信号からタイムスロットの
エッジ情報を取り出すためのタイミング検出部と、タイ
ムスロットの同期制御のための再生同期信号と前記取り
出されたエッジ情報との間の位相誤差を検出するための
位相誤差検出部と、前記検出された位相誤差を記憶する
ための位相誤差記憶部と、前記記憶された位相誤差に基
づいて前記再生同期信号を補正するための位相誤差補正
部と、受信状態から送信状態への切替え直前に位相誤差
検出部により検出された位相誤差を基準位相誤差として
位相誤差記憶部に記憶保持させた後、送信状態では前記
記憶保持された基準位相誤差に基づくフィードフォワー
ド制御により一定時間間隔ごとに位相誤差補正部に前記
再生同期信号を補正させるためのタイマとを有すること
を特徴とするものである。このディジタル通信装置によ
れば、共用アンテナを用いて、同じ周波数帯域でＦＨ−
ＭＦＳＫ方式のような符号分割多重アクセス（ＣＤＭ
Ａ）を行なう場合における網同期の維持が可能となる。
【００２１】本発明の他のディジタル通信装置は、送信
部において畳込み符号器とインターリーバとを組み合わ
せて用いることにより、スクランブラを用いることなし
に送信データを符号化するものである。また、受信部に
おいて多数決復号器を用いることにより、最尤ワード復
号を行なうものである。具体的に説明すると、本発明の
ディジタル通信装置は、Ｍを２以上の整数として、タイ
ムスロットごとにＭ個の搬送周波数を利用し、かつ多重
度に応じてＭＦＳＫ変調方式とＦＨ変調方式とのいずれ
かを選択して周波数多重通信を行なうためのディジタル
通信装置であって、入力情報系列に応じた畳込み符号系
列を供給するための畳込み符号器と、該畳込み符号系列
に応じたインターリーブ系列を供給するためのインター
リーバと、該インターリーブ系列に応じたＦＨ符号系列
を供給するためのＦＨ符号器と、切替え信号に応じて前
記インターリーブ系列と前記ＦＨ符号系列とのいずれか
一方を送信系列として供給するための第１の切替器と、
タイムスロットごとに互いに独立したＭ個の周波数成分
のうち前記送信系列に対応した１個の周波数成分を含ん
だ送信信号を出力するためのＭ値独立信号送信部とを有
する送信部と、受信信号におけるＭ個の周波数成分の強
度をしきい判定することにより生成されたしきい判定パ
ターンを供給するためのＭ値独立信号受信部と、該しき
い判定パターンから多重度を判定して該多重度に従って
前記切替え信号を供給するための動作モード制御回路
と、前記しきい判定パターンに応じたＦＨ復号パターン
を供給するためのＦＨ復号器と、前記切替え信号に応じ
て前記しきい判定パターンと前記ＦＨ復号パターンとの
いずれか一方を選択するための第２の切替器と、該第２
の切替器によって選択されたパターンに応じた多数決復
号系列を供給するための多数決復号器と、該多数決復号
系列に応じたデインターリーブ系列を供給するためのデ
インターリーバと、該デインターリーブ系列に応じた情
報系列を出力するためのビタビ復号部とを有する受信部
とを備えた構成を採用したものである。このディジタル
通信装置によれば、畳込み符号器及びインターリーバに
より送信データを符号化することにより、スクランブラ
なしで送信データがランダム化される。その結果、送信
信号スペクトラムは均等化され、かつ特定の周波数成分
が連続して現れることが少なくなる。更に、受信部にお
ける多数決復号器は、ワードを構成するビットごとの多
数決判定を行なうことで、最尤ワードを決定する。
【００２２】本発明の他のディジタル通信装置は、次の
ような変換手段と、演算手段とを有する周波数ホッピン
グ符号発生器（ＦＨ符号器）を備えたものである。すな
わち、変換手段は、データの取り得る値の数をＭ＝２k
（ｋは正の整数）とし、かつ素数ｐ及び正の整数ｒに対
して、ガロア体の元の数をＱ＝ｐr （＞Ｍ）とすると
き、次の関数ｆを用いた変換式、すなわち、 ｗ＝ｆ（ｘ） により、前記ガロア体の元であるデータ値ｘを、前記ガ
ロア体の非零の元である符号ｗに変換するものである。
演算手段は、前記ガロア体の元であるユーザ識別番号を
ｉとし、前記ガロア体の原始元の１つをαとし、２以上
かつｐr −１以下の整数Ｌに対して、Ｌ成分の拡散符号
ベクトルを＾α＝（１，α，α2 ，…，αL-1 ）とし、
かつＬ成分の単位ベクトルを＾ｅ＝（１，１，…，１）
とするとき、次のガロア演算、すなわち、 ＾ｙ＝ｗ・＾α＋ｉ・＾ｅ により、前記符号ｗに応じて、Ｌ成分からなるホッピン
グ符号ベクトル＾ｙを算出するものである。このディジ
タル通信装置では、Ｑ＞Ｍである。そして、データ値ｘ
を予め非零の符号ｗに変換しておき、該符号ｗに基づい
てホッピング符号ベクトル＾ｙを算出する。
【００２３】
【発明の実施の形態】以下、本発明のディジタル通信装
置の具体例について、図面を参照しながら説明する。
【００２４】図１は、本発明のディジタル通信装置の構
成例を示すものである。図１において、Ｔは送信部、Ｒ
は受信部、ＣＯは符号化部、ＣＧはチャネル発生部、Ｗ
Ｇは波形生成部、ＤＳは信号処理部、ＣＤはチャネル検
出部、ＤＥは復号化部を表している。送信部Ｔは、符号
化部ＣＯと、チャネル発生部ＣＧと、波形生成部ＷＧと
からなる。受信部Ｒは、信号処理部ＤＳと、チャネル検
出部ＣＤと、復号化部ＤＥとからなる。また、ｄｔは送
信情報データ、ｃｏｏは送信符号データ、ｃｇｏは利用
搬送周波数、ｏｔは送信信号、ｏｒは受信信号、ｄｓｏ
はスペクトラム強度出力、ｃｄｏは受信符号データ、ｄ
ｒは受信情報データ、ｔｓはタイムスロット信号、ｍｏ
は方式制御信号を表している。
【００２５】図１において、送信部Ｔには、２値の送信
情報データｄｔが入力される。符号化部ＣＯでは、送信
情報データｄｔに対する誤り訂正符号化が行なわれた後
に、方式制御信号ｍｏの状態に応じて、ＦＨ方式又はＭ
ＦＳＫ方式に対する送信符号データｃｏｏが発生され
る。チャネル発生部ＣＧでは、送信符号データｃｏｏの
ｌｏｇ2 Ｍビットごとのブロックに基づいて、ブロック
ごとに割り当てられた搬送周波数情報が格納してあるメ
モリテーブルから、利用搬送周波数ｃｇｏが読み出され
る。ここに、Ｍ（Ｍは整数）は周波数多重通信システム
で利用可能な搬送周波数の最大数を表している。波形生
成部ＷＧでは、利用搬送周波数ｃｇｏに対する１シンボ
ル分の信号波形が、ディジタルダイレクトシンセサイザ
（以下、単にディジタルシンセサイザという。）により
ディジタル的に生成され、シンボル区間を設定するタイ
ムスロット信号ｔｓに同期して、送信信号ｏｔとして伝
送路に出力される。
【００２６】受信部Ｒには、伝送路から受信信号ｏｒが
入力される。信号処理部ＤＳでは、タイムスロット信号
ｔｓに同期しながら、受信信号ｏｒの１シンボル区間に
対して、ＤＦＴ処理が行なわれ、各搬送周波数ごとのス
ペクトラム強度が算出されて、スペクトラム強度出力
（ＤＦＴ出力）ｄｓｏが出力される。チャネル検出部Ｃ
Ｄでは、１シンボルごとに、各搬送周波数ごとのスペク
トラム強度がしきい判定され、しきい値を越えた搬送周
波数から、受信符号データｃｄｏが出力される。ここ
で、チャネル検出部ＣＤから出力される方式制御信号ｍ
ｏは、受信したチャネルの数、すなわち、しきい値を越
えた搬送周波数の数に応じて決定される。更に、チャネ
ル検出部ＣＤからは、タイムスロット信号ｔｓが搬送周
波数のスペクトラム強度に基づいて位相制御されて出力
される。復号化部ＤＥでは、各受信符号データｃｄｏに
対して、方式制御信号ｍｏの状態に応じて、ＦＨ方式又
はＭＦＳＫ方式に対する復号化が行なわれる。ＦＨ方式
又はＭＦＳＫ方式に対して復号化されたデータは、誤り
訂正の後に、２値の受信情報データｄｒとして再生され
て出力される。
【００２７】図２は、図１中の送信部Ｔの詳細構成例を
表している。図２において、ＣＯは符号化部、ＣＧはチ
ャネル発生部、ＷＧは波形生成部、ＥＣは誤り訂正符号
化部、ＨＴはホッピングパターン発生部、ＣＴは方式制
御部、ＳＰはシリパラ変換部、ＣＨＴは周波数テーブ
ル、ＳＴはディジタルシンセサイザ、ＭＸＴはミキサ、
ＬＴは基準発振器、ＢＰＴはバンドパスフィルタを表し
ている。また、ｄｔは送信情報データ、ｅｃｏは誤り訂
正符号データ、ｈｔｏはホッピングパターン、ｍｏは方
式制御信号、ｃｏｏは送信符号データ、ｓｐｏはＳビッ
ト（Ｓ＝ｌｏｇ2Ｍ）送信符号データ、ｃｇｏは利用搬
送周波数、ｔｓはタイムスロット信号、ｓｔｏはディジ
タルシンセサイザＳＴの出力、ｌｔｏは局発信号、ｍｘ
ｔｏはミキサＭＸＴの出力、ｏｔは送信信号を表してい
る。
【００２８】図２において、符号化部ＣＯは、誤り訂正
符号化部ＥＣと、ホッピングパターン発生部ＨＴと、方
式制御部ＣＴとから構成される。誤り訂正符号化部ＥＣ
では、入力される送信情報データｄｔに対して、畳み込
み符号、ブロック符号等による符号化が行なわれる。ホ
ッピングパターン発生部ＨＴでは、ＦＨ方式におけるス
ペクトラム拡散用のホッピングパターンｈｔｏが発生さ
れる。方式制御部ＣＴでは、方式制御信号ｍｏがＨＩＧ
Ｈレベルのときは、誤り訂正符号データｅｃｏに対して
ホッピングパターンｈｔｏを乗じたものがＦＨ方式用の
送信符号データｃｏｏとして、また、方式制御信号ｍｏ
がＬＯＷレベルのときは、誤り訂正符号データｅｃｏが
そのままＭＦＳＫ方式用の送信符号データｃｏｏとして
発生されて出力される。
【００２９】チャネル発生部ＣＧは、シリパラ変換部Ｓ
Ｐと、周波数テーブルＣＨＴとから構成される。シリパ
ラ変換部ＳＰでは、シリアルに入力される送信符号デー
タｃｏｏが、Ｓビットごとのデータに区切られて、１シ
ンボル分の情報を表すＳビット送信符号データｓｐｏと
してパラレルに出力される。周波数テーブルＣＨＴは、
送信符号データｓｐｏに対する搬送周波数の対応情報を
もつＲＯＭ等のメモリからなり、入力されるＳビット送
信符号データｓｐｏごとに利用搬送周波数ｃｇｏが読み
出される。
【００３０】波形生成部ＷＧは、ディジタルシンセサイ
ザＳＴと、基準発振器ＬＴと、ミキサＭＸＴと、バンド
パスフィルタＢＰＴとから構成される。ディジタルシン
セサイザＳＴでは、入力される利用搬送周波数ｃｇｏに
対して、等価低域系における周波数波形がディジタル的
に生成され、タイムスロット信号ｔｓに同期して、１シ
ンボルごとにホッピングされて出力される。基準発振器
ＬＴからは、局発信号ｌｔｏが発生される。ディジタル
シンセサイザ出力ｓｔｏは、ミキサＭＸＴにおいて局発
信号ｌｔｏによって周波数アップコンバートされた後
に、バンドパスフィルタＢＰＴにおいて、ミキサ出力ｍ
ｘｔｏから所望の帯域が取り出されて、送信信号ｏｔと
して伝送路に出力される。
【００３１】図３は、図１中の受信部Ｒの詳細構成例を
表している。図３において、ＤＳは信号処理部、ＣＤは
チャネル検出部、ＤＥは復号化部、ＢＰＲはバンドパス
フィルタ、ＬＲは基準発振器、ＭＸＲはミキサ、ＬＰＲ
はローパスフィルタ、ＤＦＴは離散フーリエ変換処理
部、３ＴＨはしきい判定部、ＭＯＧは方式制御信号発生
部、ＴＳＧはタイムスロット信号発生部、ＣＨＲは周波
数テーブル、ＲＧはレジスタ、ＣＲは方式制御部、ＨＲ
はホッピングパターン発生部、ＥＤは誤り訂正復号化部
を表している。また、ｏｒは受信信号、ｂｐｒｏはバン
ドパスフィルタＢＰＲの出力、ｌｒｏは局発信号、ｍｘ
ｒｏはミキサＭＸＲの出力、ｌｐｒｏはローパスフィル
タＬＰＲの出力、ｄｓｏはＤＦＴ出力、ｔｓはタイムス
ロット信号、ｕｎｏはチャネルとして検出された搬送周
波数、ｕｓｏはチャネルとして検出された搬送周波数の
スペクトラム強度、ｍｏは方式制御信号、ｃｄｏは受信
符号データ、ｒｇｏはレジスタＲＧの出力、ｈｒｏはホ
ッピングパターン、ｈｃｏはホッピングパターン制御信
号、ｃｒｏは方式制御部ＣＲの出力、ｄｒは受信情報デ
ータを表している。
【００３２】図３において、信号処理部ＤＳは、バンド
パスフィルタＢＰＲと、基準発振器ＬＲと、ミキサＭＸ
Ｒと、ローパスフィルタＬＰＲと、離散フーリエ変換処
理部ＤＦＴとから構成される。バンドパスフィルタＢＰ
Ｒには、伝送路から受信信号ｏｒが入力されている。バ
ンドパスフィルタＢＰＲは、受信信号ｏｒの周波数ダウ
ンコンバート時に、所望帯域外の信号のイメージ周波数
成分が重なるのを防止している。基準発振器ＬＲから
は、周波数ダウンコンバート用の局発信号ｌｒｏが発生
される。ミキサＭＸＲでは、バンドパスフィルタ出力ｂ
ｐｒｏに対して、局発信号ｌｒｏによる周波数ダウンコ
ンバートが行なわれる。ローパスフィルタＬＰＲでは、
ミキサ出力ｍｘｒｏから、ＤＦＴ処理帯域外の不要な信
号成分が取り除かれる。離散フーリエ変換処理部ＤＦＴ
では、タイムスロット信号ｔｓに同期して、ローパスフ
ィルタ出力ｌｐｒｏに対する１シンボル区間のＤＦＴ処
理が行なわれて、各搬送周波数ごとのスペクトラム強度
が算出される。ここで、ＤＦＴ処理の１シンボル周期当
たりのサンプルポイント数は、標本化定理により２×Ｍ
ポイント以上とってあり、タイムスロット信号ｔｓは正
確にシンボル同期していることが必要となる。
【００３３】チャネル検出部ＣＤは、しきい判定部３Ｔ
Ｈと、方式制御信号発生部ＭＯＧと、タイムスロット信
号発生部ＴＳＧと、周波数テーブルＣＨＲとから構成さ
れる。しきい判定部３ＴＨでは、２×Ｍポイント以上の
ＤＦＴ出力ｄｓｏの中から、各搬送周波数に対応付けら
れる周波数ポイントのスペクトラム強度に対して、しき
い判定が行なわれる。しきい値を越えるスペクトラム強
度をもつ搬送周波数の全てが、チャネルに対して対応付
けられたものとして検出されて、そのスペクトラム強度
ｕｓｏ及び搬送周波数ｕｎｏが出力される。方式制御信
号発生部ＭＯＧでは、チャネルとして検出された各搬送
周波数から、チャネル数Ｎ（Ｎは整数）がカウントさ
れ、Ｎが２以上ならば方式制御信号ｍｏがＨＩＧＨレベ
ルで、また、Ｎが１ならば方式制御信号ｍｏがＬＯＷレ
ベルで出力される。タイムスロット信号発生部ＴＳＧで
は、スペクトラム強度ｕｓｏが連続するシンボル間でレ
ベル比較され、その比較結果によりタイムスロット信号
ｔｓが位相制御されて発生される。周波数テーブルＣＨ
Ｒでは、送信部Ｔのチャネル発生部ＣＧの中の周波数テ
ーブルＣＨＴと同じ対応情報をもったメモリテーブルか
ら、各搬送周波数ｕｎｏに対する受信符号データｃｄｏ
がＳビット単位で順次読み出される。
【００３４】復号化部ＤＥは、レジスタＲＧと、ホッピ
ングパターン発生部ＨＲと、方式制御部ＣＲと、誤り訂
正復号化部ＥＤとから構成される。レジスタＲＧでは、
読み出された受信符号データｃｄｏの全てが、１シンボ
ル周期ごとに更新されて格納され、方式制御部ＣＲに対
してレジスタ出力ｒｇｏが出力される。方式制御部ＣＲ
では、方式制御信号ｍｏの状態がＨＩＧＨレベルであれ
ばＦＨ方式が、また、方式制御信号ｍｏの状態がＬＯＷ
レベルであればＭＦＳＫ方式が選択されて、復号化が行
なわれる。また、方式制御部ＣＲでは、ＦＨ方式が選択
された場合には、受信すべきチャネルのホッピングパタ
ーン制御信号ｈｃｏを発生し、ホッピングパターン発生
部ＨＲに対して、追尾すべきホッピングパターンを特定
する。レジスタ出力ｒｇｏは、ホッピングパターンｈｒ
ｏによりスペクトラム逆拡散、すなわち、複数ある受信
符号データｃｄｏの中から１つが特定されて、誤り訂正
復号化部ＥＤへ出力される。また、ＭＦＳＫ方式が選択
された場合には、スペクトラム逆拡散は行なわれず、レ
ジスタ出力ｒｇｏが、そのまま誤り訂正復号化部ＥＤへ
出力される。誤り訂正復号化部ＥＤでは、方式制御部Ｃ
Ｒの出力ｃｒｏに対して、畳み込み符号、ブロック符号
等による誤り訂正が行なわれた後に、受信情報データｄ
ｒが再生されて出力される。
【００３５】次に、図１の構成において、Ｍ＝１６の場
合を例にあげ、本ディジタル通信装置の回路動作につい
て詳細に説明する。なお、搬送周波数については、Ｆ
（ｘ）｛ｘ＝１，２，３，．．．，１６｝を用いて表す
ものとする。
【００３６】まず、図２の送信部Ｔの動作について説明
する。
【００３７】図４は、図２の送信部Ｔにおける符号化部
ＣＯの詳細構成例を表している。図４の符号化部ＣＯに
おいて、方式制御部ＣＴは、伝送レート変換部４ＲＴ
と、排他的論理和部４ＥＸと、データセレクタ４ＳＬと
からなり、ｅｃｏ１は第１の誤り訂正符号データを、ｅ
ｃｏ２は第２の誤り訂正符号データを表している。ま
た、ホッピングパターン発生部ＨＴは、パラシリ変換部
４ＰＳと、Ｍ系列発生部４ＭＧとからなる。
【００３８】送信情報データｄｔは、誤り訂正符号化部
ＥＣで誤り訂正符号データｅｃｏに変換された後に、伝
送レート変換部４ＲＴで、ＦＨ方式とＭＦＳＫ方式との
それぞれに対するビットレートのデータに変換される。
すなわち、ＦＨ方式に対しては第１の誤り訂正符号デー
タｅｃｏ１が、また、ＭＦＳＫ方式に対しては第２の誤
り訂正符号データｅｃｏ２が出力される。このとき、Ｓ
＝ｌｏｇ2 Ｍ＝４であるため、第２の誤り訂正符号デー
タｅｃｏ２は、第１の誤り訂正符号データｅｃｏ１に対
して、４倍のビット速度となる。ホッピングパターン発
生部ＨＴでは、ＦＨ方式選択時にホッピングパターンｈ
ｔｏが発生される。そのため、Ｍ系列発生部４ＭＧで
は、１５の系列をとる疑似ランダム符号が４ビットごと
に発生され、パラシリ変換部４ＰＳでシリアルなデータ
に変換されて、ホッピングパターンｈｔｏとして出力さ
れる。排他的論理和部４ＥＸでは、ホッピングパターン
ｈｔｏが第１の誤り訂正符号データｅｃｏ１のスペクト
ラム拡散に使用される。データセレクタ４ＳＬには、Ｆ
Ｈ方式用のスペクトラム拡散後の第１の誤り訂正符号デ
ータｅｃｏ１、又は、ＭＦＳＫ方式用の第２の誤り訂正
符号データｅｃｏ２が入力され、方式制御信号ｍｏがＨ
ＩＧＨレベルの場合には、ＦＨ方式用のスペクトラム拡
散後の第１の誤り訂正符号データｅｃｏ１が、また、方
式制御信号ｍｏがＬＯＷレベルの場合には、ＭＦＳＫ方
式用の第２の誤り訂正符号データｅｃｏ２が、送信符号
データｃｏｏとして出力される。この送信符号データｃ
ｏｏは、チャネル発生部ＣＧのシリパラ変換部ＳＰで４
ビット送信符号データｓｐｏに変換され、図５に示す対
応情報をもつ周波数テーブルＣＨＴから、利用搬送周波
数ｃｇｏが読み出される。なお、図６は、図５に対応す
る受信部Ｒの中のチャネル検出部ＣＤの周波数テーブル
ＣＨＲの内容を示している。
【００３９】図７に、図４の回路においてＦＨ方式が選
択された場合の動作タイミングを示す。また、図８に、
図４の回路においてＭＦＳＫ方式が選択された場合の動
作タイミングを示す。図７の場合には、シンボル時間Ｔ
ごとに、利用搬送周波数ｃｇｏがＦ（１）→Ｆ（９）→
Ｆ（１３）の順に読み出されている。なお、方式制御部
ＣＲの中の排他的論理和部４ＥＸは、第１の誤り訂正符
号データｅｃｏ１とホッピングパターンｈｔｏとのイク
スクルーシブＮＯＲ操作を実行するものとする。図８の
場合には、シンボル時間Ｔごとに、利用搬送周波数ｃｇ
ｏがＦ（１）→Ｆ（２）→Ｆ（３）の順に読み出されて
いる。
【００４０】図９は、図８のＭＦＳＫ方式が選択された
場合において、シンボル時間Ｔごと（ｔ１，ｔ２，ｔ
３）の等価低域系における周波数波形（ディジタルシン
セサイザ出力ｓｔｏ）を表している。ディジタルシンセ
サイザ出力ｓｔｏは、タイムスロット信号ｔｓの立上り
エッジにホッピングポイントが位相同期されて出力され
る。
【００４１】図１０は、図８のＭＦＳＫ方式が選択され
た場合において、等価低域系における利用搬送周波数の
遷移状況を示している。１６個の搬送周波数は、それぞ
れ１／Ｔ間隔で周波数配置されており、時間経過（ｔ
１，ｔ２，ｔ３）ごとにＦ（１）→Ｆ（２）→Ｆ（３）
と利用搬送周波数が遷移する。ディジタルシンセサイザ
出力ｓｔｏは、ミキサＭＸＴで所望の帯域に周波数アッ
プコンバートされた後に、他のディジタル通信装置に対
する送信信号ｏｔとして伝送路へ出力される。
【００４２】次に、図３の受信部Ｒの動作について説明
する。
【００４３】図１１及び図１２は、他のディジタル通信
装置の受信部Ｒで、図８に従って発生したＭＦＳＫ方式
の送信信号ｏｔを受信した場合の、信号処理部ＤＳにお
けるＤＦＴ処理の入力タイミングを表している。図１１
はタイムスロット信号ｔｓに対してＤＦＴ処理区間が非
位相同期状態の場合を、また、図１２はタイムスロット
信号ｔｓに対してＤＦＴ処理区間が位相同期状態の場合
を表している。
【００４４】図１１において、ＤＦＴ処理区間１では搬
送周波数Ｆ（１）の信号成分に加えて搬送周波数Ｆ
（２）の信号成分の一部がＤＦＴ処理されており、ＤＦ
Ｔ処理区間ごとに２つのチャネルに対する搬送周波数が
検出されることになる。このとき、搬送周波数Ｆ（２）
のレベルがしきい判定部３ＴＨのしきいレベル以上とな
る場合には、搬送周波数の検出精度が低下する。例えば
無線通信等で遠近問題等が生じる場合には障害となるた
め、タイムスロット信号発生部ＴＳＧで、タイムスロッ
ト信号ｔｓを位相制御することにより、図１２の位相同
期状態への移行を行なう。図１０の状態の場合には、Ｄ
ＦＴ処理区間１、ＤＦＴ処理区間２、ＤＦＴ処理区間３
のいずれもが、タイムスロット信号ｔｓに、正確に位相
同期しているため、タイムスロット信号ｔｓの１周期ご
とに、１つの搬送周波数ｕｎｏのみが検出され、ＭＦＳ
Ｋ方式に対する受信情報データｄｒが正しく復号化でき
る。
【００４５】図１３は、しきい判定部３ＴＨにおいて、
ＭＦＳＫ方式が選択される場合のチャネル検出状況図を
示している。図１４は、しきい判定部３ＴＨにおいて、
ＦＨ方式が選択される場合のチャネル検出状況図を示し
ている。図１３及び図１４どちらの場合も、ＤＦＴ処理
区間はタイムスロット信号ｔｓに対して位相同期状態に
あるものとする。
【００４６】図１３において、搬送周波数Ｆ（１）は、
しきいレベル以上であるため、チャネルに対応付けられ
たものとして検出され、そのスペクトラム強度ｕｓｏ及
び搬送周波数ｕｎｏが出力される。このとき、搬送周波
数Ｆ（１０）は、多少のスペクトラム強度をもっている
が、しきいレベル以下であるため、ノイズとみなされ、
検出されない。方式制御信号発生部ＭＯＧでは、チャネ
ル数がＮ＝１としてカウントされ、方式制御信号ｍｏが
ＬＯＷレベルで出力される。
【００４７】図１４において、搬送周波数Ｆ（１），Ｆ
（１０），Ｆ（１１）は、しきいレベル以上であるた
め、それぞれチャネルに対応付けられたものとして検出
され、それぞれのスペクトラム強度ｕｓｏと搬送周波数
ｕｎｏとが出力される。方式制御信号発生部ＭＯＧで
は、チャネル数がＮ＝３としてカウントされ、方式制御
信号ｍｏがＨＩＧＨレベルで出力される。
【００４８】図１５は、図３に示されたチャネル検出部
ＣＤの中のタイムスロット信号発生部ＴＳＧの詳細構成
例を表している。図１５のタイムスロット信号発生部Ｔ
ＳＧにおいて、ＭＡＸは最大値検出部、ＴＲＧはレジス
タ、ＣＯＭＰは比較判定部、ＤＶＣＯはディジタル可変
分周器を表しており、ｍｘｎは最大スペクトラム強度、
ｍｘｐはレジスタ出力、ｄｃｎｔは位相制御信号を表し
ている。
【００４９】図１５において、最大値検出部ＭＡＸで
は、しきい判定部３ＴＨで検出された搬送周波数の中か
らスペクトラム強度の最大値が検出されて、最大スペク
トラム強度ｍｘｎが出力される。レジスタＴＲＧには、
１シンボル時間Ｔだけ前に検出した最大スペクトラム強
度が格納されており、レジスタ出力ｍｘｐとして出力さ
れる。比較判定部ＣＯＭＰでは、最大スペクトラム強度
ｍｘｎとレジスタ出力ｍｘｐとのレベル比較により、位
相制御信号ｄｃｎｔが発生される。位相制御信号ｄｃｎ
ｔは、ディジタル可変分周器ＤＶＣＯに対して、最大ス
ペクトラム強度ｍｘｎがレジスタ出力ｍｘｐより大きい
場合には、１シンボル時間Ｔだけ前と同方向に位相制御
が行なわれ、また、最大スペクトラム強度ｍｘｎがレジ
スタ出力ｍｘｐより小さい場合には、１シンボル時間Ｔ
だけ前と逆方向に位相制御が行なわれる。これにより、
タイムスロット信号ｔｓの位相同期が実現する。
【００５０】以上、図１の構成を用いることにより、従
来のＦＨ方式ディジタル通信装置のハードウェア構成を
大きく変更することなしに、高信頼性と高速性とを兼ね
備えたディジタル通信装置が実現できる。なお、図１の
構成では、搬送波伝送の場合を例にあげて説明を行なっ
たが、ベースバンド伝送でもよい。また、図１の構成に
おけるスペクトラム解析において、ＤＦＴ処理ではな
く、搬送周波数ごとにマッチドフィルタによるエンベロ
ープ解析を行なってもよい。この場合、ハードウェア規
模は増大するが、タイムスロット信号ｔｓによるシンボ
ルの同期が不要となる。
【００５１】図１６は、図３中の信号処理部ＤＳの変形
例を示すものである。図１６の信号処理部ＤＳにおい
て、ＢＰＲはバンドパスフィルタ、ＥＶＤはキャリアセ
ンス部、ＬＲは基準発振器、ＭＸＲはミキサ、ＬＰＲは
ローパスフィルタ、ＤＦＴは離散フーリエ変換処理部を
表しており、ｏｒは受信信号、ｂｐｒｏはバンドパスフ
ィルタＢＰＲの出力、ｅｖｄｏはキャリアセンス信号、
ｌｒｏは局発信号、ｍｘｒｏはミキサＭＸＲの出力、ｌ
ｐｒｏはローパスフィルタＬＰＲの出力、ｄｓｏはＤＦ
Ｔ出力、ｔｓはタイムスロット信号を表している。
【００５２】図１６において、キャリアセンス部ＥＶＤ
では、バンドパスフィルタ出力ｂｐｒｏに対する包絡線
検波が行なわれ、キャリアセンス信号ｅｖｄｏが発生さ
れる。離散フーリエ変換処理部ＤＦＴでは、キャリアセ
ンス信号ｅｖｄｏがアサートされた場合にのみ、ローパ
スフィルタ出力ｌｐｒｏに対するＤＦＴ処理が行なわれ
る。これにより、離散フーリエ変換処理部ＤＦＴを間欠
動作させることができ、ＤＦＴ処理に対する低消費電力
化が実現できる。その他の信号処理部ＤＳの回路動作
は、図３で説明した場合と同様である。
【００５３】図１７は、図２中の符号化部ＣＯの変形例
を示すものである。図１７の符号化部ＣＯにおいて、Ｅ
Ｃは誤り訂正符号化部、ＨＴはホッピングパターン発生
部、ＣＴは方式制御部、ＰＲはプリアンブル発生部、１
５ＳＬはデータセレクタを表しており、ｄｔは送信情報
データ、ｅｃｏは誤り訂正符号データ、ｈｔｏはホッピ
ングパターン、ｍｏは方式制御信号、ｃｏｏは送信符号
データ、ｐｏｎはプリアンブル制御信号、ｐｒｅはチャ
ープ符号データを表している。
【００５４】図１７において、プリアンブル発生部ＰＲ
では、送信情報データｄｔが入力されてからの予め決め
られた時間をプリアンブルシーケンスと設定するプリア
ンブル制御信号ｐｏｎが発生される。プリアンブル制御
信号ｐｏｎがアサートされている場合には、誤り訂正符
号化部ＥＣの動作はディセーブルとなり、データセレク
タ１５ＳＬからは、チャープ符号データｐｒｅが選択さ
れて出力される。このとき、プリアンブル発生部ＰＲか
ら発生されるチャープ符号データｐｒｅは、対応情報が
図５に基づくものとして、アップチャープの場合には図
１８に示すアップチャープ符号データが、また、ダウン
チャープの場合には図１９に示すダウンチャープ符号デ
ータが１シンボル時間Ｔごとに順次読み出される。プリ
アンブル制御信号ｐｏｎがネゲートされている場合に
は、誤り訂正符号化部ＥＣの動作がイネーブルとなり、
データセレクタ１５ＳＬからは、方式制御部ＣＴの出力
が選択されて出力される。その他の符号化部ＣＯの回路
動作は、図２で説明した場合と同様である。
【００５５】図２０は、図１７に対応した、図３の受信
部Ｒの変形例を示すものである。図２０において、ＤＳ
は信号処理部、ＣＤはチャネル検出部、ＤＥは復号化
部、ＲＧはレジスタ、ＰＲＤはプリアンブル検出部、Ｃ
Ｒは方式制御部、ＨＲはホッピングパターン発生部、Ｅ
Ｄは誤り訂正復号化部を表している。また、ｏｒは受信
信号、ｄｓｏはＤＦＴ出力、ｔｓはタイムスロット信
号、ｍｏは方式制御信号、ｃｄｏは受信符号データ、ｐ
ｄｅｃは同定信号、ｆｐｓはＤＦＴ制御信号、ｃｒｅは
イネーブル信号、ｒｇｏはレジスタＲＧの出力、ｈｒｏ
はホッピングパターン、ｈｃｏはホッピングパターン制
御信号、ｃｒｏは方式制御部ＣＲの出力、ｄｒは受信情
報データを表している。
【００５６】図２０において、プリアンブル検出部ＰＲ
Ｄでは、アップチャープを用いたプリアンブルの場合に
は、最下位搬送周波数Ｆ（１）に対応する受信符号デー
タｃｄｏにレジスタ出力ｒｇｏが一致した時点から、１
シンボル時間Ｔごとに最下位搬送周波数Ｆ（１）から最
上位搬送周波数Ｆ（１６）まで搬送周波数を順次変更さ
せながら、また、ダウンチャープを用いたプリアンブル
の場合には、最上位搬送周波数Ｆ（１６）に対応する受
信符号データｃｄｏにレジスタ出力ｒｇｏが一致した時
点から、１シンボル時間Ｔごとに最上位搬送周波数Ｆ
（１６）から最下位搬送周波数Ｆ（１）まで搬送周波数
を順次変更させながら搬送周波数を追跡して、プリアン
ブルの同定を行なう。このプリアンブル検出部ＰＲＤで
は、プリアンブルの同定が確定すると、プリアンブルの
終了に同期してイネーブル信号ｃｒｅを出力し、方式制
御部ＣＲに対して、使用するホッピングパターンｈｒｏ
の位相制御を開始させる。更に、プリアンブル検出部Ｐ
ＲＤでは、プリアンブルの同定が確定すると、チャネル
検出部ＣＤの中のしきい判定部３ＴＨ（図３参照）に対
して、同定信号ｐｄｅｃを出力する。しきい判定部３Ｔ
Ｈでは、同定信号ｐｄｅｃがアサートされると、ＤＦＴ
制御信号ｆｐｓにより、信号処理部ＤＳの中の離散フー
リエ変換処理部ＤＦＴ（図３参照）の演算制御を行な
う。
【００５７】次に、図１７及び図２０の構成における離
散フーリエ変換処理部ＤＦＴに対する演算制御（周波数
誤差補正制御）について、以下詳細に説明する。
【００５８】プリアンブルシーケンス時の送信部Ｔのデ
ィジタルシンセサイザＳＴでは、図２１に示すアップチ
ャープ信号（Ｆ（１）→Ｆ（１６））又はダウンチャー
プ信号（Ｆ（１６）→Ｆ（１））に対応する搬送周波数
の信号波形が順次生成されるものとする。図２１におい
て、ｆ（ｐ）｛ｐ＝０，１，２，．．．，１２７｝は、
送信部Ｔを基準とした周波数座標上で等間隔で目盛られ
た周波数ポイントを表しており、ディジタルシンセサイ
ザＳＴで発生されたＦ（１）は周波数ポイントｆ（８）
に、Ｆ（２）は周波数ポイントｆ（１０）に、Ｆ（１
６）は周波数ポイントｆ（３８）に、 Ｆ（ｘ）→ｆ（２ｘ＋６）｛ｘ＝１，２，３，．．．，１６｝ …（１） に従って対応しているものとする。
【００５９】他のディジタル通信装置において、受信部
Ｒの信号処理部ＤＳの中の離散フーリエ変換処理部ＤＦ
Ｔでは、周波数ダウンコンバート後のローパスフィルタ
出力ｌｐｒｏに対して、搬送周波数間隔１／（２Ｔ）の
周波数分解能でＤＦＴ処理が行なわれる。ここで、送信
部Ｔの局発信号ｌｔｏの周波数と受信部Ｒの局発信号ｌ
ｒｏの周波数との周波数誤差がΔｆａだけあるものとす
ると、基準周波数座標上で、最下位搬送周波数Ｆ（１）
に対しては、図２２に示すように、また、最上位搬送周
波数Ｆ（１６）に対しては、図２３に示すようにＤＦＴ
処理される。このとき、最下位搬送周波数Ｆ（１）に対
するスペクトラム強度は、周波数ポイントｆ（８）では
なく周波数ポイントｆ（９）の方に、また、最上位搬送
周波数Ｆ（１６）に対するスペクトラム強度は、周波数
ポイントｆ（３８）ではなく周波数ポイントｆ（３９）
の方に対応付けた方が、周波数誤差がΔｆａより小さい
Δｆｂとなるため、実際により近い値となる。プリアン
ブルシーケンス時の可変周波数範囲幅は予め判ってお
り、周波数誤差Δｆａはチャネル間隔１／Ｔに比べて小
さいものと仮定すると、最下位搬送周波数Ｆ（１）又は
最上位搬送周波数Ｆ（１６）に対する最大スペクトラム
強度の周波数ポイントを検出することにより、各ディジ
タル通信装置間の周波数誤差補正が可能となる。例え
ば、図２２及び図２３の場合には、チャネル検出部ＣＤ
の中のしきい判定部３ＴＨ（図３参照）における搬送周
波数の変更は、 Ｆ（ｘ）→ｆ（２ｘ＋７）｛ｘ＝１，２，３，．．．，１６｝ …（２） に示す周波数ポイントに対して行なえば良いことにな
る。
【００６０】以上、図１７及び図２０の構成を用いるこ
とにより、簡単な回路構成で、アップチャープ及びダウ
ンチャープ用のプリアンブルの発生及び検出が可能とな
り、このプリアンブルを用いることにより、マルチパス
フェージング環境下でのキャリアセンスが容易となる。
また、図２０の構成において、周波数誤差補正は、プリ
アンブル検出時にのみ行ない、プリアンブル終了以降
は、周波数誤差補正後のチャネルに対して、１／Ｔの周
波数分解能の部分ＤＦＴ処理を行なうことで、受信感度
の向上と演算量の低減が実現できる。
【００６１】次に、図５及び図６の変形例について説明
を行なう。図２４は、チャネル発生部ＣＧの周波数テー
ブルＣＨＴ（図２参照）がもつ情報を、また、図２５
は、チャネル検出部ＣＤの周波数テーブルＣＨＲ（図３
参照）がもつ情報を表している。ハードウェア構成は、
図１〜図３で説明した場合と全く同様である。
【００６２】この例では、図２４の４ビット送信符号デ
ータｓｐｏと搬送周波数ｃｇｏに対して、また、図２５
の搬送周波数ｕｎｏと４ビット受信符号データｃｄｏに
対して、プログレッシブ符号としてグレイ符号を用いた
対応付けが行なわれている。搬送周波数配置にプログレ
ッシブ符号を用いることにより、隣合う搬送周波数はビ
ット情報が１ビットしか変化しないため、各ディジタル
通信装置間の周波数誤差による誤り検出の影響を低減で
きる。
【００６３】なお、図２４及び図２５のプログレッシブ
符号並びの対応情報を用いる場合に、アップチャープ信
号を発生させるためには、図２６のチャープ符号データ
を、またダウンチャープ信号を発生させるためには、図
２７のチャープ符号データを用いればよい。
【００６４】図２８は、本発明のディジタル通信装置の
他の構成例を示すものである。図２８において、Ｔは送
信部、Ｒは受信部、ＣＥは周波数選択部、ＷＧは波形生
成部、ＷＣＳは余弦波正弦波生成部、ＷＣは余弦波生成
部、ＷＳは正弦波生成部、ＷＣＭ及びＷＳＭは各々ミキ
サ、ＷＰは９０°位相シフタ、ＷＡは加算器、ＤＶは１
／２分周器、ＳＧは発振器、ＦＤはダウンコンバータ
部、ＤＰはＤＦＴ演算部、２８ＣＴはしきい判定部、Ｓ
Ｃは同期信号発生部、２８ＬＴはラッチ部、２８ＣＤは
デコーダ部を表している。また、ｄｔは送信データ、ｕ
ｃは利用搬送周波数、ｗｃｏは余弦波生成部ＷＣの出
力、ｗｓｏは正弦波生成部ＷＳの出力、ｗｔは送信信
号、ｓｙｓｃは周波数２／Δｔのシステムクロック、ｓ
ｍｐｃは周波数１／Δｔのサンプリングクロック、ｓｇ
ｏは周波数ｆｃの基準発振信号、ｗｒは受信信号、ｗｒ
ｄはダウンコンバータ部ＦＤの出力、ｄｐｏはＤＦＴ演
算部ＤＰのスペクトラム値出力Ｉ（ｋ）、ｃｔｏはしき
い判定部２８ＣＴのスペクトラム値出力Ｉ（ｋ）及び候
補搬送周波数、ｓｔは同期トリガ信号、２８ｌｔｏは受
信搬送周波数、ｄｒは受信データを表している。ここ
に、Δｔはサンプリングクロックｓｍｐｃの周期であ
る。１／２分周器ＤＶ及び発振器ＳＧは、送信部Ｔ及び
受信部Ｒで共有される。
【００６５】図２８において、送信部Ｔには、装置外部
においてＦＨ方式又はＭＦＳＫ方式に対して符号化され
た２値の送信データｄｔがシリアルに入力されている。
周波数選択部ＣＥでは、シルアルな送信データｄｔが、
１タイムスロットおきにｌｏｇ2 Ｍビットごとのブロッ
クに区切られて、ブロックごとに、搬送周波数Ｆ（ｋ）
（ｋ＝１，２，．．．，Ｍ）の中から対応する利用搬送
周波数ｕｃが、内部テーブルから読み出される。ここ
に、Ｍ（Ｍは２以上の整数）は、利用搬送周波数すなわ
ち利用チャネルの数、つまり送信データの系列長を表し
ている。波形生成部ＷＧでは、利用搬送周波数ｕｃに対
する周波数波形がディジタル的に生成され、受信部Ｒで
発生される同期トリガ信号ｓｔによりタイムスロットに
同期して、送信信号ｗｔとして伝送路に出力される。
【００６６】更に詳細に説明すると、波形生成部ＷＧで
は、周波数直交変換に用いられる余弦波と正弦波とが、
利用搬送周波数ｕｃのＦ（ｋ）のｋの値に応じて、余弦
波生成部ＷＣと正弦波生成部ＷＳとから、受信部Ｒで発
生される同期トリガ信号ｓｔに同期して、それぞれディ
ジタル的に生成される。式（３）、すなわち、 Ｗ１（ｋ＝奇数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×（２ｋ −１）×ｔ）＋ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×（２ｋ−１） ×ｔ）＝ｓｉｎ（２π×（ｆｃ＋Δｆ×（２ｋ−１））×ｔ） Ｗ１（ｋ＝偶数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×（２ｋ −１）×ｔ）−ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×（２ｋ−１） ×ｔ）＝ｓｉｎ（２π×（ｆｃ−Δｆ×（２ｋ−１））×ｔ） …（３） で表される周波数直交変換が用いられるものとすると、
余弦波生成部ＷＣからは余弦波ｃｏｓ（２π×Δｆ×
（２ｋ−１）×ｔ）が、また、正弦波生成部ＷＳからは
正弦波（−１）k-1 ×ｓｉｎ（２π×Δｆ×（２ｋ−
１）×ｔ）が生成される。ここに、Δｆは周波数ステッ
プ幅、ｔは時間を表している。２つのミキサＷＣＭ，Ｗ
ＳＭ及び加算器ＷＡでは、発振器ＳＧからの基準発振信
号ｓｇｏすなわちｃｏｓ（２π×ｆｃ×ｔ）及び９０°
位相シフタＷＰからの信号すなわちｓｉｎ（２π×ｆｃ
×ｔ）に対して、余弦波と正弦波とによる周波数直交変
換が行なわれ、タイムスロットに同期して利用搬送周波
数ｕｃに対する周波数波形が生成されて、送信信号ｗｔ
として伝送路に出力される。なお、式（３）に代えて式
（４）、すなわち、 Ｗ２（ｋ＝偶数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×（２ｋ −１）×ｔ）＋ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×（２ｋ−１） ×ｔ）＝ｓｉｎ（２π×（ｆｃ＋Δｆ×（２ｋ−１））×ｔ） Ｗ２（ｋ＝奇数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×（２ｋ −１）×ｔ）−ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×（２ｋ−１） ×ｔ）＝ｓｉｎ（２π×（ｆｃ−Δｆ×（２ｋ−１））×ｔ） …（４） を採用してもよい。
【００６７】受信部Ｒには、伝送路から受信信号ｗｒが
入力されている。ダウンコンバータ部ＦＤでは、受信信
号ｗｒから、受信すべき可変周波数帯域内の信号成分が
取り出された後に、発振器ＳＧからの基準発振信号ｓｇ
ｏにより、ディジタル信号処理が可能な低域側の周波数
帯への周波数ダウンコンバートが行なわれる。ＤＦＴ演
算部ＤＰでは、ダウンコンバータ出力ｗｒｄに対し、１
サンプリングクロックの周期Δｔごとに、最新１タイム
スロット時間（Ｔ＝Ｎ×Δｔ）分のＮポイントのＤＦＴ
処理が順次行なわれる。ここに、ＮはＭ以上の整数であ
る。このときのＤＦＴ処理は、各搬送周波数が写像され
るＭ個の周波数ポイントに対してのみ行なわれる。これ
により、各搬送周波数Ｆ（ｋ）（ｋ＝１，２，．．．，
Ｍ）に対する１サンプリングクロックごとのスペクトラ
ム値Ｉ（ｋ）が算出される。しきい判定部２８ＣＴで
は、各チャネルごとのスペクトラム値Ｉ（ｋ）が、スプ
リアスにより決定されるレベルでしきい判定され、しき
い値ＴＨを越える搬送周波数が候補搬送周波数Ｆｄ
（ｌ）（ｌ＝０，．．．，ｓ）として、各搬送周波数の
スペクトラム値Ｉ（ｋ）とともに出力される。同期信号
発生部ＳＣでは、しきい判定部出力ｃｔｏすなわちスペ
クトラム値Ｉ（ｋ）及び候補搬送周波数Ｆｄ（ｌ）に基
づいて、タイムスロットの同期抽出が行なわれ、同期ト
リガ信号ｓｔが生成される。ラッチ部２８ＬＴでは、同
期トリガ信号ｓｔがアサートされたタイミングの候補搬
送周波数Ｆｄ（ｌ）が取り込まれ、受信搬送周波数２８
ｌｔｏとして出力される。デコーダ部２８ＣＤでは、受
信搬送周波数２８ｌｔｏのそれぞれに対応するｌｏｇ2
Ｍビットのブロックのデータが、内部テーブルから読み
出されて、受信データｄｒとして出力される。受信デー
タｄｒは、装置外部において、ＦＨ方式又はＭＦＳＫ方
式に応じて復号化される。
【００６８】図２９は、図２８中の周波数選択部ＣＥ及
びデコーダ部２８ＣＤの中でプログレッシブ符号として
グレイ符号を用いて、Ｍ＝１６の場合の４ビットデータ
に対して、搬送周波数を対応付けたものである。これに
より、周波数変換誤差が１搬送周波数間隔（２×Δｆ）
以内であれば、受信搬送周波数２８ｌｔｏからの４ビッ
ト受信データｄｒの復号時に、１ビット以内のエラーに
抑えることが可能となる。
【００６９】ここで、図２８の構成において、Ｍ＝１
６、Ｎ＝６４、Δｔ＝１／１６（μｓ）、Ｒ＝１の場合
の例を、以下詳細に説明する。ここに、１タイムスロッ
ト時間ＴはＮ×Δｔ＝４μｓである。周波数ステップ幅
Δｆは、Δｆ＝１／Ｔ×Ｒ＝１／（Ｎ×Δｔ）＝２５０
ｋＨｚである。
【００７０】図３０は、図２８中の余弦波正弦波生成部
ＷＣＳの詳細構成例を表している。図３０において、２
ＡＣは７ビットのアキュムレータ、２ＩＶはインバー
タ、２ＭＰはデータセレクタ、２ＣＭは余弦波メモリ、
２ＳＭは正弦波メモリ、２ＣＤＡ及び２ＳＤＡは各々Ｄ
／Ａコンバータ、２ＣＬＦ及び２ＳＬＦは各々ローパス
フィルタを表している。また、ｓｔは受信部Ｒからの同
期トリガ信号、ｓｙｓｃはシステムクロック、２ａｃｏ
はアキュムレータ出力、２ｉｖｏはインバータ出力、ｕ
ｃは周波数選択部ＣＥから与えられる利用搬送周波数Ｆ
（ｋ）（ｋ＝１，２，．．．，１６）、２ｃｄは余弦波
データ、２ｓｄは正弦波データ、ｗｃｏは余弦波生成部
出力、ｗｓｏは正弦波生成部出力を表している。
【００７１】図３０において、アキュムレータ２ＡＣで
は、各タイムスロットごとに決定される利用搬送周波数
ｕｃのＦ（ｋ）（ｋ＝１，２，．．．，１６）のｋの値
から、システムクロック（その周波数は２／Δｔすなわ
ち３２ＭＨｚである。）ｓｙｓｃごとに、２進数演算で
２ｋ−１の値が順次累積されながら、アキュムレータ出
力２ａｃｏが生成される。ここで、アキュムレータ出力
２ａｃｏは、１タイムスロット当たり２×Ｎ＝１２８
（＝２7 ）ポイントの波形データが読み出されるものと
して、７ビット幅（０００００００〜１１１１１１１）
とされており、オーバーフローするごとに巡回して演算
され、同期トリガ信号ｓｔがアサートされるごとにリセ
ットされる。余弦波メモリ２ＣＭには１周期が１２８ポ
イントに標本化された余弦波データが、また、正弦波メ
モリ２ＳＭには１周期が１２８ポイントに標本化された
正弦波データが、アドレス０００００００を位相０°と
して、アドレス１１１１１１１まで、それぞれ量子化さ
れて格納されている。余弦波メモリ２ＣＭでは、アキュ
ムレータ出力２ａｃｏをアドレスとした余弦波データ２
ｃｄの読み出しが行なわれる。また、正弦波メモリ２Ｓ
Ｍでは、データセレクタ２ＭＰにより、式（３）に従
い、ｋの偶数／奇数に応じて、すなわち、ｋが奇数であ
ればアキュムレータ出力２ａｃｏをアドレスとした、ま
た、ｋが偶数であればインバータ２ＩＶでアキュムレー
タ出力２ａｃｏの極性を反転したインバータ出力２ｉｖ
ｏをアドレスとした、正弦波データ２ｓｄの読み出しが
行なわれる。式（４）で表される周波数直交変換を行な
う場合には、ｋの偶数／奇数に応じて、これと逆の操作
となる。読み出された余弦波データ２ｃｄ及び正弦波デ
ータ２ｓｄは、２つのＤ／Ａコンバータ２ＣＤＡ，２Ｓ
ＤＡで、それぞれシステムクロックｓｙｓｃに同期した
アナログ信号となり、２つのローパスフィルタ２ＣＬ
Ｆ，２ＳＬＦでそれぞれスムージングされて、余弦波生
成部出力ｗｃｏとしてｃｏｓ（２π×Δｆ×（２ｋ−
１）×ｔ）が、また、正弦波生成部出力ｗｓｏとして
（−１）k-1 ×ｓｉｎ（２π×Δｆ×（２ｋ−１）×
ｔ）が生成される。
【００７２】図３１は、Ｍ＝１６個の搬送周波数の各々
に対し、式（３）で表される周波数直交変換後の周波数
配置を表している。搬送周波数Ｆ（ｋ）のｋの値に対し
て、周波数ｆｃを基準として、ｋが奇数の場合にはΔｆ
×（２ｋ−１）だけ高域側に、また、ｋが偶数の場合に
はΔｆ×（２ｋ−１）だけ低域側に、交互に周波数配置
される。
【００７３】また、図３２は、Ｍ＝１６個の搬送周波数
の各々に対し、式（４）で表される周波数直交変換後の
周波数配置を表している。搬送周波数Ｆ（ｋ）のｋの値
に対して、周波数ｆｃを基準として、ｋが奇数の場合に
はΔｆ×（２ｋ−１）だけ低域側に、また、ｋが偶数の
場合にはΔｆ×（２ｋ−１）だけ高域側に、交互に周波
数配置される。
【００７４】図３１及び図３２に示すように、基準とな
る周波数ｆｃに対して搬送周波数を互い違いに周波数配
置することにより、周波数直交変換（直交変調）時に、
余弦波生成部出力ｗｓｏと正弦波生成部出力ｗｃｏとの
正規化レベル誤差からサイドバンドにスプリアスが生じ
ても、他の搬送周波数に対する影響を低減できる。
【００７５】図３３は、図３１で示した周波数直交変換
後の各搬送周波数Ｆ（ｋ）（ｋ＝１，２，．．．，Ｍ）
に対し、受信部Ｒのダウンコンバータ部ＦＤにおいて周
波数ｆｃの基準発振信号ｓｇｏで周波数ダウンコンバー
ト（ｆｃをＤＣへ）を行なった場合に、周波数写像され
る搬送周波数の周波数配置を表している。各搬送周波数
は周波数ダウンコンバート後に、周波数間隔が４×Δｆ
から２×Δｆとなり、占有周波数帯域幅が可変周波数範
囲の半分となるため、ＤＦＴ演算部ＤＰは、可変周波数
範囲に等しい周波数１６×４×Δｆすなわち１６ＭＨｚ
をサンプリング周波数ｆｓとして、ＤＦＴ処理が可能と
なる。
【００７６】上記式（３）で表される周波数直交変換に
代えて、式（５）、すなわち、 Ｗ３（ｋ＝奇数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×ｋ×ｔ ）＋ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×ｋ×ｔ）＝ｓｉｎ（２π ×（ｆｃ＋Δｆ×ｋ）×ｔ） Ｗ３（ｋ＝偶数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×ｋ×ｔ ）−ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×ｋ×ｔ）＝ｓｉｎ（２π ×（ｆｃ−Δｆ×ｋ）×ｔ） …（５） で表される周波数直交変換を用いてもよい。また、上記
式（４）で表される周波数直交変換に代えて、式
（６）、すなわち、 Ｗ４（ｋ＝偶数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×ｋ×ｔ ）＋ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×ｋ×ｔ）＝ｓｉｎ（２π ×（ｆｃ＋Δｆ×ｋ）×ｔ） Ｗ４（ｋ＝奇数）＝ｓｉｎ（２π×ｆｃ×ｔ）・ｃｏｓ（２π×Δｆ×ｋ×ｔ ）−ｃｏｓ（２π×ｆｃ×ｔ）・ｓｉｎ（２π×Δｆ×ｋ×ｔ）＝ｓｉｎ（２π ×（ｆｃ−Δｆ×ｋ）×ｔ） …（６） で表される周波数直交変換を用いてもよい。ハードウェ
ア構成については、図３０で示したアキュムレータ２Ａ
Ｃの２進数演算のみが異なるだけで、その他は全て同様
となる。すなわち、各搬送周波数Ｆ（ｋ）のｋの値に応
じて、ｋが順次累積されることになる。
【００７７】図３４は、Ｍ＝１６個の搬送周波数の各々
に対し、式（５）で表される周波数直交変換後の周波数
配置を表している。搬送周波数Ｆ（ｋ）のｋの値に対し
て、周波数ｆｃを基準として、ｋが奇数の場合にはΔｆ
×ｋだけ高域側に、また、ｋが偶数の場合にはΔｆ×ｋ
だけ低域側に、交互に周波数配置される。
【００７８】また、図３５は、Ｍ＝１６個の搬送周波数
の各々に対し、式（６）で表される周波数直交変換後の
周波数配置を表している。搬送周波数Ｆ（ｋ）のｋの値
に対して、周波数ｆｃを基準として、ｋが奇数の場合に
はΔｆ×ｋだけ低域側に、また、ｋが偶数の場合にはΔ
ｆ×ｋだけ高域側に、交互に周波数配置される。
【００７９】式（５）又は式（６）を用いた場合も、図
３１及び図３２で説明した場合と同様の効果が得られ
る。しかも、図３１及び図３２の場合より、搬送周波数
間隔を狭められるために、搬送周波数を多くとることが
可能となる。ただし、その分だけ各搬送周波数間でのス
プリアスの影響は大きくなる。
【００８０】図３６は、図２８中のＤＦＴ演算部ＤＰの
うちの１つの搬送周波数Ｆ（ｋ）に対するＤＦＴ演算部
ＤＰ（ｋ）の詳細構成例を表している。図３６におい
て、ＤＰ（ｋ）は搬送周波数Ｆ（ｋ）に対するＤＦＴ演
算部、８ＡＤはＡ／Ｄコンバータ、８ＣＯはｌｏｇ2 Ｎ
ビットカウンタ、８ＣＭは余弦波メモリ、８ＳＭは正弦
波メモリ、８ＭＰはデータセレクタ、８ＭＸは乗算器、
８ＳＦＡはａ段の２×Ｎビットシフトレジスタ、８ＡＬ
は算術演算部（ＡＬＵ）、８ＳＦＢはｂ段の２ビットシ
フトレジスタ、８ＡＢは絶対値演算部（ＡＢＳ）、８Ｆ
Ｆはフリップフロップを表している。ここに、ｌｏｇ2
Ｎは６、２×Ｎは１２８である。また、ｗｒｄはダウン
コンバータ出力、ｓｙｓｃはシステムクロック（その周
波数は２／Δｔすなわち３２ＭＨｚである。）、ｓｍｐ
ｃはサンプリングクロック（その周波数は１／Δｔすな
わち１６ＭＨｚである。）、８ｃｏｏはｌｏｇ2 Ｎビッ
トカウンタ８ＣＯの出力、８ａｄｏはＡ／Ｄコンバータ
８ＡＤの出力、８ｃｍｏは余弦波データ、８ｓｍｏは正
弦波データ、８ｍｐｏはデータセレクタ８ＭＰの出力、
８ｍｘｏは乗算器８ＭＸの出力、８ｓｆａｏは２×Ｎシ
フトレジスタ８ＳＦＡの出力、８ａｌｏは算術演算部８
ＡＬの出力、８ｓｆｂｏは２ビットシフトレジスタ８Ｓ
ＦＢの出力、８ａｂｏは絶対値演算部８ＡＢの出力、Ｉ
（ｋ）は搬送周波数Ｆ（ｋ）に対応するスペクトラム値
を表している。更に、８ｓｆｂ１は２ビットシフトレジ
スタ８ＳＦＢの１ビット目出力、８ｓｆｂ２は２ビット
シフトレジスタ８ＳＦＢの２ビット目出力を表してい
る。
【００８１】搬送周波数Ｆ（ｋ）に対するＤＦＴ演算部
ＤＰ（ｋ）では、ダウンコンバータ出力値をＷｄとする
と、ｋごとに、式（７）、すなわち、 Ｉ（ｋ）＝ｓｑｒｔ（Ｉｃ（ｊ）2 ＋Ｉｓ（ｊ）2 ） Ｉｃ（ｊ）＝Σj=p-N+1 p （Ｗｄ（ｊ）×ｃｏｓ（２π×Δｆ×（２ｋ−１） ×Δｔ×ｊ）） Ｉｓ（ｊ）＝Σj=p-N+1 p （Ｗｄ（ｊ）×ｓｉｎ（２π×Δｆ×（２ｋ−１） ×Δｔ×ｊ）） ｊ＝０，１，２，３，４，．． …（７） の演算を行なって、スペクトラム値Ｉ（ｋ）を算出す
る。ここで、ｓｑｒｔ（）は平方根関数であり、ｐは現
時点での絶対時間ポイントを表している。
【００８２】図３６において、ダウンコンバータ出力ｗ
ｒｄは、サンプリングクロックｓｍｐｃごとに、すなわ
ち式（７）におけるｊごとに、Ａ／Ｄコンバータ８ＡＤ
でａビットのディジタル信号へ変換される。余弦波メモ
リ８ＣＭ及び正弦波メモリ８ＳＭには、搬送周波数Ｆ
（ｋ）に対応する１タイムスロット時間長のＮ（＝６
４）ポイント分の余弦波データ及び正弦波データが格納
されており、サンプリングクロックｓｍｐｃごとに、ｌ
ｏｇ2 Ｎビットカウンタ８ＣＯの出力８ｃｏｏをアドレ
スとして読み出しが行なわれる。データセレクタ８ＭＰ
は、ＤＦＴ処理における一部の演算（乗算及び加減算）
のためのハードウェアを時分割多重使用して処理するた
めのものであり、システムクロックｓｙｓｃごとに、乗
算器８ＭＸに対して、余弦波データ８ｃｍｏ及び正弦波
データ８ｓｍｏを交互に割り当てる。乗算器８ＭＸで
は、Ａ／Ｄコンバータ８ＡＤのａビット出力８ａｄｏと
余弦波データ８ｃｍｏ、及び、Ａ／Ｄコンバータ８ＡＤ
のａビット出力８ａｄｏと正弦波データ８ｓｍｏに対し
て、式（７）のＷｄ（ｊ）×ｃｏｓ（２π×Δｆ×（２
ｋ−１）×Δｔ×ｊ）の乗算とＷｄ（ｊ）×ｓｉｎ（２
π×Δｆ×（２ｋ−１）×Δｔ×ｊ）の乗算とが交互に
行なわれ、上位ａビットの乗算結果８ｍｘｏが出力され
る。ａ段の２×Ｎビットシフトレジスタ８ＳＦＡとｂ段
の２ビットシフトレジスタ８ＳＦＢはともに、システム
クロックｓｙｓｃで動作し、２×Ｎシフトレジスタ８Ｓ
ＦＡでは、乗算結果８ｍｘｏに対する１タイムスロット
時間分の遅延が、また、２ビットシフトレジスタ８ＳＦ
Ｂでは、算術演算部出力８ａｌｏの１サンプリングクロ
ック時間分の遅延が行なわれる。算術演算部８ＡＬで
は、システムクロックｓｙｓｃごとに、乗算結果８ｍｘ
ｏにシフトレジスタ出力８ｓｆｂｏが加算され、かつシ
フトレジスタ出力８ｓｆａｏが減算されて、最新１タイ
ムスロット時間分のｂビットの累積結果（相関値）であ
るＩｃ（ｊ）又はＩｓ（ｊ）が算出されて出力される。
絶対値演算部８ＡＢでは、システムクロックｓｙｓｃご
とに、２ビットシフトレジスタ８ＳＦＢの１ビット目出
力８ｓｆｂ１と２ビット目出力８ｓｆｂ２との自乗平均
（ｓｑｒｔ（Ｉｃ（ｊ）2 ＋Ｉｓ（ｊ）2 ）、又は、ｓ
ｑｒｔ（Ｉｓ（ｊ）2 ＋Ｉｃ（ｊ＋１）2 ））がとら
れ、同じｊのタイミングでの絶対値演算部出力８ａｂｏ
がスペクトラム値Ｉ（ｋ）としてフリップフロップ８Ｆ
Ｆから出力される。
【００８３】図２８中のＤＦＴ演算部ＤＰは、図３６の
ＤＦＴ演算部ＤＰ（ｋ）を１６個用いて構成され、その
他の構成は異なるｋに対して共通となる。しかも、ＤＦ
Ｔ処理のためのサンプリング周波数が１／２で済むた
め、図３６において、乗算器８ＭＸと算術演算部８ＡＬ
との時分割構成によりハードウェアが低減される。な
お、絶対値演算部８ＡＢについても、２つの搬送周波数
間、例えば、ｋ＝（１，２）、ｋ＝（３，４）、ｋ＝
（５，６）、ｋ＝（７，８）、ｋ＝（９，１０）、ｋ＝
（１１，１２）、ｋ＝（１３，１４）、ｋ＝（１５，１
６）の間でそれぞれ時分割構成をとらせることも可能で
ある。
【００８４】図３７は、図２８中のしきい判定部２８Ｃ
Ｔの詳細構成例を表している。図３７において、ＧＴは
しきい値制御部、９Ｃ（ｋ）（ｋ＝１，２，．．．，１
６）は搬送周波数Ｆ（ｋ）に対する第ｋのコンパレータ
をそれぞれ表している。また、Ｉ（ｋ）は搬送周波数Ｆ
（ｋ）に対応するスペクトラム値、ｓｍｐｃはサンプリ
ングクロック（その周波数は１／Δｔすなわち１６ＭＨ
ｚである。）、ＴＨはしきい値、ｅｎ（ｋ）は搬送周波
数Ｆ（ｋ）に対応する第ｋのイネーブル信号を表してい
る。
【００８５】図３７において、図３６のＤＦＴ演算部Ｄ
Ｐ（ｋ）で算出されたスペクトラム値Ｉ（ｋ）は、ＤＦ
Ｔ処理時のスプリアスレベルに応じてしきい値制御部Ｇ
Ｔで設定されるしきい値ＴＨで、各コンパレータ９Ｃ
（ｋ）ごとに大小比較されて、各搬送周波数Ｆ（ｋ）に
対応するイネーブル信号ｅｎ（ｋ）が生成される。イネ
ーブル信号ｅｎ（ｋ）は、スペクトラム値Ｉ（ｋ）がし
きい値ＴＨを越えなかった場合にはＨＩＧＨレベルでア
サートされ、スペクトラム値Ｉ（ｋ）がしきい値ＴＨを
越えた場合にはＬＯＷレベルでネゲートされる。しきい
判定部２８ＣＴからは、１６個のイネーブル信号ｅｎ
（ｋ）と１６個のスペクトラム値Ｉ（ｋ）とがしきい判
定部出力ｃｔｏとして同時に出力され（ｋ＝１，
２，．．．，１６）、ＬＯＷレベルにネゲートされてい
る搬送周波数のスペクトラム値が、候補搬送周波数のス
ペクトラム値Ｉｄ（ｌ）（ｌ＝０，．．．，ｓ）とな
る。
【００８６】図３８は、図３７中のしきい値制御部ＧＴ
の詳細構成例を表している。図３８において、１０ＭＤ
は最大値検出部、１０ＣＰはコンパレータ、１０ＲＭは
最大値レジスタ、１０ＤＶは除算器、１０Ｉは積分器、
１０ＭＴはしきい値メモリテーブルを表している。ま
た、Ｉ（ｋ）は搬送周波数Ｆ（ｋ）（ｋ＝１，
２，．．．，１６）に対応するスペクトラム値、ｓｍｐ
ｃはサンプリングクロック（その周波数は１／Δｔすな
わち１６ＭＨｚである。）、１０ｍｄｏは最大値検出部
１０ＭＤの出力、１０ｃｐｏはコンパレータ１０ＣＰの
出力、１０ｒｍｏはレジスタ１０ＲＭの出力、１０ｄｖ
ｏは除算器１０ＤＶの出力、１０ｉｏは積分器１０Ｉの
出力、ＴＨはしきい値を表している。
【００８７】図３８において、最大値検出部１０ＭＤに
は、サンプリングクロックｓｍｐｃごとに、スペクトラ
ム値Ｉ（１）〜Ｉ（１６）が入力されており、最も大き
な値をとるスペクトラム値Ｉｍ１が選択されて、最大値
検出部出力１０ｍｄｏとして出力される。コンパレータ
１０ＣＰでは、最大値レジスタ１０ＲＭの出力１０ｒｍ
ｏである前の最大値Ｉｍと新たな最大値Ｉｍ１とのレベ
ル比較が行なわれ、Ｉｍ１がＩｍより大きい場合にの
み、コンパレータ出力１０ｃｐｏがアサートされて、Ｉ
ｍ１がレジスタ１０ＲＭに取り込まれる。除算器１０Ｄ
Ｖでは、Ｉｍ１／Ｉｍの演算により正規化が行なわれ
る。除算器出力１０ｄｖｏは、積分器１０Ｉで平滑化さ
れて、積分器出力１０ｉｏとして出力され、しきい値メ
モリテーブル１０ＭＴ用のアドレスとなる。しきい値メ
モリテーブル１０ＭＴからは、しきい値ＴＨが選ばれて
読み出される。
【００８８】図３８のしきい値制御部ＧＴは、ダウンコ
ンバータ部ＦＤにおいて、自動利得制御（ＡＧＣ）が行
なわれる場合に有利となる。ＡＧＣ出力の最大値が一定
レベルをとる場合、送信チャネル数ｓの多重度が大きく
なるにつれて、各候補搬送周波数のスペクトラム値は、
それに応じて小さくなるため、積分器出力１０ｉｏに連
動してしきい値ＴＨを設定することにより、そのときの
送信チャネル数ｓに応じた最適なしきい値ＴＨが選ば
れ、搬送周波数の検出精度が向上する。
【００８９】図３９は、図２８中の同期信号発生部ＳＣ
の詳細構成例を表している。図３９において、１１ＭＰ
（ｋ）（ｋ＝１，２，．．．，１６）は搬送周波数Ｆ
（ｋ）に対する第ｋのデータセレクタ、１１Ｓは総和演
算部、１１ＡＬは算術演算部（ＡＬＵ）、１１ＳＦＡは
Ｎ×ＴＣビットシフトレジスタ、１１ＳＦＢはＮビット
シフトレジスタ、１１ＭＤは最小値検出部、１１ＣＰは
第１のコンパレータ、１１ＲＡはＡレジスタ、１１ＲＢ
はＢレジスタ、１１ＲＣはＣレジスタ、１１ＣＯはｌｏ
ｇ2 Ｎビットカウンタ、１１ＤＥは第２のコンパレー
タ、ＣＲはクロック再生部を表している。ここに、ＴＣ
（ＴＣは１以上の整数）は時定数を表しており、ｌｏｇ
2 Ｎは６である。また、ｃｔｏは図３７のしきい判定部
２８ＣＴから与えられたスペクトラム値Ｉ（ｋ）及びイ
ネーブル信号ｅｎ（ｋ）（ｋ＝１，２，．．．，１
６）、ｓｍｐｃはサンプリングクロック（その周波数は
１／Δｔすなわち１６ＭＨｚである。）、１１ｓｏは総
和演算部１１Ｓの出力、１１ａｌｏは算術演算部１１Ａ
Ｌの出力、１１ｓｆａｏはＮ×ＴＣビットシフトレジス
タ１１ＳＦＡの出力、１１ｓｆｂｏはＮビットシフトレ
ジスタ１１ＳＦＢの出力、１１ｒａｏはＡレジスタ１１
ＲＡの出力、１１ｃｐｏは第１のコンパレータ１１ＣＰ
の出力、１１ｒｂｏはＢレジスタ１１ＲＢの出力、１１
ｒｃｏはＣレジスタ１１ＲＣの出力、１１ｃｕｏはｌｏ
ｇ2 Ｎビットカウンタ１１ＣＯのカウント出力、１１ｃ
ａｒはｌｏｇ2 Ｎビットカウンタ１１ＣＯのキャリー出
力、ｄｅｏは第２のコンパレータ１１ＤＥの出力、ｓｔ
は同期トリガ信号を表している。
【００９０】図３９において、しきい判定部２８ＣＴか
ら出力されるスペクトラム値Ｉ（１）〜Ｉ（１６）は、
１６個のデータセレクタ１１ＭＰ（１）〜１１ＭＰ（１
６）において、同しきい判定部２８ＣＴから出力される
イネーブル信号ｅｎ（１）〜ｅｎ（１６）により、総和
演算部１１Ｓへの入力が選択される。すなわち、イネー
ブル信号ｅｎ（ｋ）がＨＩＧＨレベルにアサートされて
いる搬送周波数、つまり候補搬送周波数Ｉｄ（ｌ）（ｌ
＝０，１，．．．，ｓ）以外の搬送周波数のスペクトラ
ム値Ｉ（ｋ）のみが、総和演算部１１Ｓへ入力されて加
算されることにより、式（８）、すなわち、 Ｃｆ＝Σk=1 16（Ｉ（ｋ））−Σl=0 s （Ｉｄ（ｌ）） …（８） で表されるコスト関数Ｃｆの演算が行なわれる。総和演
算部１１Ｓからは、サンプリングクロックｓｍｐｃごと
に、コスト関数Ｃｆが総和演算部出力１１ｓｏとして出
力される。Ｎ×ＴＣビットシフトレジスタ１１ＳＦＡと
Ｎビットシフトレジスタ１１ＳＦＢとはともに、サンプ
リングクロックｓｍｐｃで動作し、Ｎ×ＴＣビットシフ
トレジスタ１１ＳＦＡでは、総和演算部出力１１ｓｏに
対するＴＣタイムスロット時間分の遅延が、また、Ｎビ
ットシフトレジスタ１１ＳＦＢでは、算術演算部出力１
１ａｌｏの１タイムスロット時間分の遅延が行なわれ
る。算術演算部１１ＡＬでは、総和演算部出力１１ｓｏ
に対して、Ｎビットシフトレジスタ出力１１ｓｆｂｏの
加算とＮ×ＴＣビットシフトレジスタ出力１１ｓｆａｏ
の減算とが行なわれて、タイムスロットのΔｔきざみの
時間ポイントｉ（ｉ＝１，２，．．．，Ｎ）ごとに、時
定数ＴＣ分のコスト関数累積値Ｃ（ｉ）が算出されて算
術演算部出力１１ａｌｏとして出力される。最小値検出
部１１ＭＤでは、１タイムスロット時間内でコスト関数
累積値Ｃ（ｉ）の最小となる仮の候補であるＡレジスタ
出力１１ｒａｏが、第１のコンパレータ１１ＣＰにおい
て、Ｎビットシフトレジスタ出力１１ｓｆｂｏと比較さ
れ、Ｎビットシフトレジスタ出力１１ｓｆｂｏの方が小
さい場合にのみ、第１のコンパレータ出力１１ｃｐｏが
ＨＩＧＨレベルでアサートされて、Ｎビットシフトレジ
スタ出力１１ｓｆｂｏがＡレジスタ１１ＲＡに取り込ま
れる。ｌｏｇ2 Ｎビットカウンタ１１ＣＯでは、サンプ
リングクロックｓｍｐｃごとにカウントアップされて、
１タイムスロット（Ｎ＝６４ポイント）の時間が計られ
る。Ｂレジスタ１１ＲＢには、第１のコンパレータ出力
１１ｃｐｏがアサートされた際のカウント出力１１ｃｕ
ｏが取り込まれるため、キャリー出力１１ｃａｒがアサ
ートされる際には、Ｂレジスタ出力１１ｒｂｏから、１
タイムスロット時間中で最小となるコスト関数累積値Ｃ
（ｉ）のタイミング（時間ポイントｉ）が確定し、その
ときのＢレジスタ出力１１ｒｂｏが、Ｃレジスタ１１Ｒ
Ｃに取り込まれる。このとき同時に、Ａレジスタ出力１
１ｒａｏは、次のタイムスロット時間内での最小値の検
出に備えて、キャリー出力１１ｃａｒによりオール１に
プリセットされる。第２のコンパレータ１１ＤＥでは、
次のタイムスロット時間中に、Ｃレジスタ出力１１ｒｃ
ｏとカウント出力１１ｃｕｏとの一致検出を行ない、一
致が検出されると、第２のコンパレータ出力ｄｅｏがＨ
ＩＧＨレベルでアサートされて出力される。クロック再
生部ＣＲでは、第２のコンパレータ出力ｄｅｏに対する
タイムスロットの安定化が図られて、同期トリガ信号ｓ
ｔが出力される。
【００９１】図４０は、図３９中のクロック再生部ＣＲ
の詳細構成例を表している。図４０において、１２ＣＰ
１は第１のコンパレータ、１２ＣＯはｌｏｇ2 Ｎビット
カウンタ、１２ＭＰはデータセレクタ、１２ＣＰ２は第
２のコンパレータ、１２ＣＵＤはアップダウンカウン
タ、１２ＩＶはインバータを表している。ここに、ｌｏ
ｇ2 Ｎは６である。また、ｄｅｏは図３９の同期信号発
生部ＳＣにおける第２のコンパレータ１１ＤＥの出力、
１２ｃｐ１ｏは第１のコンパレータ１２ＣＰ１の出力、
ｓｍｐｃはサンプリングクロック（その周波数は１／Δ
ｔすなわち１６ＭＨｚである。）、１２ｃｏｏはｌｏｇ
2 Ｎビットカウンタ１２ＣＯの出力、１２ｍｐｏはデー
タセレクタ１２ＭＰの出力、１２ｃｕｄｏはアップダウ
ンカウンタ１２ＣＵＤの出力、１２ｓｖｕは第２のコン
パレータ１２ＣＰ２に対する上限設定値、１２ｓｖｄは
第２のコンパレータ１２ＣＰ２に対する下限設定値、１
２ｃｄｐは第２のコンパレータ１２ＣＰ２の位相出力、
１２ｃｄｔは第２のコンパレータ１２ＣＰ２の検出出
力、１２ｍｓｂはｌｏｇ2 Ｎビットカウンタ出力１２ｃ
ｏｏの最上位ビット（ＭＳＢ）、ｓｔは同期トリガ信号
を表している。
【００９２】図４０において、ｌｏｇ2 Ｎビットカウン
タ１２ＣＯでは、サンプリングクロックｓｍｐｃごと
に、００００００から１１１１１１までのカウントアッ
プが繰り返される。このとき、カウンタの最上位ビット
（ＭＳＢ）１２ｍｓｂがインバータ１２ＩＶを通して、
同期トリガ信号ｓｔとなる。第１のコンパレータ１２Ｃ
Ｐ１では、入力ｄｅｏがアサートされるタイミングのカ
ウンタ出力１２ｃｏｏと６ビットのデータ値０００００
０との比較により、同期トリガ信号ｓｔのタイムスロッ
トに対する位相情報が検出される。すなわち、カウンタ
出力１２ｃｏｏが、０００００１から０１１１１１まで
の間であれば位相は進んでいるものと、また、１０００
００から１１１１１１までの間であれば位相は遅れてい
るものとみなされて第１のコンパレータ出力１２ｃｐ１
ｏが出力される。アップダウンカウンタ１２ＣＵＤで
は、第１のコンパレータ出力１２ｃｐ１ｏに基づいて、
位相が進んでいればアップカウントが、また、位相が遅
れていればダウンカウントが行なわれる。第２のコンパ
レータ１２ＣＰ２では、タイムスロットごとに積分され
るアップダウンカウンタ出力１２ｃｕｄｏに対して、上
限設定値１２ｓｖｕと下限設定値１２ｓｖｄとに基づく
しきい判定が行なわれ、それらの設定値を越えた場合に
は、位相補正を行なうための位相出力１２ｃｄｐと検出
出力１２ｃｄｔとが発生される。すなわち、アップダウ
ンカウンタ出力１２ｃｕｄｏが上限設定値１２ｓｖｕを
上回る場合には、カウンタ出力１２ｃｏｏの０００００
０のタイミングで、位相出力１２ｃｄｐによりデータセ
レクタ１２ＭＰでデータ値１１１１１１が選択されてｌ
ｏｇ2 Ｎビットカウンタ１２ＣＯにロードされ、位相の
１ビット分の進み補正が行なわれる。また、アップダウ
ンカウンタ出力１２ｃｕｄｏが下限設定値１２ｓｖｄを
下回る場合には、カウンタ出力１２ｃｏｏの０００００
０となるタイミングで、位相出力１２ｃｄｐによりデー
タセレクタ１２ＭＰでデータ値０００００１が選択され
てｌｏｇ2 Ｎビットカウンタ１２ＣＯにロードされ、位
相の１ビット分の遅れ補正が行なわれる。アップダウン
カウンタ出力１２ｃｕｄｏは、位相補正が行なわれるご
とに、検出出力１２ｃｄｔでリセットされる。この操作
が順次繰り返され、同期トリガ信号ｓｔがタイムスロッ
トへ正確に同期する。
【００９３】図４１は、図４０のクロック再生部ＣＲに
おける入出力の関係を示すタイミング図である。入力ｄ
ｅｏにジッタが生じても、アップダウンカウンタ１２Ｃ
ＵＤでの積分効果により、安定な同期トリガ信号ｓｔが
得られる。なお、同期トリガ信号ｓｔは、その立上りエ
ッジでアサートされているものとみなされる。
【００９４】図４３は、Ｍ＝１６、Ｎ＝２５６とし、図
４２に示す２つのチャネルを受信した場合の、図３９の
同期信号発生部ＳＣにおける時定数ＴＣ＝１６タイムス
ロット分のコスト関数累積値Ｃ（ｉ）を８タイムスロッ
ト（８×２５６＝２０４８ポイント）分だけ表してい
る。また、図４５は、図４４に示す２つのチャネルを受
信した場合の同様の図である。なお、図４３及び図４５
において、ともにノイズは加えられていない。
【００９５】図４３では、図４２の２つのタイムスロッ
トにまたがる区間内で、受信チャネル１と受信チャネル
２とで搬送周波数の重複がないため、つまりランダム性
が高いため、ダイナミックレンジの広いコスト関数累積
値Ｃ（ｉ）が得られる。しかしながら、図４５では、図
４４の２つのタイムスロットにまたがる区間内で、受信
チャネル１と受信チャネル２とで搬送周波数に重複が生
じているため、つまりランダム性が低いため、ダイナミ
ックレンジの狭いコスト関数累積値Ｃ（ｉ）しか得られ
ない。
【００９６】図４７は、Ｍ＝１６、Ｎ＝２５６とし、図
４６に示す３つのチャネルを受信した場合の、図３９の
同期信号発生部ＳＣにおける時定数ＴＣ＝１６タイムス
ロット分のコスト関数累積値Ｃ（ｉ）を８タイムスロッ
ト（８×２５６＝２０４８ポイント）分だけ表してい
る。また、図４９は、図４８に示す３つのチャネルを受
信した場合の同様の図である。なお、図４７及び図４９
において、ともにノイズは加えられていない。
【００９７】図４７及び図４９の受信チャネル数が３の
場合も、コスト関数累積値Ｃ（ｉ）について受信チャネ
ル数が２の場合と同様の結果が得られており、送信デー
タにランダム性を加えることにより、ダイナミックレン
ジの広いコスト関数累積値Ｃ（ｉ）が得られる。これ
は、リードソロモン符号などを用いて周波数ホッピング
することにより、必然的にダイナミックレンジの広いコ
スト関数累積値Ｃ（ｉ）が得られることを意味する。
【００９８】図５１は、Ｍ＝１６、Ｎ＝２５６とし、図
５０に示す１つのチャネルを受信した場合の、図３９の
同期信号発生部ＳＣにおける時定数ＴＣ＝１タイムスロ
ット分のコスト関数累積値Ｃ（ｉ）を８タイムスロット
（８×２５６＝２０４８ポイント）分だけ表している。
また、図５２は、Ｍ＝１６、Ｎ＝２５６とし、図５０に
示す１つのチャネルを受信した場合の、図３９の同期信
号発生部ＳＣにおける時定数ＴＣ＝１６タイムスロット
分のコスト関数累積値Ｃ（ｉ）を８タイムスロット（８
×２５６＝２０４８ポイント）分だけ表している。な
お、図５１及び図５２では、ともにノイズ（Ｓ／Ｎ＝６
ｄＢ）が加えられている。
【００９９】図５２から判るように、ノイズのある環境
下で、系列長がＭのランダムな送信データにより周波数
ホッピングが行なわれるものとすると、時定数ＴＣを搬
送周波数の数Ｍの整数倍にとることにより、充分な平均
化による安定したコスト関数累積値Ｃ（ｉ）が生成さ
れ、同期トリガ信号ｓｔが安定化される。
【０１００】図５３は、図２８中の発振器ＳＧを周波数
可変の発振器ＳＧ２に置き換え、かつ周波数制御部ＦＣ
を付加してなる本発明のディジタル通信装置の構成例を
示すものである。図５３において、ｆｃｏは周波数制御
部ＦＣから発振器ＳＧ２への周波数制御信号を表してい
る。周波数制御部ＦＣへは、しきい判定部出力ｃｔｏ
と、同期トリガ信号ｓｔとが与えられる。
【０１０１】図５３中の発振器ＳＧ２は、ＰＬＬシンセ
サイザで構成されている。この発振器ＳＧ２は、温度安
定性の高い、周波数可変のものであれば、特に高速な捕
捉性能は必要とされない。ここでもし、発振器ＳＧ２を
周波数逓倍により周波数を固定して生成した場合には、
水晶の周波数精度による周波数誤差（１ｐｐｍ〜５０ｐ
ｐｍ）が生じる。これは、発振器ＳＧ２の周波数ｆｃ
を、ｆｃ＝２４８４ＭＨｚとし、周波数ダウンコンバー
ト後のチャネル間隔を２×Δｆ＝５００ｋＨｚとした場
合、１０ｐｐｍの誤差では、約２５ｋＨｚ程度の周波数
誤差となる。
【０１０２】図５４は、周波数ｆｂの受信搬送周波数Ｆ
（ｋ）が、隣接する周波数帯へ与えるスプリアスレベル
を対数表示したものである。受信搬送周波数が２５ｋＨ
ｚの周波数誤差をもって周波数ダウンコンバートされる
と、隣接する搬送周波数Ｆ（ｋ−１）及びＦ（ｋ＋１）
に対して、それぞれ約−２５ｄＢのスプリアスを発生す
ることになる。図５３の構成によれば、このスペクトラ
ム値の差の程度に基づいて、周波数制御部ＦＣにより発
生される周波数制御信号ｆｃｏで発振器ＳＧ２を構成す
るＰＬＬシンセサイザを周波数制御することにより、複
数のディジタル通信装置間での発振器周波数ｆｃの統一
が可能となり、その結果、スプリアスの影響が低減され
て、搬送周波数の検出精度が上げられる。
【０１０３】図５５は、本発明のディジタル通信装置の
他の構成例を示すものである。図５５の送信部Ｔにおい
て、ｄｔは送信データ、１ＳＦは周波数選択部、１ＤＤ
Ｓはディジタルダイレクトシンセサイザ、１ＭＩは同相
軸用ミキサ、１ＭＱは直交軸用ミキサ、１ＰＳは９０°
位相シフタ、１ＡＤＤは加算器、１ＰＡはパワーアンプ
をそれぞれ表している。受信部Ｒにおいて、１ＢＦＲは
バンドパスフィルタ、１ＬＮＡはローノイズアンプ、１
ＭＲはミキサ、１ＬＦＲはローパスフィルタ、１ＡＧＣ
は自動利得制御（ＡＧＣ）アンプ、１ＡＤはＡ／Ｄ変換
部、１ＤＦＴは離散フーリエ変換（ＤＦＴ）演算部、１
ＷＣはウインドウ制御部、１ＤＴはレベル判定部、ｄｒ
は受信データを表している。また、１ＡＴはアンテナ、
１ＳＷはアンテナスイッチ、１ＳＧＡは周波数ｆｃ＿ａ
１の基準発振信号を発生するための第１の発振器、１Ｓ
ＧＢは周波数ｆｃ＿ｂ１の基準発振信号を発生するため
の第２の発振器、１ＳＧＣは周波数ｆｃ＿ｃ１の基準発
振信号を発生するための第３の発振器、１ＰＮは疑似ラ
ンダムノイズ（ＰＮ）発生器、１ＳＬはセレクタを表し
ている。
【０１０４】図５５のディジタル通信装置は、Ｍを４以
上の整数として、サブバンドごとにＭ個の搬送周波数に
よるＭＦＳＫ方式又は符号多重ＭＦＳＫ方式を用いるも
のであって、送信データｄｔが送信部Ｔに入力されると
タイムスロットごとに送信信号を発し、受信信号が受信
部Ｒに入力されるとタイムスロットごとに受信した周波
数を全て出力するように構成されたものである。アンテ
ナ１ＡＴと、アンテナスイッチ１ＳＷとは、フロントエ
ンド部を構成する。３つの発振器１ＳＧＡ，１ＳＧＢ，
１ＳＧＣと、ＰＮ発生器１ＰＮと、セレクタ１ＳＬと
は、所望のサブバンドの低速ホッピングに合わせて局発
周波数を変更するための基準発振部を構成する。送信部
Ｔにおいて、周波数選択部１ＳＦは、送信データｄｔに
応じて周波数を決定する。ディジタルダイレクトシンセ
サイザ１ＤＤＳは、決定された周波数に対して同相軸成
分と直交軸成分との２系統分のベースバンド信号を発生
する。同相軸用ミキサ１ＭＩと、直交軸用ミキサ１ＭＱ
と、９０°位相シフタ１ＰＳと、加算器１ＡＤＤとで構
成された変調部は、２系統分のベースバンド信号に応じ
て局発周波数を直交変調する。パワーアンプ１ＰＡは、
変調部の出力をフロントエンド部から出力するために信
号増幅する。受信部Ｒにおいて、バンドパスフィルタ１
ＢＦＲは、フロントエンド部から入力される受信信号を
帯域制限する。ローノイズアンプ１ＬＮＡは、帯域制限
された信号を一定のゲインだけ増幅する。ミキサ１ＭＲ
で構成されたダウンコンバータ部は、ローノイズアンプ
１ＬＮＡの出力を前記局発周波数で低域側の周波数帯域
へ周波数変換する。ローパスフィルタ１ＬＦＲは、ダウ
ンコンバータ部の出力からサブバンドの１／２の帯域幅
分の信号成分を取り出す。ＡＧＣアンプ１ＡＧＣは、ロ
ーパスフィルタ１ＬＦＲの出力を正規化レベルまで増幅
する。Ａ／Ｄ変換部１ＡＤは、ＡＧＣアンプ１ＡＧＣの
出力をディジタル値へ変換する。ＤＦＴ演算部１ＤＦＴ
は、Ａ／Ｄ変換部１ＡＤの出力を離散フーリエ変換（Ｄ
ＦＴ）する。ウインドウ制御部１ＷＣは、ＤＦＴ演算部
１ＤＦＴの出力に基づいてＤＦＴウインドウの同期制御
を行なう。レベル判定部１ＤＴは、ＤＦＴ演算部１ＤＦ
Ｔの出力をレベル判定して得られた受信周波数データｄ
ｒを出力する。
【０１０５】ここで、図５５の構成において、Ｍ＝８と
し、３つのサブバンドを低速ホッピングさせるものとし
て、各部の動作について説明する。
【０１０６】送信部Ｔにおいて、周波数選択部１ＳＦで
は、シルアルな送信データｄｔが、１タイムスロット時
間Ｔごとにｌｏｇ2Ｍビットのブロックに区切られる。
ディジタルダイレクトシンセサイザ１ＤＤＳでは、ウイ
ンドウ制御部１ＷＣからの信号に従って、タイムスロッ
トに同期して、ブロックごとに、同相軸用と直交軸用の
ベースバンド信号ＢＩ（ｋ）及びＢＱ（ｋ）（ｋ＝１，
２，．．．，Ｍ）が、式（９）〜式（１２）、すなわ
ち、 ＢＩ（ｋ＝奇数）＝ ｃｏｓ（２π×Δｆ×（２ｋ−１）×ｔ） …（９） ＢＱ（ｋ＝奇数）＝ ｓｉｎ（２π×Δｆ×（２ｋ−１）×ｔ）…（１０） ＢＩ（ｋ＝偶数）＝ ｃｏｓ（２π×Δｆ×（２ｋ−１）×ｔ）…（１１） ＢＱ（ｋ＝偶数）＝−ｓｉｎ（２π×Δｆ×（２ｋ−１）×ｔ）…（１２） に従って出力される。ここで、Δｆは周波数ステップ幅
（Δｆ＝１／Ｔ）を、ｔは時間を表している。ＰＮ発生
器１ＰＮでは、サブバンドを低速ホッピングさせるため
のパターンが発生される。発生されたパターンは、セレ
クタ１ＳＬにおいて、３つの発振器１ＳＧＡ，１ＳＧ
Ｂ，１ＳＧＣの周波数、すなわちｆｃ＿ａ１，ｆｃ＿ｂ
１，ｆｃ＿ｃ１の中から１つを選び出す。ここで、選択
された周波数をｆｃとする。周波数ｆｃの信号は、ミキ
サ１ＭＩにおいてベースバンド信号ＢＩ（ｋ）と、また
９０°位相シフタ１ＰＳの通過後にミキサ１ＭＱにおい
てベースバンド信号ＢＱ（ｋ）とそれぞれ乗算され、加
算器１ＡＤＤにおいて足し合わされる。したがって、式
（１３）、すなわち、 Ｗ＝ＢＩ×ｓｉｎ（２π×ｆｃ×ｔ）＋ＢＱ×ｃｏｓ（２π×ｆｃ×ｔ） ＝ｓｉｎ（２π×（ｆｃ＋（−１）k-1×Δｆ×（２ｋ−１））×ｔ） …（１３） に従って直交変調信号Ｗが得られる。このとき、ｆｃ＿
ａ１とｆｃ＿ｂ１との周波数間隔と、ｆｃ＿ｂ１とｆｃ
＿ｃ１との周波数間隔とは、各サブバンドがオーバーラ
ップしないように、それぞれＭ×４×Δｆに設定され
る。このとき、各サブバンドの周波数はそれぞれ２／Ｔ
以上の周波数間隔で直交関係を保っている。直交変調信
号Ｗは、パワーアンプ１ＰＡで増幅された後に、アンテ
ナスイッチ１ＳＷを通してアンテナ１ＡＴから出力され
る。
【０１０７】図５６は、図５５のディジタル通信装置で
用いられる３つのサブバンドＳａ１，Ｓｂ１，Ｓｃ１
の、ある時刻における周波数配置を表している。アンテ
ナ１ＡＴから受信された信号は、アンテナスイッチ１Ｓ
Ｗを通して、受信部Ｒへ入力される。受信部Ｒにおい
て、バンドパスフィルタ１ＢＦＲでは、所望の帯域の信
号成分だけが取り出される。ローノイズアンプ１ＬＮＡ
では、取り出された信号成分が一定のゲインだけ増幅さ
れる。ミキサ１ＭＲでは、ローノイズアンプ１ＬＮＡの
出力が、所望のサブバンドの低速ホッピングのパターン
に同期した３つの発振器１ＳＧＡ，１ＳＧＢ，１ＳＧＣ
の周波数（ｆｃ＿ａ１，ｆｃ＿ｂ１，ｆｃ＿ｃ１）のう
ちのいずれかにより、ベースバンド周波数帯域へダウン
コンバートされる。
【０１０８】図５７は第１のサブバンドＳａ１に対して
周波数ｆｃ＿ａ１によるダウンコンバートを行なった後
の周波数配置を、図５８は第２のサブバンドＳｂ１に対
して周波数ｆｃ＿ｂ１によるダウンコンバートを行なっ
た後の周波数配置を、図５９は第３のサブバンドＳｃ１
に対して周波数ｆｃ＿ｃ１によるダウンコンバートを行
なった後の周波数配置をそれぞれ示す。図中の破線は、
ローパスフィルタ１ＬＦＲの周波数特性を表している。
それぞれの場合において、周波数ｆｃ以下の信号成分は
ＤＣ（０Ｈｚ）点を基準として折り返すが、直交関係を
保ったまま周波数ｆｃ以上の周波数のすき間に配置され
る。ダウンコンバート後は、サブバンドの１／２の帯域
がローパスフィルタ１ＬＦＲにより取り出され、ＡＧＣ
アンプ１ＡＧＣにより所定のレベルまでの増幅が行なわ
れた後に、Ａ／Ｄ変換部１ＡＤでディジタル値に変換さ
れる。ＤＦＴ演算部１ＤＦＴ及びウインドウ制御部１Ｗ
Ｃで周波数のディジタル的な信号レベルの算出が行なわ
れた後で、レベル判定部１ＤＴにより受信周波数が決定
され、受信データｄｒが得られる。
【０１０９】以上のとおり、図５５の構成によれば、サ
ブバンドの１／２の帯域を処理できる低サンプリングレ
ートの離散フーリエ変換を用いて、複数のサブバンドに
よる同時通信が行なわれている通信環境下においても、
特定の周波数を中心としたサブバンド内の周波数の検出
が可能となる。なお、サブバンドの数が２、又は、４以
上である場合にも同様である。
【０１１０】図６０は、図５５の変形例を示している。
図６０では、１つの発振器１ＳＧと、フェイズロックド
ループ回路１ＰＬＬと、ＰＮ発生器１ＰＮとで構成され
た基準発振部が採用されている。この構成により、サブ
バンド間でオーバーラップのある低速ホッピングが行な
える。その他の各部の動作は、図５５の場合と同様であ
る。すなわち、図６０のディジタル通信装置は、Ｍを４
以上の整数として、一定時間間隔Ｌごとにランダムに選
び出された連続するＭ個の搬送周波数によるＭＦＳＫ方
式又は符号多重ＭＦＳＫ方式を用いるものである。ここ
で、時間間隔Ｌは１タイムスロット時間Ｔ（＝１／Δ
ｆ）の整数倍である。
【０１１１】図６１は、図６０のディジタル通信装置で
用いられる２つのサブバンドＳａ２，Ｓｂ２の、ある時
刻における周波数配置を表している。Ｍ＝８であって、
１６個の搬送周波数の中から、連続する８個の搬送周波
数がランダムに選び出されるものとしている。１６個の
搬送周波数は、それぞれ４×Δｆの周波数間隔で直交し
て配置されている。
【０１１２】図６２は第１のサブバンドＳａ２に対して
周波数ｆｃ＿ａ２によるダウンコンバートを行なった後
の周波数配置を、図６３は第２のサブバンドＳｂ２に対
して周波数ｆｃ＿ｂ２によるダウンコンバートを行なっ
た後の周波数配置をそれぞれ示す。図中の破線は、ロー
パスフィルタ１ＬＦＲの周波数特性を表している。
【０１１３】図６０の構成によれば、サブバンドの１／
２の帯域を処理できる低サンプリングレートの離散フー
リエ変換を用いて、複数のサブバンドによる同時通信が
行なわれている通信環境下においても、希望する周波数
を中心としたサブバンド内の周波数の検出が可能とな
る。なお、サブバンドの数が３以上である場合も同様で
ある。
【０１１４】図６４は、Ｍ＝１６の場合の図５５中の受
信部Ｒの変形例を示している。図６４では、図５５中の
基準発振部が１つの発振器７ＳＧに置き換えられてい
る。すなわち、サブバンドの数は１である。図６４にお
いて、７ＡＴ１，７ＡＴ２，７ＡＴ３はそれぞれアンテ
ナである。これら３本のアンテナ７ＡＴ１，７ＡＴ２，
７ＡＴ３は、フェージングの影響が独立となる（相関が
ない）ように、空間的に互いに分離して配置されてい
る。受信部Ｒにおいて、７ＤＢ１，７ＤＢ２，７ＤＢ３
はダイバーシチ枝、７ＳＬＤはセレクタ、７ＰＲは１６
個の演算部からなる周波数検出部、７ＤＴはレベル判定
部、７ＷＣはウインドウ制御部、７ＴＭはタイマ、７ｗ
ｃｏはタイムスロット同期信号を表している。３本のダ
イバーシチ枝７ＤＢ１，７ＤＢ２，７ＤＢ３の各々は、
バンドパスフィルタ１ＢＦＲ、ローノイズアンプ１ＬＮ
Ａ、ミキサ１ＭＲ、ローパスフィルタ１ＬＦＲ、ＡＧＣ
アンプ１ＡＧＣ及びＡ／Ｄ変換部１ＡＤで構成されてい
る。これら３本のダイバーシチ枝７ＤＢ１，７ＤＢ２，
７ＤＢ３は、空間的に離れた３地点から受信された信号
をそれぞれ低域側の周波数帯域へ周波数ダウンコンバー
トすることにより、３系統のベースバンド信号を供給す
るものである。
【０１１５】図６５は、図６４中の１個の演算部の詳細
構成例を示している。図６５の演算部７ＰＲ（ｋ）は、
余弦波メモリ１３ＣＲＭ、正弦波メモリ１３ＳＲＭ、乗
算器１３ＣＭＸ，１３ＳＭＸ、累積器１３ＣＡＣ，１３
ＳＡＣ、遅延器１３ＣＤＬ，１３ＳＤＬ、ラッチ１３Ｃ
ＬＴ，１３ＳＬＴ、絶対値演算器１３ＡＢＳにより構成
される。この演算部７ＰＲ（ｋ）によれば、１６個の周
波数のうちの所望の周波数に対する相関演算と、その結
果を用いた信号強度の算出とが実現される。すなわち、
セレクタ７ＳＬＤからのＡ／Ｄ変換後のベースバンド信
号と、所望の周波数の余弦波及び正弦波との１タイムス
ロット分の複素相関値が累算される。そして、累算され
た２系統の成分から、複素数の絶対値演算により信号強
度が算出される。
【０１１６】図６６（ａ），（ｂ）及び（ｃ）は、フェ
ージングの影響下で３本のダイバーシチ枝７ＤＢ１，７
ＤＢ２，７ＤＢ３において受信される周波数を示してい
る。図６６（ａ）中の破線は第１のダイバーシチ枝７Ｄ
Ｂ１の受信特性を、図６６（ｂ）中の破線は第２のダイ
バーシチ枝７ＤＢ２の受信特性を、図６６（ｃ）中の破
線は第３のダイバーシチ枝７ＤＢ３の受信特性をそれぞ
れ表している。１６個の演算部からなる周波数検出部７
ＰＲは、まず、第１のダイバーシチ枝７ＤＢ１に対して
周波数レベルの算出を行なう。図６６（ａ）において、
１番目から８番目までの周波数は、フェージングの影響
により受信できないため、タイマ７ＴＭはセレクタ７Ｓ
ＬＤを通して、ある一定時間にわたって周波数の検出が
なかった演算部に対してダイバーシチ枝の割り当てを変
更する。すなわち、１番目から８番目までの演算部に対
して、第２のダイバーシチ枝７ＤＢ２を割り当てる。図
６６（ｂ）において、６番目から８番目までの周波数は
第２のダイバーシチ枝７ＤＢ２により受信できるように
なるが、１番目から５番目までの周波数はフェージング
の影響により受信できない。タイマ７ＴＭは、セレクタ
７ＳＬＤを通して、次の一定時間の後に、１番目から５
番目までの演算部に対して第３のダイバーシチ枝７ＤＢ
３を割り当てる。これにより、図６６（ｃ）に示すよう
に、１番目から５番目までの周波数が、第３のダイバー
シチ枝７ＤＢ３により受信できるようになる。
【０１１７】以上のとおり、図６４の構成によれば、各
演算部においてフェージングの影響を回避した受信が可
能となる。なお、ダイバーシチ枝が２本以上であれば、
同様の効果が得られる。また、発振器７ＳＧを図５５又
は図６０の基準発振部に置き換えることで、複数サブバ
ンド構成の場合にも同様の効果が得られる。フェージン
グの変動が比較的高速の場合には、タイマ７ＴＭでの切
替え時間を短くすればよい。
【０１１８】図６７は、複数のディジタル通信装置の間
でタイムスロットを共有し、かつＭＦＳＫ方式又は符号
多重ＭＦＳＫ方式を用いて半二重データ通信を行なうデ
ィジタル通信システムに用いられるディジタル通信装置
を示している。これは、受信状態では検出された位相誤
差に基づくフィードバック制御により、送信状態では送
信開始の直前に記憶された位相誤差に基づくフィードフ
ォワード制御によりそれぞれタイムスロットの同期制御
のための再生同期信号を生成することを特徴とするもの
である。図６７において、１６ＳＷはアンテナスイッ
チ、１６ＤＦＴはＤＦＴ演算部、１６ＷＣはウインドウ
制御部、１６ｍｄは送受信の切替えのためのモード制御
信号、１６ｄｆｔｏはＤＦＴ演算部出力、１６ｒｓｃは
再生同期信号を表している。アンテナ１ＡＴは、アンテ
ナスイッチ１６ＳＷを通して送受信で共用され、モード
制御信号１６ｍｄに応じて時分割使用される。ウインド
ウ制御部１６ＷＣからの再生同期信号１６ｒｓｃは、送
信部Ｔのディジタルダイレクトシンセサイザ１ＤＤＳ
と、受信部ＲのＤＦＴ演算部１６ＤＦＴとのタイムスロ
ットの同期制御を行なうための信号である。
【０１１９】図６８は、図６７中のウインドウ制御部１
６ＷＣの詳細構成例を表している。図６８において、１
７ＴＭＤはタイミング検出部、１７ＰＥＤは位相誤差検
出部、１７ＴＭはタイマ、１７ＰＥＭは位相誤差記憶
部、１７ＣＳＧは水晶発振器、１７ＰＥＣは位相誤差補
正部、１７ｅｄｇはタイムスロットのエッジ情報を表し
ている。
【０１２０】モード制御信号１６ｍｄのネゲート時に
は、タイミング検出部１７ＴＭＤは、ＤＦＴ演算部出力
１６ｄｆｔｏから、瞬時変動する（ジッタをもつ）タイ
ムスロットのエッジ情報１７ｅｄｇを取り出す。位相誤
差検出部１７ＰＥＤでは、現在の再生同期信号１６ｒｓ
ｃとタイミング検出部出力１７ｅｄｇとの時間平均的な
位相誤差が検出される。検出された位相誤差は、位相誤
差記憶部１７ＰＥＭで一定時間間隔ごとに書き換えられ
ながら記憶される。タイマ１７ＴＭは、水晶発振器１７
ＣＳＧの出力を基準にして一定時間間隔ごとに、再生同
期信号１６ｒｓｃが位相誤差検出部１７ＰＥＤへフィー
ドバックされるように位相誤差補正部１７ＰＥＣを制御
する。
【０１２１】図６９は、モード制御信号１６ｍｄがアサ
ートされた場合のウインドウ制御部１６ＷＣの動作タイ
ミング図である。モード制御信号１６ｍｄがＬＯＷレベ
ルからＨＩＧＨレベルにアサートされると、タイマ１７
ＴＭは、位相誤差の補正を行なった後に一定時間Ｔｓの
期間で生じる最新のオフセット位相誤差の算出を行なう
ように、位相誤差検出部１７ＰＥＤを制御する。算出さ
れた位相誤差は、位相誤差記憶部１７ＰＥＭに基準位相
誤差として記憶保持され、書き換え不可状態となる。タ
イマ１７ＴＭは、送信状態において、位相誤差補正部１
７ＰＥＣに対して、時間Ｔｓごとに同じ基準位相誤差の
補正をフィードフォワード制御させる。なお、モード制
御信号１６ｍｄがネゲートされて受信状態に戻ると、再
生同期信号１６ｒｓｃのフィードバック制御に戻る。
【０１２２】以上のとおり、図６７の構成によれば、共
用アンテナを用いて、同じ周波数帯域でＦＨ−ＭＦＳＫ
方式のような符号分割多重アクセス（ＣＤＭＡ）を行な
う場合における網同期の維持が可能となる。
【０１２３】図７０は、本発明のディジタル通信装置の
他の構成例を示すものである。図７０の送信部Ｔにおい
て、Ｓ００は符号化部、Ｓ０１は畳込み符号器、Ｓ０２
はインターリーバ、Ｓ０３はＦＨ符号器、Ｓ０４は切替
器、Ｓ０５はＭ値独立信号送信部である。また、受信部
Ｒにおいて、Ｒ００は復号化部、Ｒ０１はＭ値独立信号
受信部、Ｒ０２は動作モード制御回路、Ｒ０３はＦＨ復
号器、Ｒ０４は切替器、Ｒ０５は多数決復号器、Ｒ０６
はデインターリーバ、Ｒ０７はビタビ復号器である。
【０１２４】送信部Ｔにおいて、畳込み符号器Ｓ０１
は、入力された情報系列に応じた畳込み符号系列をイン
ターリーバＳ０２へ供給する。畳込み符号器Ｓ０１及び
インターリーバＳ０２は、入力情報系列に、ランダム誤
り及びバースト誤りに対する耐性を与える。インターリ
ーバＳ０２が供給するインターリーブ系列は、ＦＨ符号
器Ｓ０３と、切替器Ｓ０４とに与えられる。ＦＨ符号器
Ｓ０３は、インターリーブ系列に対し、多重化符号によ
り、１ワードをＬワードに拡張するような符号化を行な
う。ここに、Ｍは２以上の整数であり、ＬはＭ以下の正
の整数である。ＦＨ符号器Ｓ０３が供給するＦＨ符号系
列は、切替器Ｓ０４に与えられる。切替器Ｓ０４は、動
作モード制御回路Ｒ０２から供給された切替え信号がＦ
Ｈ符号化を行なうよう指示している場合にはＦＨ符号系
列を、そうでない場合にはインターリーブ系列をそれぞ
れ送信系列として選択する。Ｍ値独立信号送信部Ｓ０５
は、タイムスロットごとに、互いに独立したＭ個の周波
数成分のうち、切替器Ｓ０４から供給された送信系列
（Ｍ値系列）に対応した１個の周波数成分を含んだ送信
信号を出力する。
【０１２５】受信部Ｒにおいて、Ｍ値独立信号受信部Ｒ
０１は、受信信号におけるＭ個の周波数成分の強度をし
きい判定した結果を、しきい判定パターンとして供給す
る。該しきい判定パターンは、動作モード制御回路Ｒ０
２と、ＦＨ復号器Ｒ０３と、切替器Ｒ０４とに与えられ
る。動作モード制御回路Ｒ０２は、しきい判定パターン
から多重度を判定し、多重度が２以上である場合には、
ＦＨ符号化・復号化を行なうことを指示する切替え信号
を、多重度が１である場合には、ＦＨ符号化・復号化を
行なわないことを指示する切替え信号をそれぞれ供給す
る。ＦＨ復号器Ｒ０３は、しきい判定パターンに対し、
多重化符号を用いて復号化を行ない、その結果をＦＨ復
号パターンとして供給する。切替器Ｒ０４は、切替え信
号がＦＨ復号化を行なうよう指示している場合にはＦＨ
復号パターンを選択し、切替え信号がＦＨ復号化を行な
わないよう指示している場合にはしきい判定パターンを
選択する。多数決復号器Ｒ０５は、切替器Ｒ０４によっ
て選択されたパターンに対し、各ビットの多数決判定を
行なった上で、Ｍ通りの候補ワードのうち１つを決定
し、これを多数決復号系列として供給する。デインター
リーバＲ０６は、多数決復号系列のインターリーブ解除
の結果をデインターリーブ系列として供給する。ビタビ
復号器Ｒ０７は、デインターリーブ系列の誤り訂正の結
果を情報系列として出力する。
【０１２６】図７１は、符号化率を１／２とし、かつ拘
束長を７とした場合の、図７０中の畳込み符号器Ｓ０１
の詳細構成例を表している。図７１において、ＳＣ０１
〜ＳＣ０６は遅延器、ＳＣ０７〜ＳＣ１４は排他的論理
和を算出するための加算器である。畳込み符号器Ｓ０１
は、与えられた情報系列に対し、遅延器ＳＣ０１〜ＳＣ
０６に蓄えられた過去の情報系列を、加算器ＳＣ０７〜
ＳＣ１４により畳み込むことで符号化を行ない、畳込み
符号系列として供給する。
【０１２７】図７２（ａ）及び（ｂ）は、それぞれ図７
０中のインターリーバＳ０２及びデインターリーバＲ０
６の詳細構成例を表している。ＳＩ１及びＳＩ２はシリ
アル・パラレル変換器、ＲＩ１及びＲＩ２はパラレル・
シリアル変換器、ＳＩ３及びＲＩ５は長さＢのシフトレ
ジスタ、ＳＩ４及びＲＩ４は長さ２Ｂのシフトレジス
タ、ＳＩ５及びＲＩ３は長さ３Ｂのシフトレジスタであ
る。ここに、Ｂは正の整数である。インターリーバＳ０
２は、２ビットパラレルで入力される畳込み符号系列
を、シリアル・パラレル変換器ＳＩ１，ＳＩ２により４
ビットパラレルに変換し、長さの異なるシフトレジスタ
ＳＩ３，ＳＩ４，ＳＩ５を通過させることで、各ビット
を時間方向に分散配置することにより、インターリーブ
系列を生成する。デインターリーバＲ０６は、与えられ
た多数決復号系列を、インターリーバＳ０２とは逆順に
配置されたシフトレジスタＲＩ３，ＲＩ４，ＲＩ５に通
過させることで、時間方向に分散配置された各ビットを
元に戻し、２ビットごとにパラレル・シリアル変換器Ｒ
Ｉ１，ＲＩ２でシリアルデータに変換し、２ビットパラ
レルのデインターリーブ系列を生成する。Ｂの値は、伝
送路のバースト誤りを時間方向に充分に分散するように
設定される。Ｂの設定値が大きいほど、バースト誤りに
対する耐性は強くなる。
【０１２８】図７３（ａ）及び（ｂ）は、それぞれ図７
０中のＦＨ符号器Ｓ０３及びＦＨ復号器Ｒ０３の詳細構
成例を表している。ＳＦ１はＭを法とする加算器、ＲＦ
１はＭを法とする減算器、ＳＦ２及びＲＦ２は多重化符
号発生器、ＲＦ３は多数決論理判定器である。図７３
（ａ）のＦＨ符号器Ｓ０３において、加算器ＳＦ１は、
インターリーブ系列と多重化符号発生器ＳＦ２から供給
された多重化符号とに対し、Ｍを法とする加算を行な
い、その結果をＦＨ符号系列として供給する。この操作
により、インターリーブ系列の１ワードがＬ個の時間要
素に分割され、Ｌ個の各時間要素がレベル方向にランダ
ムに拡散される。図７３（ｂ）のＦＨ復号器Ｒ０３にお
いて、減算器ＲＦ１は、しきい判定パターンの各レベル
値から、多重化符号発生器ＲＦ２から供給された多重化
符号を減算し（逆拡散）、その結果を多数決論理判定器
ＲＦ３に与える。多数決論理判定器ＲＦ３は、減算器Ｒ
Ｆ１の出力から、最も多くの時間要素を含むレベル値を
正しいレベル値と判定し、その結果をＦＨ復号パターン
として供給する。
【０１２９】図７４（ａ），（ｂ）及び（ｃ）は、それ
ぞれ図７３（ａ）のＦＨ符号器Ｓ０３におけるインター
リーブ系列行列、多重化符号行列及びＦＨ符号系列行列
の一例を示している。図７５（ａ），（ｂ），（ｃ）及
び（ｄ）は、それぞれ図７３（ｂ）のＦＨ復号器Ｒ０３
におけるしきい判定パターン行列、多重化符号行列、判
定行列及びＦＨ復号パターン行列の一例を示している。
ここに、図７５（ｃ）の判定行列は減算器ＲＦ１の出力
を表している。これらの図では、Ｍ＝１６、Ｌ＝８の場
合の、各系列のワードごとのレベル値を×印で示し、Ｆ
Ｈ復号器Ｒ０３における他ユーザによる非希望系列のレ
ベル値を○印で示した。図７５（ａ）のしきい判定パタ
ーン行列には、希望系列のレベル値（×印）と非希望系
列のレベル値（○印）とが存在する。ところが、図７５
（ｃ）の判定行列に示すように、逆拡散により希望系列
は特定のレベルに一直線に並ぶのに対し、非希望系列は
レベル方向にランダムに分散する。したがって、図７５
（ｄ）に示されるように、多数決論理判定器ＲＦ３によ
り、希望系列のみからなるＦＨ復号パターンが得られ
る。ただし、しきい判定パターンにおいては、存在しな
いはずのレベル値が雑音やスプリアスなどにより発生し
たり、逆に存在するはずのレベル値が検出見逃しにより
消滅したりする。このような現象が原因で、多数決判定
の結果が誤りである場合や、多数決判定が不可能な場合
（最も多くの要素を含むレベル値が複数存在する場合）
が生じることがある。誤りが生じた場合には、図７０の
ビタビ復号器Ｒ０７により誤り訂正が行なわれる。ま
た、多数決判定が不可能な場合には、最多要素レベル値
の全てが出力され、図７０の多数決復号器Ｒ０５により
ビットごとの多数決判定がなされる。
【０１３０】図７６（ａ）及び（ｂ）は、それぞれ図７
０中のＭ値独立信号送信部Ｓ０５及びＭ値独立信号受信
部Ｒ０１の詳細構成例（Ｍ＝１６）を表している。ＳＭ
１はトーン発生器、ＳＭ２はアップコンバータ、ＲＭ０
１〜ＲＭ１６はそれぞれ中心周波数ｆ1 〜ｆ16をもつバ
ンドパスフィルタ、ＲＭ１７〜ＲＭ３２は強度検出器、
ＲＭ３３〜ＲＭ４８はしきい判定器である。Ｍ値独立信
号送信部Ｓ０５は１６値の送信系列に対しＭＦＳＫ変調
を行ない、Ｍ値独立信号受信部Ｒ０１は受信信号に対し
ＭＦＳＫ復調を行なう。Ｍ値独立信号送信部Ｓ０５にお
いて、トーン発生器ＳＭ１は与えられた送信系列のワー
ドの値に対応する周波数トーンを発生し、アップコンバ
ータＳＭ２は周波数トーンを所望の帯域に引き上げ、送
信信号として出力する。一方、Ｍ値独立信号受信部Ｒ０
１において、バンドパスフィルタＲＭ０１〜ＲＭ１６
は、受信信号からｆ1 〜ｆ16の周波数成分を取り出す。
強度検出器ＲＭ１７〜ＲＭ３２は、各周波数成分の信号
強度を検出する。しきい判定器ＲＭ３３〜ＲＭ４８は、
信号強度をしきい判定し、その結果を２16値のしきい判
定パターンとして出力する。しきい判定パターンの各ビ
ットの値は、信号強度がしきい値を超えている場合には
「１」、そうでない場合には「０」とする。しきい判定
パターンは、所望のユーザから送信された希望系列と、
他のユーザから送信された非希望系列とを含む。
【０１３１】図７７は、図７０中の動作モード制御回路
Ｒ０２の詳細構成例を表している。図７７において、Ｒ
Ｗ１は多重度判定論理、ＲＷ２はシフトレジスタ、ＲＷ
３は加算器、ＲＷ４は切替え判定器である。図７７の動
作モード制御回路Ｒ０２は、しきい判定パターンから多
重度が単数か複数かの判定を行ない、図７０中の２個の
切替器Ｓ０４，Ｒ０４に入力するための２値の切替え信
号を供給する。詳細に説明すると、多重度判定論理ＲＷ
１は、しきい判定パターンのハミング重み（値が「１」
のビットの数）が０又は１である場合には論理値「０」
を供給し、ハミング重みが２以上である場合には論理値
「１」を供給する。論理値「０」は多重度が単数である
ことを、論理値「１」は多重度が複数であることを表示
する。しかしながら、ここで表示される多重度は、雑音
やスプリアスなどの影響により正しい値を表さないこと
がある。その誤りは、小刻みな変動としてしばしば現れ
る。このような変動を取り除いて動作モード制御の信頼
性を高めるため、図７７の動作モード制御回路Ｒ０２
は、単複２通りの多重度の判定値のうち、一定時間の判
定回数が多い方を採用する。そのために、シフトレジス
タＲＷ２は、多重度判定論理ＲＷ１から供給された論理
値を順次遅延させ、その結果をｎビットパラレル系列と
して加算器ＲＷ３へ供給する。ここに、ｎは３以上の奇
数である。加算器ＲＷ３は、ｎビットパラレル系列のハ
ミング重みを算出する。切替え判定器ＲＷ４は、加算器
ＲＷ３の結果と整数ｎ／２との大小を判定することによ
り、過去ｎビットのうち判定回数の多い方の値を切替え
信号として供給する。
【０１３２】図７８は、図７０中の多数決復号器Ｒ０５
の詳細構成例（Ｍ＝１６）を表している。図７８におい
て、ＲＣ０１〜ＲＣ０８は加算器、ＲＣ０９〜ＲＣ１２
は比較器である。比較器ＲＣ０９〜ＲＣ１２の中に付し
た符号ｘ、ｙは各々４ビット（合わせて８ビット）の比
較器入力、ｚは１ビットの比較器出力である。切替器Ｒ
０４からの１６本のラインの横に付した番号は、そのラ
インに対応するワード値を２進表現したものである。理
想的な環境では１６本のラインのうちの１本のみに受信
ワードを示す検出値「１」が現れるが、現実には雑音や
スプリアスの影響により複数のラインが「１」となる。
そこで、入力のハミング重み（８ビットパラレル系列の
うち現れた「１」の個数）を算出する。算出されたハミ
ング重みは、０〜８のいずれかの値をとり、かつ１ワー
ドを構成するそれぞれのビットが「０」又は「１」とな
る可能性の大きさを表す。具体的には、４個の比較器Ｒ
Ｃ０９〜ＲＣ１２の各々は、対応付けられた２個の加算
器からの入力の大小を判定し、ｘ＜ｙである場合にはｚ
＝０を、ｘ≧ｙである場合にはｚ＝１をそれぞれ出力す
る。４個の比較器ＲＣ０９〜ＲＣ１２の出力は、４ビッ
トの多数決復号系列を構成する。ただし、ｘ＝ｙである
場合には「０」になる可能性と「１」になる可能性とが
等しいので、どちらの確率が高いとは言えない。すなわ
ち、ｘ＝ｙとなるビットは確定不能ビットとなる。しか
しながら、確定不能ビットといえども、「０」か「１」
かに決めなければならない。図７８の多数決復号器Ｒ０
５ではｘ＝ｙである場合にはｚ＝１としているが、デー
タの平衡性（「０」と「１」の出現確率が等しい）が成
り立つ場合にはｚ＝０としても性能はかわらない。
【０１３３】以上、図７０のディジタル通信装置の各部
の詳細構成例を説明してきた。図７０の構成によれば、
送信部Ｔにおいて畳込み符号器Ｓ０１とインターリーバ
Ｓ０２とを組み合わせて用いることにより、送信データ
のランダム化を行なうため、均等な周波数分布をもつ送
信信号が得られる。また、受信部Ｒにおいて多数決復号
器Ｒ０５が、ワードを構成するビットごとの多数決判定
を行ない、以て最尤ワードを決定することにより、不確
定ビットの誤りを低減することができる。なお、Ｍ及び
Ｌの値は上記の例（Ｍ＝１６，Ｌ＝８）に限られない。
また、畳込み符号器Ｓ０１における符号化率及び拘束長
も上記の例に限られない。加算器ＳＦ１及び減算器ＲＦ
１は、ビットごとの排他的論理和を算出する回路にそれ
ぞれ置き換えることができる。その場合、加算器と減算
器とは同じ回路構成となる。
【０１３４】図７９は、図７０の変形例を示している。
図７９によれば、Ｍ値独立信号受信部Ｒ０１の後段にバ
ースト信号成分除去回路Ｒ０８が配置されている。
【０１３５】図８０は、バースト信号成分除去回路Ｒ０
８の詳細構成例（Ｍ＝１６）を表している。図８０にお
いて、ＲＢ０１はバースト検出回路、ＲＢ０２はバース
ト除去回路、ＢＩ１〜ＢＩ１６はしきい判定パターンを
構成する１６ビット、ＢＯ１〜ＢＯ１６はバースト除去
パターンを構成する１６ビットである。しきい判定パタ
ーンＢＩ１〜ＢＩ１６は１６個の搬送周波数に対応して
おり、それぞれの搬送周波数が受信されたときには
「１」の値をとり、受信されていないときには「０」の
値をとるものとする。バースト検出回路ＲＢ０１は、し
きい判定パターンＢＩ１〜ＢＩ１６の各ビットに対し、
「１」の値がバースト的に現れているかどうかを判定
し、その結果をバースト判定パターンとして供給する。
バースト除去回路ＲＢ０２は、しきい判定パターンの各
ビットのうちバースト判定されたビットを単一キャリア
妨害波による偽りの検出ビットとみなし、無効化するよ
うに値を「０」に変える。ただし、バースト判定されて
いないビットの全てが「０」となっている場合は例外と
し、無効化を行なわずに、しきい判定パターンＢＩ１〜
ＢＩ１６をそのままバースト除去パターンＢＯ１〜ＢＯ
１６とする。
【０１３６】図８１は、図８０中のバースト検出回路Ｒ
Ｂ０１を構成する１６個のバースト検出ユニットの各々
の詳細構成例を表している。図８１のバースト検出ユニ
ットＲＢ０１（ｋ）において、ＲＢ０３はシフトレジス
タ、ＲＢ０４は加算器、ＲＢ０５はバースト判定器、Ｂ
Ｉはしきい判定パターンのうちの１ビット、Ｊはバース
ト判定パターンのうちの１ビットである。シフトレジス
タＲＢ０３は、しきい判定パターンの構成ビットＢＩを
順次遅延させ、その結果をｐビットパラレル系列として
加算器ＲＢ０４へ供給する。ここに、ｐは２以上の整数
である。加算器ＲＢ０４は、ｐビットパラレル系列のハ
ミング重みを算出する。バースト判定器ＲＢ０５は、加
算器ＲＢ０４の結果と整数ｑとの大小を判定することに
より、「１」の値のバースト性を判定する。ここに、ｑ
は０以上かつｐ以下の整数である。すなわち、加算器出
力がｑより大きい場合にはＪ＝１であり、加算器出力が
ｑ以下である場合にはＪ＝０である。
【０１３７】図８２は、図８０中のバースト除去回路Ｒ
Ｂ０２の詳細構成例を表している。図８２において、Ｒ
Ｂ０６はバースト除去論理ユニット、ＲＢ０７はＯＲ回
路、ＢＩ１〜ＢＩ１６はしきい判定パターンを構成する
１６ビット、Ｊ１〜Ｊ１６はバースト判定パターンを構
成する１６ビット、ＢＯ１〜ＢＯ１６はバースト除去パ
ターンを構成する１６ビット、ＮＢ１〜ＮＢ１６は非バ
ースト検出信号を構成する１６ビット、ＤＥＬはバース
トビット無効化信号である。
【０１３８】図８３は、図８２中の１６個のバースト除
去論理ユニットＲＢ０６の各々の詳細構成例を表してい
る。図８３において、ＲＢ１１及びＲＢ１２はインバー
タ回路、ＲＢ１３，ＲＢ１４及びＲＢ１５はＡＮＤ回
路、ＢＩはしきい判定パターンのうちの１ビット、Ｊは
バースト判定パターンのうちの１ビット、ＤＥＬはバー
ストビット無効化信号、ＢＯはバースト除去パターンの
うちの１ビット、ＮＢは非バースト検出信号のうちの１
ビットである。
【０１３９】図８２中の各バースト除去論理ユニットＲ
Ｂ０６は、まず、しきい判定パターンＢＩ及びバースト
判定パターンＪから非バースト検出信号ＮＢを生成す
る。Ｊ＝０である場合にはＮＢ＝ＢＩであり、Ｊ＝１で
ある場合にはＮＢ＝０である。次に、非バースト検出信
号を構成する１６ビットＮＢ１〜ＮＢ１６の論理和が、
バーストビット無効化信号ＤＥＬとして各バースト除去
論理ユニットＲＢ０６に供給される。すなわち、バース
トビット無効化信号ＤＥＬは、非バースト検出信号ＮＢ
１〜ＮＢ１６のうち１つでも値が「１」であれば、バー
ストビットを無効化することを各バースト除去論理ユニ
ットＲＢ０６に指示する。各バースト除去論理ユニット
ＲＢ０６は、ＤＥＬ＝１かつＪ＝１の場合にのみＢＯ＝
０とし、それ以外の場合にはＢＯ＝ＢＩとする。
【０１４０】以上のとおり、図７９の構成によれば、バ
ースト信号成分除去回路Ｒ０８により連続的な同一信号
成分を除去することで、特定周波数帯の妨害波の影響を
低減することができる。
【０１４１】図８４は、図７０の他の変形例を示してい
る。図８４によれば、復号化部Ｒ００において、切替器
Ｒ０４の後段にパンクチャ信号発生器Ｒ０９が配置さ
れ、その後段にデインターリーバＲ１０が配置され、更
にビタビ復号器Ｒ１１がパンクチャ信号入力に対応して
いる。
【０１４２】図８５は、パンクチャ信号発生器Ｒ０９の
詳細構成例（Ｍ＝１６）を表している。図８５におい
て、ＲＣ０１〜ＲＣ０８は加算器、ＲＣ１３〜ＲＣ１６
は比較器である。比較器ＲＣ１３〜ＲＣ１６の中に付し
た符号ｘ、ｙは各々４ビットの比較器入力、ｅｑは１ビ
ットの比較器出力である。比較器ＲＣ１３〜ＲＣ１６の
動作以外は、図７８に示した多数決復号器Ｒ０５と同じ
である。４個の比較器ＲＣ１３〜ＲＣ１６の各々は、対
応付けられた２個の加算器からの入力を比較し、ｘ≠ｙ
である場合にはｅｑ＝０を、ｘ＝ｙである場合にはｅｑ
＝１をそれぞれ出力する。４個の比較器ＲＣ１３〜ＲＣ
１６の出力は、４ビットのパンクチャ信号を構成する。
すなわち、パンクチャ信号発生器Ｒ０９は前記の不確定
ビットを表示する。具体的には、パンクチャ信号のある
ビットが「１」であれば、それに対応する多数決復号器
Ｒ０５の出力ビットは不確定ビットである。
【０１４３】図８４に示すように、パンクチャ信号は、
多数決復号器Ｒ０５で得られる系列との対応関係を保持
するために、デインターリーバＲ０６と同じ内部構成を
有する他のデインターリーバＲ１０によって処理され、
ビタビ復号器Ｒ１１にデインターリーブ・パンクチャ信
号として入力される。ビタビ復号器Ｒ１１は、デインタ
ーリーブ・パンクチャ信号が指定するビットを消失（er
asure ）ビットとして扱いながら、デインターリーバＲ
０６から供給された系列のビタビ復号を行なう。このよ
うに、多数決復号器Ｒ０５の出力ビットが「０」とも
「１」とも判定し難い場合には、無理に判定せず消失と
して扱うことで、より正確な誤り訂正を行なうことがで
きる。なお、パンクチャド符号のビタビ復号は既に確立
された技術であるので詳細な説明を省く。
【０１４４】以上のとおり、図８４の構成によれば、パ
ンクチャ信号発生器Ｒ０９からのパンクチャ信号が指定
する不確定ビットをビタビ復号器Ｒ１１において消失ビ
ットとみなすことで、より効率的な誤り訂正を行なうこ
とができる。
【０１４５】図８６は、図７０の他の変形例を示してい
る。図８６によれば、復号部Ｒ００において、切替器Ｒ
０４の後段に多レベル復号器Ｒ１２と、多レベルデイン
ターリーバＲ１３と、軟判定ビタビ復号器Ｒ１４とが配
置されている。
【０１４６】図８７は、多レベル復号器Ｒ１２の詳細構
成例（Ｍ＝１６）を表している。図８７において、ＲＣ
０１〜ＲＣ０８は加算器、ＲＣ１７〜ＲＣ２０は比較器
である。比較器ＲＣ１７〜ＲＣ２０の中に付した符号
ｘ、ｙは各々４ビットの比較器入力、ｍｚは３ビットの
比較器出力である。比較器ＲＣ１７〜ＲＣ２０の動作以
外は、図７８に示した多数決復号器Ｒ０５と同じであ
る。４個の比較器ＲＣ１７〜ＲＣ２０の各々は、式（１
４）、すなわち、 ｍｚ＝ｘ／（ｘ＋ｙ） …（１４） の演算を行なう。４個の比較器ＲＣ１７〜ＲＣ２０の出
力は、多レベル復号系列を、具体的には１２ビットから
なる３レベル復号系列を構成する。図７８の多数決復号
器Ｒ０５の中の各比較器で行なわれる２値判定に比べ、
図８７の多レベル復号器Ｒ１２の中の各比較器では８値
判定（軟判定）が行なわれるので、復号ビットが「０」
又は「１」となる可能性がより細かく表示される。ｍｚ
の値が大きいほど「１」の可能性が大きくなり、ｍｚの
値が小さいほど「０」の可能性が大きくなる。
【０１４７】図８６に示すように、３レベルの復号系列
は多レベルデインターリーバＲ１３に供給される。多レ
ベルデインターリーバＲ１３は、各々図７２（ｂ）のデ
インターリーバＲ０６と同じ内部構成を有する３個のデ
インターリーバで構成されている。この多レベルデイン
ターリーバＲ１３は、６ビットからなる３レベルデイン
ターリーブ系列を軟判定ビタビ復号器Ｒ１４に供給す
る。軟判定ビタビ復号器Ｒ１４は、３レベルデインター
リーブ系列の軟判定復号化を行なう。この軟判定ビタビ
復号器Ｒ１４は、図７０中のビタビ復号器Ｒ０７より高
い誤り訂正能力をもつ。なお、軟判定ビタビ復号は公知
の技術であるので詳細な説明を省く。
【０１４８】以上のとおり、図８６の構成によれば、多
レベル復号器Ｒ１２からの多レベルに軟判定された系列
に対して軟判定ビタビ復号化を行なうことで、より効率
的な誤り訂正を実現することができる。なお、多レベル
復号器Ｒ１２の軟判定レベル数は、上記の例すなわち３
に限られない。
【０１４９】図８８（ａ）及び（ｂ）は、それぞれ図７
６（ａ）及び（ｂ）の変形例（Ｍ＝１６）を示してい
る。図８８（ａ）のＭ値独立信号送信部Ｓ０５におい
て、ＳＰ１〜ＳＰ１６はそれぞれ異なる疑似ランダムノ
イズ（ＰＮ）系列ＰＮ１〜ＰＮ１６を生成するためのＰ
Ｎ系列発生器、ＳＰ１７はスイッチである。スイッチＳ
Ｐ１７は、ＰＮ系列発生器ＳＰ１〜ＳＰ１６が生成する
ＰＮ系列のうち、送信系列の値に対応するものを選択
し、これを送信信号として出力する。一方、図８８
（ｂ）のＭ値独立信号受信部Ｒ０１において、ＲＰ１〜
ＲＰ１６はそれぞれ異なるＰＮ系列ＰＮ１〜ＰＮ１６を
生成するためのＰＮ系列発生器、ＲＰ１７〜ＲＰ３２は
相関器である。相関器ＲＰ１７〜ＲＰ３２の各々は、受
信信号と１６個のＰＮ系列ＰＮ１〜ＰＮ１６のうちの対
応するＰＮ系列との相関値を算出し、その相関値が一定
のしきい値を超えたら「１」を出力し、超えなかったら
「０」を出力する。しきい値は、対応するＰＮ系列の自
己相関値よりは小さく、かつそれ以外のＰＮ系列との相
互相関値よりは大きく設定される。
【０１５０】図８８（ａ）及び（ｂ）の構成によれば、
直接拡散（ＤＳ）方式の符号器及び復号器を実現でき
る。なお、相関器ＲＰ１７〜ＲＰ３２として、ＳＡＷコ
ンボルーバを用いることができる。
【０１５１】図８９は、図７０の他の変形例を示してい
る。図８９によれば、図７０中の２つの切替器Ｓ０４，
Ｒ０４の配設が省略される。図８９において、Ｓ０６は
ＦＨ符号器、Ｒ１５は動作モード制御回路、Ｒ１６はＦ
Ｈ復号器である。ただし、これらの回路ブロックの内部
構成及び動作は、図７０中の対応する回路ブロックＳ０
３，Ｒ０２，Ｒ０３とは異なる。動作モード制御回路Ｒ
１５からの切替え信号は、ＦＨ符号器Ｓ０６及びＦＨ復
号器Ｒ１６に供給される。その他の構成は図７０と同じ
である。
【０１５２】図９０（ａ）及び（ｂ）は、それぞれ図８
９中のＦＨ符号器Ｓ０６及びＦＨ復号器Ｒ１６の詳細構
成例を表している。ＳＦ１はＭを法とする加算器、ＲＦ
１はＭを法とする減算器、ＳＦ３及びＲＦ４は符号長可
変の多重化符号発生器、ＲＦ３は多数決論理判定器であ
る。図７３（ａ）及び（ｂ）のＦＨ符号器Ｓ０３及びＦ
Ｈ復号器Ｒ０３の場合とは違って、多重化符号発生器Ｓ
Ｆ３及びＲＦ４は、切替え信号に応じて多重化符号の長
さＬを変化させ得るようになっている。
【０１５３】図９１は、図８９中の動作モード制御回路
Ｒ１５の詳細構成例（Ｍ＝１６）を表している。図９１
において、ＲＷ１１は多重度判定論理、ＲＷ１２〜ＲＷ
２３は遅延器、ＲＷ２４〜ＲＷ２７は加算器、ＲＷ２８
は最大値判定論理である。ここで、最大の多重度を４と
し、動作モード数を４とする。図９１の動作モード制御
回路Ｒ１５は、しきい判定パターンから多重度を算出
し、ＦＨ符号器Ｓ０６及びＦＨ復号器Ｒ１６を多重度に
対応した動作モードに切替えるための切替え信号（４
値）を供給する。多重度判定論理ＲＷ１１の中に付した
符号ｙ0 〜ｙ3 はその出力の各ビットを示す。
【０１５４】図９２は、多重度判定論理ＲＷ１１の入力
と出力との関係を示している。多重度判定論理ＲＷ１１
は、まずしきい判定パターンを構成する１６ビットのう
ち値が「１」となっているビットの数を算出し、そのビ
ット数から多重度を判定する。図９２によれば、常に出
力４ビットｙ0 〜ｙ3 のうちの１ビットのみが「１」と
なる。つまり、多重度判定論理ＲＷ１１は、「１」が立
っている出力ビットにより多重度を表示している。しか
しながら、ここで表示される多重度は、雑音やスプリア
スなどの影響により正しい値を表さないことがある。そ
の誤りは、小刻みな変動としてしばしば現れる。このよ
うな変動を取り除いて動作モード制御の信頼性を高める
ため、図９２の動作モード制御回路Ｒ１５は、一定時間
の多重度判定値のうち最多のものを選択する。そのため
に、多重度判定論理ＲＷ１１の出力４ビットｙ0 〜ｙ3
は、遅延器ＲＷ１２〜ＲＷ２３の列に既に入力された過
去のビットともども、対応する加算器ＲＷ２４〜ＲＷ２
７に供給される。加算器ＲＷ２４〜ＲＷ２７は、その入
力のハミング重みを算出することにより、４通りの多重
度それぞれに対する判定回数を表示する。最大値判定論
理ＲＷ２８は、各多重度の判定回数のうち最大のものを
選び、その多重度に対応する動作モードの切替え信号を
供給する。
【０１５５】以上のとおり、図８９の構成によれば、動
作モード制御回路Ｒ１５が多重度判定値のうち最多のも
のを選択し、それに対応する切替え信号を供給するよう
に構成することで、動作モードの誤りの発生を低減さ
せ、信頼性の高い動作モード制御を実現できる。また、
多重度に応じてきめ細かく動作モードの切替えを行なえ
るため、より効率的なデータ伝送が可能になる。なお、
最大の多重度は、２以上、かつＭ以下の整数の中から選
択される。動作モード数は、２以上、かつ最大の多重度
以下の整数の中から選択される。加算器ＳＦ１及び減算
器ＲＦ１は、ビットごとの排他的論理和を算出する回路
にそれぞれ置き換えることができる。その場合、加算器
と減算器とは同じ回路構成となる。
【０１５６】図９３は、ＦＨ−ＭＦＳＫ方式の従来の非
同期ディジタル通信システムの構成を示している。図９
３において、２０は送信機、２１は受信機、１０は送信
データの入力端子、１１は周波数ホッピング（ＦＨ）符
号発生器、１２は周波数シンセサイザである。送信デー
タに対応してＦＨ符号発生器（ＦＨ符号器）１１により
ホッピング符号が生成され、該生成されたホッピング符
号に対応して周波数シンセサイザ１２により搬送周波数
がホッピングされる。ＦＨ符号発生器１１は、リード・
ソロモン符号を利用する。４元ガロア体に基づくチップ
数３のリード・ソロモン符号ベクトルの１組は、 （０，０，０），（１，２，３），（２，３，１），
（３，１，２），（１，１，１），（０，３，２），
（３，２，０），（２，０，３），（２，２，２），
（３，０，１），（０，１，３），（１，３，０），
（３，３，３），（２，１，０），（１，０，２），
（０，２，１） である。ここに、ベクトルの各成分は、周波数帯域上に
配置された搬送周波数の番号を表す。また、各ベクトル
を構成する成分の数は、ホッピング１周期あたりのチッ
プ数を表す。
【０１５７】一般に、Ｑ元ガロア体の原始元の１つをα
とするとき、Ｌ成分の拡散符号ベクトル＾αは、式（１
５）、すなわち、 ＾α＝（１，α，α2 ，…，αL-1 ） …（１５） により定義される。ここに、Ｌはホッピング１周期あた
りのチップ数を表し、Ｌ＜Ｑである。そして、ユーザ識
別番号をｉとし、データ値をｘとし、かつＬ成分の単位
ベクトルを＾ｅ＝（１，１，…，１）とするとき、Ｌ成
分からなるホッピング符号ベクトル＾ｙi （ｘ）は、式
（１６）、すなわち、 ＾ｙi （ｘ）＝ｘ・＾α＋ｉ・＾ｅ …（１６） により算出される。ここに、ユーザ識別番号ｉと、デー
タ値ｘと、ホッピング符号ベクトル＾ｙi （ｘ）の各成
分とは、いずれもＱ元ガロア体の元である。式（１６）
で表された演算は、Ｑ元ガロア体上の演算である。Ｑ＝
４（＝２2 ），Ｌ＝３の場合には、式（１６）は、式
（１７）、すなわち、 ＾ｙi （ｘ）＝ｘ・（１，２，３）＋ｉ・（１，１，１） …（１７） のようになる。
【０１５８】図９４（ａ）及び（ｂ）は、それぞれ図９
３中のＦＨ符号発生器１１で採用されたガロア加算及び
ガロア乗算の定義を示している。例えば、識別番号ｉ＝
２をもつユーザがデータ値ｘ＝１を送信する場合のホッ
ピング符号ベクトル＾ｙ2 （１）は、式（１８）、すな
わち、 ＾ｙ2 （１）＝１・（１，２，３）＋２・（１，１，１） ＝（１，２，３）＋（２，２，２） ＝（３，０，１） …（１８） のように計算される。
【０１５９】図９５は、このようにして計算されたホッ
ピング符号ベクトルの一覧表を表している。ここで、デ
ータ値ｘは０，１，２又は３である。つまり、データの
取り得る値の数をＭとするとＭ＝４（＝２2 ）であり、
ガロア体の元の数Ｑとデータの取り得る値の数Ｍとの関
係はＱ＝Ｍである。図９５に示された１組のホッピング
符号ベクトルは、前掲の４元ガロア体に基づくチップ数
３の１組のリード・ソロモン符号ベクトルに一致してお
り、非同期の符号多重通信システムにおいてユーザ間の
相互干渉が極めて少ないという優れた特徴をもってい
る。ところが、図９５を見ると、識別番号ｉ＝０をもつ
ユーザがデータ値ｘ＝０を送信する場合のホッピング符
号ベクトルは、全て同じ値からなる３成分をもってい
る。他のユーザがデータ値ｘ＝０を送信する場合のホッ
ピング符号ベクトルも、全て同じ値からなる３成分をも
っている。これは、Ｑ＝４の例のみならず、式（１６）
を採用した全ての場合に起こる現象である。したがっ
て、このシステムは、データ値ｘ＝０の場合には一定の
搬送周波数を有する信号が送信されることとなり、周波
数選択性フェージングの影響を受けやすくなっている。
【０１６０】図９６（ａ）及び（ｂ）は、それぞれ周波
数選択性のフェージングの影響下での図９３中の送信機
２０及び受信機２１における時間／周波数行列を表して
いる。周波数ｆd で強いフェージングが発生しているも
のとする。○印は送信信号中の一定の搬送周波数を表
し、×印はフェージングにより検出見逃しが生じた搬送
周波数を表す。図示のように、最悪の場合には全ての搬
送周波数について検出見逃しが発生することがあり得
る。
【０１６１】このような周波数選択性フェージングの影
響を低減するために、本発明によれば、Ｑ元（Ｑはデー
タの取り得る値の数Ｍより大きい）ガロア体を採用し、
データ値ｘを予め非零の符号ｗに変換しておき、該符号
ｗに基づいてホッピング符号ベクトル＾ｙを算出するこ
とにより、周波数ホッピング符号のランダム性が高めら
れる。
【０１６２】ここでは、Ｍ＝４（＝２2 ），Ｑ＝５，Ｌ
＝３の場合について説明する。まず、ある１対１関数ｆ
を用いて、データ値ｘ（０≦ｘ≦３）を非零の符号ｗ
（１≦ｗ≦４）に変換する。そのような関数の１つとし
て、関数ｆ0 を式（１９）、すなわち、 ｆ0 （ｘ）＝ｘ＋１ …（１９） により定義する。符号ｗは、データ値ｘを用いて、式
（２０）、すなわち、 ｗ＝ｆ0 （ｘ） …（２０） のように表される。そして、式（１６）中のデータ値ｘ
を式（２０）の符号ｗに置き換える。その結果、式（２
１）、すなわち、 ＾ｙi （ｗ）＝ｗ・＾α＋ｉ・＾ｅ …（２１） が得られる。＾α＝（１，２1 ，２2 ），＾ｅ＝（１，
１，１）であるから、式（２１）は、式（２２）、すな
わち、 ＾ｙi （ｗ）＝ｗ・（１，２1 ，２2 ）＋ｉ・（１，１，１） ＝ｗ・（１，２，４）＋ｉ・（１，１，１） …（２２） のようになる。式（２２）をデータ値ｘによる表現に書
き替えると、式（２３）、すなわち、 ＾ｙi （ｘ）＝ｆ0 （ｘ）・（１，２，４）＋ｉ・（１，１，１） …（２３） が得られる。
【０１６３】図９７（ａ）及び（ｂ）は、それぞれ式
（２２）及び式（２３）中のガロア加算及びガロア乗算
の定義を示している。例えば、識別番号ｉ＝２をもつユ
ーザがデータ値ｘ＝１を送信する場合のホッピング符号
ベクトル＾ｙ2 （１）は、式（２４）、すなわち、 ＾ｙ2 （１）＝ｆ0 （１）・（１，２，４）＋２・（１，１，１） ＝２・（１，２，４）＋（２，２，２） ＝（４，１，０） …（２４） のように計算される。
【０１６４】図９８は、このようにして計算されたホッ
ピング符号ベクトルの一覧表を表している。図９８を見
ると、いずれの識別番号をもつユーザがいずれのデータ
値を送信する場合でも、全て同じ値からなる３成分をも
つホッピング符号ベクトルが生成されることはない。つ
まり、周波数ホッピング符号のランダム性が高められて
いる。
【０１６５】図９９（ａ）及び（ｂ）は、それぞれ上記
高ランダム性を有する周波数ホッピング符号を採用した
場合の送信機及び受信機における時間／周波数行列を表
している。図９６（ａ）及び（ｂ）の場合と同様に、周
波数ｆd で強いフェージングが発生しているものとす
る。図示のように、搬送周波数が分散しているため、検
出見逃しが生じる搬送周波数の個数は比較的少なくて済
む。
【０１６６】図１００は、本発明のディジタル通信装置
におけるＦＨ符号発生器（ＦＨ符号器）の構成例を示し
ている。図１００のＦＨ符号発生器４００において、４
０はチップカウンタ、４１はデータ変換器、４２は拡散
符号発生器、４３は乗算器、４４は加算器、４０１はデ
ータ値ｘの入力端子、４０２はユーザ識別番号ｉの入力
端子、４０３はホッピング符号ｙの出力端子を表してい
る。ここでは、Ｍ＝１６（＝２4 ），Ｑ＝１７，Ｌ＝８
とする。チップカウンタ４０は、図１０１に示すように
Ｌ＝８を法とするカウント動作を行ない、カウント値ｃ
をデータ変換器４１及び拡散符号発生器４２へ供給す
る。データ変換器４１は、カウント値ｃが０となる度
に、入力端子４０１から供給されたデータ値ｘ（０≦ｘ
≦１５）を、非零の符号ｗ（１≦ｗ≦１６）に変換す
る。図１０２は、データ値ｘから符号ｗへの変換規則を
表している。拡散符号発生器４２は、図１０３に示すよ
うに、カウント値ｃに応じた原始元のべき乗値αc を拡
散符号ｐｐとして供給する。この例ではＬ＝８としてい
るので、拡散符号発生器４２は、カウント値ｃ＝０，
１，…，７に対応した拡散符号ｐｐ＝１，２，…，１１
を供給すれば十分である。乗算器４３は、データ変換器
４１で得られた符号ｗと拡散符号発生器４２から供給さ
れた拡散符号ｐｐとの、Ｑ＝１７を法としたガロア乗算
を行ない、その結果ｍｏを加算器４４へ供給する。加算
器４４は、乗算器４３で得られた乗算結果ｍｏと入力端
子４０２から供給されたユーザ識別番号ｉとの、Ｑ＝１
７を法としたガロア加算を行ない、その結果をホッピン
グ符号ｙとして、出力端子４０３を介して出力する。こ
のホッピング符号ｙは、少なくとも１７個の搬送周波数
の選択肢を有する周波数シンセサイザへ供給される。
【０１６７】図１００の構成によれば、周波数ホッピン
グ符号のランダム性が高められる結果、周波数選択性フ
ェージングの影響を低減することができる。なお、デー
タ変換器４１において他の変換規則を採用してもよい。
【０１６８】図１０４は、図１００の変形例を示してい
る。図１０４のＦＨ符号発生器６００において、６０は
チップカウンタ、６１はリードオンリーメモリ（ＲＯ
Ｍ）、６０１はデータ値ｘの入力端子、６０２はホッピ
ング符号ｙの出力端子を表している。ＲＯＭ６１は、上
記の方法によって予め計算したホッピング符号を記憶し
ており、データ値ｘ及びカウント値ｃに応じたホッピン
グ符号を出力する。この構成によれば、ホッピング符号
を計算する必要がないため、高速処理が可能となる。
【０１６９】図１０５は、図１００の他の変形例を示し
ている。図１０５のＦＨ符号発生器７００は、ガロア体
のＱ個の元のうち相異なるＭ個の元からなるリストをＦ
とするとき、各々得られたホッピング符号ベクトル＾ｙ
の成分がリストＦに含まれているか否かを示すＬ成分か
らなる２値判定ベクトルを算出するための手段を備えた
ものである。図１０５において、７０はチップカウン
タ、７１はデータ変換器、７２は拡散符号発生器、７３
は乗算器、７４は加算器、７５はＦＨ符号判定器、７０
１はデータ値ｘの入力端子、７０２はユーザ識別番号ｉ
の入力端子、７０３はホッピング符号ｙの出力端子、７
０４は２値判定信号ｚの出力端子を表している。ｃはチ
ップカウンタ７０のカウント値、ｗはデータ変換器７１
で得られた非零の符号、ｐｐは拡散符号、ｍｏは乗算器
７３の結果、ｉはユーザ識別番号を表している。端子７
０３及び７０４を介して出力されたホッピング符号ｙ及
び２値判定信号ｚは、少なくとも１６個の搬送周波数の
選択肢を有しかつキャリア非送出モードを備えた周波数
シンセサイザへ供給される。
【０１７０】図１０６は、ＦＨ符号判定器７５の動作を
表している。この例ではＱ＝１７であり、加算器７４で
得られたホッピング符号ｙは０から１６までの値を取り
得る。このホッピング符号ｙに対し、ＦＨ符号判定器７
５は、決められたＭ（＝１６＝２4 ）個の値、すなわち
ｙ＝０，１，…，１５のみを有効（ｚ＝１）と判定し、
それ以外の値を無効（ｚ＝０）と判定する。図１０５の
ＦＨ符号発生器７００に接続された周波数シンセサイザ
は、ｚ＝０の場合にはキャリア非送出モードとなり、ｚ
＝１の場合にはホッピング符号ｙに対応した搬送周波数
を送出する。
【０１７１】図１０５の構成によれば、複数の搬送周波
数のうちのいくつかが失われても復号が可能であるとい
うＦＨ方式の特徴を積極的に利用し、ホッピング符号ｙ
の一部を無効にして、２のべき乗個のホッピング符号を
用いることにより、周波数シンセサイザのハードウェア
の複雑化を防ぐことが可能となる。
【０１７２】ＦＨ符号発生器の上記各例では、データの
取り得る値の数をＭ＝２k （ｋは正の整数）とし、素数
ｐ及び正の整数ｒに対して、ガロア体の元の数をＱ＝ｐ
r （＞Ｍ）とした。チップ数Ｌは、２以上かつｐr −１
以下の整数である。ここで、ガロア体の元の数Ｑは、Ｑ
＝ｐr （＞Ｍ）を満たす全てのＱの値のうちの最小値に
設定するのがよい。
【０１７３】図１０７は、このような条件を満たすＭと
Ｑとの例を示している。図１０７のＱの欄において、例
えば、「５」は素数５の１乗であり、「９」は素数３の
２乗であり、「１７」は素数１７の１乗である。図１０
７によれば、例えばＭ＝５１２ならばＱ＝５２１である
から、無効となるホッピング符号の数はわずかに９であ
る。つまり、ホッピング符号が有効となる確率を最大に
することにより、最大限のシステム信頼性を得ることが
できる。Ｑ個全てのホッピング符号を用いる場合より多
少品質は劣るが、復号は十分可能である。
【０１７４】
【発明の効果】以上説明してきたとおり、本発明では、
チャネルの使用状況に応じてＦＨ方式とＭＦＳＫ方式と
を適応的に使い分けることとした。ＦＨ方式とＭＦＳＫ
方式とは各方式の回路の大部分がディジタル回路構成を
とるため集積化に適しており、かつ符号化部と復号化部
とを除く部分のハードウェアを共有化できるため、本発
明によれば、ハードウェア規模を大幅に増大させること
なく、高速に、しかも安定したデータ伝送が実現でき
る。
【０１７５】また、本発明によれば、ＤＦＴ演算部の結
果に応じてタイムスロットの同期を行なっているため、
ＤＦＴ演算部が共有化でき、サンプリングクロックの周
波数及びハードウェア規模を大きく増大させることな
く、高速ＦＨ方式を用いた信頼性及び周波数利用効率の
高いデータ通信が実現できる。
【０１７６】また、本発明によれば、ＭＦＳＫ方式又は
符号多重ＭＦＳＫ方式のディジタル通信装置において、
１タイムスロット時間をＴとするとき、サブバンドごと
のＭ個の搬送周波数の各々を２／Ｔ以上の周波数間隔で
直交して配置し、かつ受信側で局発周波数以下の信号成
分に起因した折り返し成分が直交関係を保ったまま局発
周波数以上の周波数のすき間に配置されるように受信信
号を低域側の周波数帯域へダウンコンバートした後、該
ダウンコンバートの結果からサブバンドの１／２の帯域
幅分の信号成分を取り出すこことしたので、離散フーリ
エ変換のサンプリングレートを低減できる。
【０１７７】また、本発明によれば、ＭＦＳＫ方式又は
符号多重ＭＦＳＫ方式のディジタル通信装置において、
各々ベースバンド信号を供給するためのＮ本のダイバー
シチ枝を受信部に設け、周波数検出部を構成するＭ個の
演算部へのＮ個のベースバンド信号の割り当てを変更す
るようにしたので、フェージングの影響を回避した受信
が可能となる。
【０１７８】また、本発明によれば、ＭＦＳＫ方式又は
符号多重ＭＦＳＫ方式を用いて半二重データ通信を行な
うディジタル通信装置において、送信時のタイムスロッ
トの同期制御のために、受信状態から送信状態への切替
え直前の位相誤差を基準位相誤差として記憶し、受信状
態から送信状態への切替え後には基準位相誤差に基づく
フィードフォワード制御により再生同期信号を生成する
こととしたので、網同期の維持が可能となる。
【０１７９】また、本発明によれば、ＭＦＳＫ方式とＦ
Ｈ方式とのいずれかを選択して周波数多重通信を行なう
ディジタル通信装置において、畳込み符号器とインター
リーバとを送信部に、最尤ワード復号のための多数決復
号器を受信部にそれぞれ設けた構成を採用したので、送
信部ではスクランブラなしで送信データをランダム化す
ることができ、かつ受信部では多数決復号器により最尤
ワードを決定することができる。
【０１８０】また、本発明によれば、データの取り得る
値の数Ｍより大きい整数Ｑを元の数とするガロア体を採
用し、データ値を予め非零の符号に変換しておき、該符
号に基づいてホッピング符号ベクトルを算出することと
したので、周波数選択性フェージングの影響を低減する
ことができる。
【図面の簡単な説明】
【図１】本発明のディジタル通信装置の構成例を示すブ
ロック図である。
【図２】図１中の送信部の詳細構成例を示すブロック図
である。
【図３】図１中の受信部の詳細構成例を示すブロック図
である。
【図４】図２の送信部における符号化部の詳細構成例を
示すブロック図である。
【図５】図２の送信部における周波数テーブルの内容を
示す図である。
【図６】図３の受信部における周波数テーブルの内容を
示す図である。
【図７】図４の回路においてＦＨ方式が選択された場合
の動作タイミングを示す図である。
【図８】図４の回路においてＭＦＳＫ方式が選択された
場合の動作タイミングを示す図である。
【図９】図８の場合におけるディジタルシンセサイザ出
力の波形をタイムスロット信号の波形とともに示す図で
ある。
【図１０】図８の場合における利用搬送周波数の遷移図
である。
【図１１】非位相同期状態におけるＤＦＴ処理の入力タ
イミング図である。
【図１２】位相同期状態におけるＤＦＴ処理の入力タイ
ミング図である。
【図１３】ＭＦＳＫ方式が選択される場合の搬送周波数
の状況図である。
【図１４】ＦＨ方式が選択される場合の搬送周波数の状
況図である。
【図１５】図３に示されたチャネル検出部の中のタイム
スロット信号発生部の詳細構成例を示すブロック図であ
る。
【図１６】図３中の信号処理部の変形例を示すブロック
図である。
【図１７】図２中の符号化部の変形例を示すブロック図
である。
【図１８】図１７の符号化部におけるアップチャープ符
号データを示す図である。
【図１９】図１７の符号化部におけるダウンチャープ符
号データを示す図である。
【図２０】図１７に対応した、図３の受信部の変形例を
示すブロック図である。
【図２１】図１７及び図２０の構成におけるチャープ信
号の周波数遷移図である。
【図２２】図１７及び図２０の構成における最下位搬送
周波数に対するＤＦＴ処理図である。
【図２３】図１７及び図２０の構成における最上位搬送
周波数に対するＤＦＴ処理図である。
【図２４】図５の変形例を示す図である。
【図２５】図６の変形例を示す図である。
【図２６】図１８の変形例を示す図である。
【図２７】図１９の変形例を示す図である。
【図２８】本発明のディジタル通信装置の構成例を示す
ブロック図である。
【図２９】図２８中の周波数選択部及びデコーダ部にお
ける、４ビットデータと搬送周波数との対応付けを示す
図である。
【図３０】図２８中の余弦波正弦波生成部の詳細構成例
を示すブロック図である。
【図３１】図２８中の波形生成部による周波数直交変換
後の搬送周波数の配置例を示す図である。
【図３２】周波数直交変換後の搬送周波数の他の配置例
を示す図である。
【図３３】図３１の配置例に対応する、ダウンコンバー
ト後の搬送周波数の配置例を示す図である。
【図３４】周波数直交変換後の搬送周波数の更に他の配
置例を示す図である。
【図３５】周波数直交変換後の搬送周波数の更に他の配
置例を示す図である。
【図３６】図２８中のＤＦＴ演算部のうちの１つの搬送
周波数に対するＤＦＴ演算のための詳細回路構成例を示
すブロック図である。
【図３７】図２８中のしきい判定部の詳細構成例を示す
ブロック図である。
【図３８】図３７中のしきい値制御部の詳細構成例を示
すブロック図である。
【図３９】図２８中の同期信号発生部の詳細構成例を示
すブロック図である。
【図４０】図３９中のクロック再生部の詳細構成例を示
すブロック図である。
【図４１】図４０のクロック再生部の動作タイミング図
である。
【図４２】ランダム性の高い２つの受信チャネルの例を
示す図である。
【図４３】図４２の２つのチャネルを受信した場合の、
図３９の同期信号発生部におけるコスト関数累積値の波
形例を示す図である。
【図４４】ランダム性の低い２つの受信チャネルの例を
示す図である。
【図４５】図４４の２つのチャネルを受信した場合の、
図３９の同期信号発生部におけるコスト関数累積値の波
形例を示す図である。
【図４６】ランダム性の高い３つの受信チャネルの例を
示す図である。
【図４７】図４６の３つのチャネルを受信した場合の、
図３９の同期信号発生部におけるコスト関数累積値の波
形例を示す図である。
【図４８】ランダム性の低い３つの受信チャネルの例を
示す図である。
【図４９】図４８の３つのチャネルを受信した場合の、
図３９の同期信号発生部におけるコスト関数累積値の波
形例を示す図である。
【図５０】１つの受信チャネルの例を示す図である。
【図５１】ノイズ環境下で時定数ＴＣを１として図５０
のチャネルを受信した場合の、図３９の同期信号発生部
におけるコスト関数累積値の波形例を示す図である。
【図５２】ノイズ環境下で時定数ＴＣを１６として図５
０のチャネルを受信した場合の、図３９の同期信号発生
部におけるコスト関数累積値の波形例を示す図である。
【図５３】図２８のディジタル通信装置の変形例を示す
ブロック図である。
【図５４】図５３のディジタル通信装置の比較例におい
て受信搬送周波数が隣接周波数帯へ与えるスプリアスレ
ベルを示す図である。
【図５５】本発明のディジタル通信装置の構成例を示す
ブロック図である。
【図５６】図５５の通信装置で用いられる３つのサブバ
ンドの、ある時刻における周波数配置図である。
【図５７】第１のサブバンドに対するダウンコンバート
後の周波数配置図である。
【図５８】第２のサブバンドに対するダウンコンバート
後の周波数配置図である。
【図５９】第３のサブバンドに対するダウンコンバート
後の周波数配置図である。
【図６０】図５５の変形例を示すブロック図である。
【図６１】図６０の通信装置で用いられる２つのサブバ
ンドの、ある時刻における周波数配置図である。
【図６２】第１のサブバンドに対するダウンコンバート
後の周波数配置図である。
【図６３】第２のサブバンドに対するダウンコンバート
後の周波数配置図である。
【図６４】図５５中の受信部の変形例を示すブロック図
である。
【図６５】図６４中の１個の演算部の詳細構成例を示す
ブロック図である。
【図６６】（ａ），（ｂ）及び（ｃ）はそれぞれ図６４
中の各ダイバーシチ枝においてフェージングの影響下で
受信される周波数を示す図である。
【図６７】図５５の変形例を示すブロック図である。
【図６８】図６７中のウインドウ制御部の詳細構成例を
示すブロック図である。
【図６９】図６８のウインドウ制御部の動作タイミング
図である。
【図７０】本発明のディジタル通信装置の構成例を示す
ブロック図である。
【図７１】図７０中の畳込み符号器の詳細構成例を示す
ブロック図である。
【図７２】（ａ）及び（ｂ）はそれぞれ図７０中のイン
ターリーバ及びデインターリーバの詳細構成例を示すブ
ロック図である。
【図７３】（ａ）及び（ｂ）はそれぞれ図７０中のＦＨ
符号器及びＦＨ復号器の詳細構成例を示すブロック図で
ある。
【図７４】（ａ），（ｂ）及び（ｃ）はそれぞれ図７３
（ａ）のＦＨ符号器におけるインターリーブ系列行列、
多重化符号行列及びＦＨ符号系列行列の一例を示す図で
ある。
【図７５】（ａ），（ｂ），（ｃ）及び（ｄ）はそれぞ
れ図７３（ｂ）のＦＨ復号器におけるしきい判定パター
ン行列、多重化符号行列、判定行列及びＦＨ復号パター
ン行列の一例を示す図である。
【図７６】（ａ）及び（ｂ）はそれぞれ図７０中のＭ値
独立信号送信部及びＭ値独立信号受信部の詳細構成例を
示すブロック図である。
【図７７】図７０中の動作モード制御回路の詳細構成例
を示すブロック図である。
【図７８】図７０中の多数決復号器の詳細構成例を示す
ブロック図である。
【図７９】図７０の変形例を示すブロック図である。
【図８０】図７９中のバースト信号成分除去回路の詳細
構成例を示すブロック図である。
【図８１】図８０中のバースト検出回路を構成する１６
個のバースト検出ユニットの各々の詳細構成例を示すブ
ロック図である。
【図８２】図８０中のバースト除去回路の詳細構成例を
示すブロック図である。
【図８３】図８２中の１６個のバースト除去論理ユニッ
トの各々の詳細構成例を示す回路図である。
【図８４】図７０の変形例を示すブロック図である。
【図８５】図８４中のパンクチャ信号発生器の詳細構成
例を示すブロック図である。
【図８６】図７０の変形例を示すブロック図である。
【図８７】図８６中の多レベル復号器の詳細構成例を示
すブロック図である。
【図８８】（ａ）及び（ｂ）はそれぞれ図７６（ａ）及
び（ｂ）の変形例を示すブロック図である。
【図８９】図７０の変形例を示すブロック図である。
【図９０】（ａ）及び（ｂ）はそれぞれ図８９中のＦＨ
符号器及びＦＨ復号器の詳細構成例を示すブロック図で
ある。
【図９１】図８９中の動作モード制御回路の詳細構成例
を示すブロック図である。
【図９２】図９１中の多重度判定論理の入力と出力との
関係を示す図である。
【図９３】ＦＨ−ＭＦＳＫ方式の従来のディジタル通信
システムの構成を示すブロック図である。
【図９４】（ａ）及び（ｂ）はそれぞれ図９３中のＦＨ
符号発生器で採用されたガロア加算及びガロア乗算の定
義を示す図である。
【図９５】図９３中のＦＨ符号発生器で生成されたホッ
ピング符号ベクトルの例を示す図である。
【図９６】（ａ）及び（ｂ）はそれぞれ周波数選択性の
フェージングの影響下での図９３中の送信機及び受信機
における時間／周波数行列を示す図である。
【図９７】（ａ）及び（ｂ）はそれぞれ本発明のディジ
タル通信システムにおけるＦＨ符号発生器で採用された
ガロア加算及びガロア乗算の定義を示す図である。
【図９８】本発明のディジタル通信システムにおけるホ
ッピング符号ベクトルの例を示す図である。
【図９９】（ａ）及び（ｂ）はそれぞれ周波数選択性の
フェージングの影響下での本発明に係るディジタル通信
システムの送信機及び受信機における時間／周波数行列
を示す図である。
【図１００】本発明のディジタル通信システムにおける
ＦＨ符号発生器の構成例を示すブロック図である。
【図１０１】図１００中のチップカウンタの動作を示す
図である。
【図１０２】図１００中のデータ変換器の動作を示す図
である。
【図１０３】図１００中の拡散符号発生器の動作を示す
図である。
【図１０４】図１００の変形例を示すブロック図であ
る。
【図１０５】図１００の他の変形例を示すブロック図で
ある。
【図１０６】図１０５中のＦＨ符号判定器の動作を示す
図である。
【図１０７】本発明に係るディジタル通信システム中の
ＦＨ符号発生器におけるデータの取り得る値の数Ｍと、
ガロア体の元の数Ｑとの関係の例を示す図である。
【符号の説明】
Ｔ 送信部 ＣＯ 符号化部 ＣＧ チャネル発生部 ＷＧ 波形生成部 Ｒ 受信部 ＤＳ 信号処理部 ＣＤ チャネル検出部 ＤＥ 復号化部 ｄｔ 送信情報データ ｃｏｏ 送信符号データ ｃｇｏ 利用搬送周波数 ｏｔ 送信信号 ｏｒ 受信信号 ｄｓｏ ＤＦＴ出力（スペクトラム強度） ｔｓ タイムスロット信号 ｍｏ 方式制御信号 ｃｄｏ 受信符号データ ｄｒ 受信情報データ
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平8−183000 (32)優先日 平８(1996)７月12日 (33)優先権主張国 日本（ＪＰ） (72)発明者 岸本 倫典 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 牧 昌弘 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特表 平４−501348（ＪＰ，Ａ) 特開 昭63−107242（ＪＰ，Ａ) 特開 平５−219021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/713 H04J 4/00 H04L 27/10

Claims (29)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のディジタル通信装置の間でタイム
    スロットを共有し、Ｍ、Ｎを整数として、タイムスロッ
    トごとにＭ個の搬送周波数の中からＮ個の搬送周波数を
    利用し、かつＮが１ならば多値周波数シフトキーイング
    （ＭＦＳＫ）変調方式を、Ｎが２以上ならば周波数ホッ
    ピング（ＦＨ）変調方式を選択してＮチャネルの周波数
    多重通信を行なうディジタル通信システムに用いられる
    ディジタル通信装置であって、 伝送路から受信信号が入力されると、受信情報データを
    出力する受信部と、 送信情報データが入力されると、前記伝送路へ送信信号
    を出力する送信部とを備え、 前記受信部は、 前記伝送路から前記受信信号が入力されると、該受信信
    号に対して、前記タイムスロットごとに前記Ｍ個の搬送
    周波数に対するスペクトラム強度を算出して出力するた
    めの信号処理部と、 前記スペクトラム強度に基づいて、チャネルを検出し、
    前記タイムスロットの位相制御を行ない、更に、ＭＦＳ
    Ｋ変調方式かＦＨ変調方式かを選択するとともに、各チ
    ャネルに対する受信符号データを出力するためのチャネ
    ル検出部と、 前記選択された変調方式に従って、前記受信符号データ
    に対する復号化を行ない、前記受信情報データを出力す
    るための復号化部とを有し、 前記送信部は、 前記送信情報データが入力されると、前記選択された変
    調方式に従って、前記送信情報データに対する符号化を
    行ない、送信符号データを出力するための符号化部と、 前記送信符号データに対してチャネルを割り当て、該チ
    ャネルに対する搬送周波数を選択して出力するためのチ
    ャネル発生部と、 前記選択された搬送周波数の信号波形を、前記タイムス
    ロットに同期して前記伝送路へ前記送信信号として出力
    するための波形生成部とを有することを特徴とするディ
    ジタル通信装置。
  2. 【請求項２】 請求項１記載のディジタル通信装置にお
    いて、 前記チャネル検出部は、タイムスロットごとに搬送周波
    数の中から、スペクトラム強度の最大値を検出し、タイ
    ムスロットごとに連続する前記最大値の差分に応じて、
    前記タイムスロットの位相制御を行なうことを特徴とす
    るディジタル通信装置。
  3. 【請求項３】 請求項１記載のディジタル通信装置にお
    いて、 前記信号処理部は、キャリアセンスによってキャリア検
    出された場合にのみ間欠的に離散フーリエ変換処理を行
    なうことを特徴とするディジタル通信装置。
  4. 【請求項４】 請求項１記載のディジタル通信装置にお
    いて、 前記符号化部は、送信開始時の予め決められた時間は、
    プリアンブルとして、最下位搬送周波数から最上位搬送
    周波数までを上方周波数掃引（アップチャープ）し、又
    は、最上位搬送周波数から最下位搬送周波数までを下方
    周波数掃引（ダウンチャープ）する送信符号データ列を
    １回以上発生することを特徴とするディジタル通信装
    置。
  5. 【請求項５】 請求項４記載のディジタル通信装置にお
    いて、 前記チャネル検出部は、アップチャープ検出時又はダウ
    ンチャープ検出時に、周波数可変範囲を算出し、各ディ
    ジタル通信装置間の基準発振周波数の周波数誤差をディ
    ジタル補正することを特徴とするディジタル通信装置。
  6. 【請求項６】 請求項１記載のディジタル通信装置にお
    いて、 前記チャネル発生部は、連続する搬送周波数に対して、
    プログレッシブ符号並びで情報を割り当てることを特徴
    とするディジタル通信装置。
  7. 【請求項７】 複数のディジタル通信装置の間でタイム
    スロットを共有し、Ｍを２以上の整数として、タイムス
    ロットごとにＭ個の搬送周波数の中から、複数のチャネ
    ルの各々に対する搬送周波数をそれぞれ選択して周波数
    多重通信を行なうディジタル通信システムに用いられる
    ディジタル通信装置であって、 送信データが入力されると、伝送路へ送信信号を出力す
    る送信部と、 前記伝送路から受信信号が入力されると、受信データを
    出力する受信部とを備え、 前記送信部は、 前記入力された送信データに対して、ｌｏｇ2 Ｍビット
    ごとに、変換テーブルに基づいて、前記Ｍ個の搬送周波
    数の中から利用搬送周波数を決定するための周波数選択
    部と、 前記利用搬送周波数に対応した周波数波形を、前記タイ
    ムスロットに同期して、１タイムスロット時間Ｔごと
    に、前記伝送路へ前記送信信号として出力するための波
    形生成部とを有し、 前記受信部は、 前記伝送路から入力された受信信号を、低域側の周波数
    帯域へ周波数ダウンコンバートするためのダウンコンバ
    ータ部と、 前記周波数ダウンコンバート後の信号に対して、サンプ
    リングクロックの周期Δｔごとに、ＮをＭ以上の整数と
    して、最新１タイムスロット時間（Ｔ＝Ｎ×Δｔ）分の
    離散フーリエ変換（ＤＦＴ）を順次行なって、前記Ｍ個
    の搬送周波数の各々に対するスペクトラム値Ｉ（ｋ）
    （ｋ＝１，２，．．．，Ｍ）を算出するためのＤＦＴ演
    算部と、 前記スペクトラム値Ｉ（ｋ）に対して、前記サンプリン
    グクロックの周期Δｔごとに、前記Ｍ個の搬送周波数の
    うち、しきい値を越える搬送周波数のみを候補搬送周波
    数として検出するためのしきい判定部と、 前記スペクトラム値Ｉ（ｋ）及び前記候補搬送周波数か
    ら、タイムスロット同期用の同期トリガ信号を発生する
    ための同期信号発生部と、 前記同期トリガ信号のアサート時における前記候補搬送
    周波数の全てを、受信搬送周波数として決定するための
    ラッチ部と、 前記受信搬送周波数の各々に対して、前記周波数選択部
    と同じ変換テーブルに基づいて、ｌｏｇ2 Ｍビットの受
    信データをそれぞれ出力するためのデコーダ部とを有す
    ることを特徴とするディジタル通信装置。
  8. 【請求項８】 請求項７記載のディジタル通信装置にお
    いて、 前記波形生成部は、Ｒを１以上の整数とし、周波数ステ
    ップ幅ΔｆをΔｆ＝１／Ｔ×Ｒとし、ｔを時間として、
    余弦波ｃｏｓ（２π×Δｆ×（２ｋ−１）×ｔ）と、正
    弦波（−１）k-1 ×ｓｉｎ（２π×Δｆ×（２ｋ−１）
    ×ｔ）と、周波数ｆｃの位相の異なる２つのキャリアｃ
    ｏｓ（２π×ｆｃ×ｔ）及びｓｉｎ（２π×ｆｃ×ｔ）
    とを用いて、 Ｗ１＝ｓｉｎ（２π×（ｆｃ＋（−１）k-1 ×Δｆ×
    （２ｋ−１））×ｔ） で表される前記利用搬送周波数に対応した周波数波形Ｗ
    １を、前記タイムスロットに同期した周波数直交変換に
    より、１タイムスロット時間Ｔごとに、前記伝送路へ前
    記送信信号として出力し、 前記ダウンコンバータ部は、前記伝送路から入力された
    受信信号を、前記周波数ｆｃにより、低域側の周波数帯
    域へ周波数ダウンコンバートすることを特徴とするディ
    ジタル通信装置。
  9. 【請求項９】 請求項７記載のディジタル通信装置にお
    いて、 前記波形生成部は、Ｒを１以上の整数とし、周波数ステ
    ップ幅ΔｆをΔｆ＝１／Ｔ×Ｒとし、ｔを時間として、
    余弦波ｃｏｓ（２π×Δｆ×（２ｋ−１）×ｔ）と、正
    弦波（−１）k ×ｓｉｎ（２π×Δｆ×（２ｋ−１）×
    ｔ）と、周波数ｆｃの位相の異なる２つのキャリアｃｏ
    ｓ（２π×ｆｃ×ｔ）及びｓｉｎ（２π×ｆｃ×ｔ）と
    を用いて、 Ｗ２＝ｓｉｎ（２π×（ｆｃ＋（−１）k ×Δｆ×（２
    ｋ−１））×ｔ） で表される前記利用搬送周波数に対応した周波数波形Ｗ
    ２を、前記タイムスロットに同期した周波数直交変換に
    より、１タイムスロット時間Ｔごとに、前記伝送路へ前
    記送信信号として出力し、 前記ダウンコンバータ部は、前記伝送路から入力された
    受信信号を、前記周波数ｆｃにより、低域側の周波数帯
    域へ周波数ダウンコンバートすることを特徴とするディ
    ジタル通信装置。
  10. 【請求項１０】 請求項７記載のディジタル通信装置に
    おいて、 前記波形生成部は、Ｒを１以上の整数とし、周波数ステ
    ップ幅ΔｆをΔｆ＝１／Ｔ×Ｒとし、ｔを時間として、
    余弦波ｃｏｓ（２π×Δｆ×ｋ×ｔ）と、正弦波（−
    １）k-1 ×ｓｉｎ（２π×Δｆ×ｋ×ｔ）と、周波数ｆ
    ｃの位相の異なる２つのキャリアｃｏｓ（２π×ｆｃ×
    ｔ）及びｓｉｎ（２π×ｆｃ×ｔ）とを用いて、 Ｗ３＝ｓｉｎ（２π×（ｆｃ＋（−１）k-1 ×Δｆ×
    ｋ）×ｔ） で表される前記利用搬送周波数に対応した周波数波形Ｗ
    ３を、前記タイムスロットに同期した周波数直交変換に
    より、１タイムスロット時間Ｔごとに、前記伝送路へ前
    記送信信号として出力し、 前記ダウンコンバータ部は、前記伝送路から入力された
    受信信号を、前記周波数ｆｃにより、低域側の周波数帯
    域へ周波数ダウンコンバートすることを特徴とするディ
    ジタル通信装置。
  11. 【請求項１１】 請求項７記載のディジタル通信装置に
    おいて、 前記波形生成部は、Ｒを１以上の整数とし、周波数ステ
    ップ幅ΔｆをΔｆ＝１／Ｔ×Ｒとし、ｔを時間として、
    余弦波ｃｏｓ（２π×Δｆ×ｋ×ｔ）と、正弦波（−
    １）k ×ｓｉｎ（２π×Δｆ×ｋ×ｔ）と、周波数ｆｃ
    の位相の異なる２つのキャリアｃｏｓ（２π×ｆｃ×
    ｔ）及びｓｉｎ（２π×ｆｃ×ｔ）とを用いて、 Ｗ４＝ｓｉｎ（２π×（ｆｃ＋（−１）k ×Δｆ×ｋ）
    ×ｔ） で表される前記利用搬送周波数に対応した周波数波形Ｗ
    ４を、前記タイムスロットに同期した周波数直交変換に
    より、１タイムスロット時間Ｔごとに、前記伝送路へ前
    記送信信号として出力し、 前記ダウンコンバータ部は、前記伝送路から入力された
    受信信号を、前記周波数ｆｃにより、低域側の周波数帯
    域へ周波数ダウンコンバートすることを特徴とするディ
    ジタル通信装置。
  12. 【請求項１２】 請求項７記載のディジタル通信装置に
    おいて、 前記ＤＦＴ演算部は、前記Ｍ個の搬送周波数の占有周波
    数帯域幅に等しい周波数（Ｍ×４×Δｆ）をサンプリン
    グ周波数（１／Δｔ）として前記離散フーリエ変換（Ｄ
    ＦＴ）を実行することを特徴とするディジタル通信装
    置。
  13. 【請求項１３】 請求項７記載のディジタル通信装置に
    おいて、 前記周波数選択部の変換テーブルは、前記周波数ダウン
    コンバート後の搬送周波数の周波数配置に対して、前記
    送信データがプログレッシブ符号配置となる変換テーブ
    ルであることを特徴とするディジタル通信装置。
  14. 【請求項１４】 請求項７記載のディジタル通信装置に
    おいて、 前記同期信号発生部は、 ｓを１以上かつＭ以下の整数とし、前記候補搬送周波数
    の各々のスペクトラム値をＩｄ（ｌ）（ｌ＝
    ０，．．．，ｓ）として、前記サンプリングクロックの
    周期Δｔごとに、 Ｃｆ＝Σk=1 M （Ｉ（ｋ））−Σl=0 s （Ｉｄ（ｌ）） で定義されるコスト関数Ｃｆを算出し、かつ時定数ＴＣ
    を１以上の整数とし、前記タイムスロットのΔｔきざみ
    の時間ポイントｉ（ｉ＝１，２，．．．，Ｎ）ごとに、
    前記時定数ＴＣで決定される最新ＴＣタイムスロット分
    の前記コスト関数Ｃｆの累積値Ｃ（ｉ）を保持し、該累
    積値Ｃ（ｉ）に対して、前記タイムスロットごとに最小
    値をとる時間ポイントを検出することにより、前記同期
    トリガ信号を発生することを特徴とするディジタル通信
    装置。
  15. 【請求項１５】 請求項１４記載のディジタル通信装置
    において、 前記周波数選択部に入力される送信データは、ランダム
    性を有することを特徴とするディジタル通信装置。
  16. 【請求項１６】 請求項１４記載のディジタル通信装置
    において、 前記同期信号発生部は、ｑを１以上の整数とし、前記時
    定数ＴＣをＭ×ｑとして、前記同期トリガ信号を発生す
    ることを特徴とするディジタル通信装置。
  17. 【請求項１７】 請求項７記載のディジタル通信装置に
    おいて、 前記ダウンコンバータ部は、自動利得制御（ＡＧＣ）ア
    ンプにより前記周波数ダウンコンバート後の信号の振幅
    正規化を行なう機能を更に有し、 前記しきい判定部は、前記候補搬送周波数中の最大とな
    るスペクトラム値に応じて前記しきい値を設定すること
    を特徴とするディジタル通信装置。
  18. 【請求項１８】 請求項７記載のディジタル通信装置に
    おいて、 前記波形生成部及び前記ダウンコンバータ部において用
    いられる基準周波数ｆｃを、ある搬送周波数のスペクト
    ラム値とその隣接搬送周波数のスペクトラム値との差に
    基づいて微調整するための周波数制御部を更に備えたこ
    とを特徴とするディジタル通信装置。
  19. 【請求項１９】 Ｍを４以上の整数として、サブバンド
    ごとにＭ個の搬送周波数による多値周波数シフトキーイ
    ング（ＭＦＳＫ）変調方式又は符号多重ＭＦＳＫ変調方
    式を用いるディジタル通信装置であって、１タイムスロット時間をＴとし、かつ周波数ステップ幅
    ΔｆをΔｆ＝１／Ｔとするとき、複数のサブバンドが互
    いにオーバーラップしないように周波数間隔がＭ×４×
    Δｆ又はＭ×２×Δｆに設定された複数の基準発振信号
    を発生するための複数の発振器と、所望のサブバンドの
    周波数ホッピングに合わせて前記複数の発振器のうちの
    いずれかの基準発振信号の周波数を局発周波数ｆｃとし
    て選択するためのセレクタとを有する基準発振部と、 前記サブバンドごとのＭ個の搬送周波数の各々が２／Ｔ
    以上の周波数間隔で直交して配置されるように、前記局
    発周波数ｆｃを用いた直交変調の結果をタイムスロット
    ごとに送信するための送信部と、 受信信号が入力されると、前記タイムスロットごとに受
    信した周波数を全て出力する受信部とを備え、 前記受信部は、 前記受信信号を、前記局発周波数ｆｃ以下の信号成分に
    起因した折り返し成分が直交関係を保ったまま前記局発
    周波数ｆｃ以上の周波数のすき間に配置されるように、
    低域側の周波数帯域へ周波数変換するためのダウンコン
    バータ部と、 前記ダウンコンバータ部の出力からサブバンドの１／２
    の帯域幅分の信号成分を取り出すためのローパスフィル
    タと、 前記ローパスフィルタの出力を離散フーリエ変換（ＤＦ
    Ｔ）するためのＤＦＴ演算部と、 前記ＤＦＴ演算部の出力をレベル判定して得られた周波
    数に係る受信データを出力するためのレベル判定部とを
    有する ことを特徴とするディジタル通信装置。
  20. 【請求項２０】 Ｍを４以上の整数として、１タイムス
    ロット時間Ｔの整数倍である一定時間間隔Ｌごとにラン
    ダムに選び出された連続するＭ個の搬送周波数による多
    値周波数シフトキーイング（ＭＦＳＫ）変調方式又は符
    号多重ＭＦＳＫ変調方式を用いるディジタル通信装置で
    あって、複数のサブバンドが互いにオーバーラップするように各
    サブバンドの周波数間隔に応じて設定された複数の基準
    発振信号のうち、所望のサブバンドの周波数ホッピング
    に合わせていずれかの基準発振信号の周波数を局発周波
    数ｆｃとして生成するための基準発振部と、 前記Ｍ個の搬送周波数の各々が２／Ｔ以上の周波数間隔
    で直交して配置されるように、前記局発周波数ｆｃを用
    いた直交変調の結果をタイムスロットごとに送信するた
    めの送信部と、 受信信号が入力されると、前記タイムスロットごとに受
    信した周波数を全て出力する受信部とを備え、 前記受信部は、 前記受信信号を、前記局発周波数ｆｃ以下の信号成分に
    起因した折り返し成分が直交関係を保ったまま前記局発
    周波数ｆｃ以上の周波数のすき間に配置されるように、
    低域側の周波数帯域へ周波数変換するためのダウンコン
    バータ部と、 前記ダウンコンバータ部の出力からサブバンドの１／２
    の帯域幅分の信号成分を取り出すためのローパスフィル
    タと、 前記ローパスフィルタの出力を離散フーリエ変換（ＤＦ
    Ｔ）するためのＤＦＴ演算部と、 前記ＤＦＴ演算部の出力をレベル判定して得られた周波
    数に係る受信データを出力するためのレベル判定部とを
    有する ことを特徴とするディジタル通信装置。
  21. 【請求項２１】 Ｍを４以上の整数として、サブバンド
    ごとにＭ個の搬送周波数による多値周波数シフトキーイ
    ング（ＭＦＳＫ）変調方式又は符号多重ＭＦＳＫ変調方
    式を用いるディジタル通信装置であって、 送信部と受信部とを備え、 前記受信部は、 Ｎを２以上の整数として、空間的に離れたＮ個の地点か
    ら受信された信号をそれぞれ低域側の周波数帯域へ周波
    数ダウンコンバートすることによりＮ系統のベースバン
    ド信号を供給するためのＮ本のダイバーシチ枝と、 前記Ｍ個の搬送周波数のそれぞれの信号レベルを算出す
    るためのＭ個の演算部で構成された周波数検出部と、 前記Ｍ個の演算部に対して前記Ｎ系統のベースバンド信
    号を割り当てるためのセレクタと、 前記Ｍ個の演算部のうちの特定の演算部で算出された信
    号レベルが一定時間内にしきいレベルを超えない場合に
    は、該特定の演算部に対して割り当てるベースバンド信
    号を変更するように前記セレクタを制御するためのタイ
    マとを有することを特徴とするディジタル通信装置。
  22. 【請求項２２】 複数のディジタル通信装置の間でタイ
    ムスロットを共有し、かつ多値周波数シフトキーイング
    （ＭＦＳＫ）変調方式又は符号多重ＭＦＳＫ変調方式を
    用いて半二重データ通信を行なうディジタル通信システ
    ムに用いられるディジタル通信装置であって、 １本のアンテナを共用する送信部と受信部とを備え、 前記受信部は、受信信号からタイムスロットのエッジ情報を取り出すた
    めのタイミング検出部と、 タイムスロットの同期制御のための再生同期信号と前記
    取り出されたエッジ情報との間の位相誤差を検出するた
    めの位相誤差検出部と、 前記検出された位相誤差を記憶するための位相誤差記憶
    部と、 前記記憶された位相誤差に基づいて前記再生同期信号を
    補正するための位相誤差補正部と、 受信状態から送信状態への切替え直前に前記位相誤差検
    出部により検出された位相誤差を基準位相誤差として前
    記位相誤差記憶部に記憶保持させた後、送信状態では前
    記記憶保持された基準位相誤差に基づくフィードフォワ
    ード制御により一定時間間隔ごとに前記位相誤差補正部
    に前記再生同期信号を補正させるためのタイマと を有す
    ることを特徴とするディジタル通信装置。
  23. 【請求項２３】 Ｍを２以上の整数として、タイムスロ
    ットごとにＭ個の搬送周波数を利用し、かつ多重度に応
    じて多値周波数シフトキーイング（ＭＦＳＫ）変調方式
    と周波数ホッピング（ＦＨ）変調方式とのいずれかを選
    択して周波数多重通信を行なうためのディジタル通信装
    置であって、 送信部と、受信部とを備え、 前記送信部は、 入力情報系列に応じた畳込み符号系列を供給するための
    畳込み符号器と、 前記畳込み符号系列に応じたインターリーブ系列を供給
    するためのインターリーバと、 前記インターリーブ系列に応じたＦＨ符号系列を供給す
    るＦＨ符号器と、 切替え信号に応じて前記インターリーブ系列と前記ＦＨ
    符号系列とのいずれか一方を送信系列として供給するた
    めの第１の切替器と、 前記タイムスロットごとに、互いに独立したＭ個の周波
    数成分のうち前記送信系列に対応した１個の周波数成分
    を含んだ送信信号を出力するためのＭ値独立信号送信部
    とを有し、 前記受信部は、 受信信号におけるＭ個の周波数成分の強度をしきい判定
    することにより生成されたしきい判定パターンを供給す
    るためのＭ値独立信号受信部と、 前記しきい判定パターンから多重度を判定し、該多重度
    に従って前記切替え信号を供給するための動作モード制
    御回路と、 前記しきい判定パターンに応じたＦＨ復号パターンを供
    給するためのＦＨ復号器と、 前記切替え信号に応じて前記しきい判定パターンと前記
    ＦＨ復号パターンとのいずれか一方を選択するための第
    ２の切替器と、 前記第２の切替器によって選択されたパターンに応じた
    多数決復号系列を供給するための多数決復号器と、 前記多数決復号系列に応じたデインターリーブ系列を供
    給するためのデインターリーバと、 前記デインターリーブ系列に応じた情報系列を出力する
    ためのビタビ復号部とを有することを特徴とするディジ
    タル通信装置。
  24. 【請求項２４】 請求項２３記載のディジタル通信装置
    において、 前記受信部は、前記しきい判定パターンから時間連続的
    に出現する成分を除去することにより生成されたバース
    ト除去パターンを、前記動作モード制御回路、前記ＦＨ
    復号器及び前記第２の切替器へ供給するためのバースト
    信号成分除去回路を更に有することを特徴とするディジ
    タル通信装置。
  25. 【請求項２５】 請求項２３記載のディジタル通信装置
    において、 前記ビタビ復号部は、 前記第２の切替器によって選択されたパターンからワー
    ド内の確定不能ビットを検出し、該確定不能ビットを消
    失ビットとして扱うことを指示するようにパンクチャ信
    号を供給するためのパンクチャ信号発生器と、 前記パンクチャ信号に応じたデインターリーブ・パンク
    チャ信号を供給するためのデインターリーバと、 前記デインターリーブ・パンクチャ信号に対応するビッ
    トを消失ビットとして扱いながら、前記デインターリー
    ブ系列に応じた情報系列を出力するためのビタビ復号器
    とを有することを特徴とするディジタル通信装置。
  26. 【請求項２６】 請求項２３記載のディジタル通信装置
    において、 前記多数決復号器は、前記第２の切替器によって選択さ
    れたパターンからビットごとの軟判定を行なうことによ
    り生成された多レベル復号系列を前記多数決復号系列と
    して供給する機能を有し、 前記デインターリーバは、前記多レベル復号系列に応じ
    た多レベルデインターリーブ系列を前記デインターリー
    ブ系列として供給する機能を有し、 前記ビタビ復号部は、前記多レベルデインターリーブ系
    列から軟判定復号化を行なうことにより生成された情報
    系列を出力する機能を有することを特徴とするディジタ
    ル通信装置。
  27. 【請求項２７】 周波数ホッピング（ＦＨ）符号器を備
    えたディジタル通信装置であって、 前記ＦＨ符号器は、 データの取り得る値の数をＭ＝２k （ｋは正の整数）と
    し、かつ素数ｐ及び正の整数ｒに対して、ガロア体の元
    の数をＱ＝ｐr （＞Ｍ）とするとき、次の関数ｆを用い
    た変換式、すなわち、 ｗ＝ｆ（ｘ） により、前記ガロア体の元であるデータ値ｘを、前記ガ
    ロア体の非零の元である符号ｗに変換するための変換手
    段と、 前記ガロア体の元であるユーザ識別番号をｉとし、前記
    ガロア体の原始元の１つをαとし、２以上かつｐr −１
    以下の整数Ｌに対して、Ｌ成分の拡散符号ベクトルを＾
    α＝（１，α，α2 ，…，αL-1 ）とし、かつＬ成分の
    単位ベクトルを＾ｅ＝（１，１，…，１）とするとき、
    次のガロア演算、すなわち、 ＾ｙ＝ｗ・＾α＋ｉ・＾ｅ により、前記符号ｗに応じて、Ｌ成分からなるホッピン
    グ符号ベクトル＾ｙを算出するための演算手段とを有す
    ることを特徴とするディジタル通信装置。
  28. 【請求項２８】 請求項２７記載のディジタル通信装置
    において、 前記ＦＨ符号器は、前記ガロア体のＱ個の元のうち相異
    なるＭ個の元からなるリストをＦとするとき、各々前記
    ホッピング符号ベクトル＾ｙの成分が前記リストＦに含
    まれているか否かを示すＬ成分からなる２値判定ベクト
    ルを算出するための手段を更に有することを特徴とする
    ディジタル通信装置。
  29. 【請求項２９】 請求項２８記載のディジタル通信装置
    において、 前記ガロア体の元の数Ｑは、Ｑ＝ｐr （＞Ｍ）を満たす
    全てのＱの値のうちの最小値であることを特徴とするデ
    ィジタル通信装置。
JP31113296A 1995-12-12 1996-11-22 ディジタル通信装置 Expired - Fee Related JP2804258B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP31113296A JP2804258B2 (ja) 1995-12-12 1996-11-22 ディジタル通信装置
US08/763,338 US5835529A (en) 1995-12-12 1996-12-11 Digital communication apparatus
KR1019960064289A KR100431588B1 (ko) 1995-12-12 1996-12-11 디지털통신장치
EP19960120002 EP0779726A3 (en) 1995-12-12 1996-12-12 Data transmission system using an FH (frequency hopped) or MFSK (multilevel frequency shift keying) modulation mode
US09/111,886 US6028886A (en) 1995-12-12 1998-07-08 Digital communication apparatus
US09/266,633 US6415005B2 (en) 1995-12-12 1999-03-11 Digital communication apparatus
US09/539,246 US6414983B1 (en) 1995-12-12 2000-03-30 Digital communication apparatus

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP32296795 1995-12-12
JP32295795 1995-12-12
JP283896 1996-01-11
JP7-322957 1996-07-12
JP8-183000 1996-07-12
JP18300096 1996-07-12
JP8-2838 1996-07-12
JP7-322967 1996-07-12
JP31113296A JP2804258B2 (ja) 1995-12-12 1996-11-22 ディジタル通信装置

Publications (2)

Publication Number Publication Date
JPH1079690A JPH1079690A (ja) 1998-03-24
JP2804258B2 true JP2804258B2 (ja) 1998-09-24

Family

ID=27518289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31113296A Expired - Fee Related JP2804258B2 (ja) 1995-12-12 1996-11-22 ディジタル通信装置

Country Status (4)

Country Link
US (4) US5835529A (ja)
EP (1) EP0779726A3 (ja)
JP (1) JP2804258B2 (ja)
KR (1) KR100431588B1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308295B1 (en) * 1996-10-08 2001-10-23 Arizona Board Of Regents Parallel spectral reed-solomon encoder and decoder
US6014398A (en) * 1997-10-10 2000-01-11 Cymer, Inc. Narrow band excimer laser with gas additive
JPH11163807A (ja) * 1997-09-29 1999-06-18 Matsushita Electric Ind Co Ltd 通信システム、送信器および受信器
US6178161B1 (en) * 1997-10-31 2001-01-23 Nortel Networks Corporation Communications methods and apparatus
US7027484B1 (en) * 1998-07-10 2006-04-11 Qualcomm Incorporated Method and apparatus for transmitting and receiving high speed data using code division multiple access channels
US7076228B1 (en) * 1999-11-10 2006-07-11 Rilling Kenneth F Interference reduction for multiple signals
US6636553B1 (en) * 1998-12-29 2003-10-21 Texas Instruments Incorporated Pseudorandom noise generator for WCDMA
US6970501B1 (en) * 1999-05-17 2005-11-29 Paradyne Corporation Method and apparatus for automatic selection and operation of a subscriber line spectrum class technology
US20010048727A1 (en) * 2000-01-10 2001-12-06 Schmutz Thomas R. Method and apparatus for automatic gain control on a time slot by time slot basis
US20020039388A1 (en) * 2000-02-29 2002-04-04 Smart Kevin J. High data-rate powerline network system and method
US6292128B1 (en) 2000-04-04 2001-09-18 The United States Of America As Represented By The Secretary Of The Air Force Time domain detection and clockless logic electronic warfare receiver
TW457762B (en) * 2000-10-02 2001-10-01 Tricome Microwave Electronics High-speed power-saving encoded M-bit FSK modulator
US20020186781A1 (en) * 2001-05-08 2002-12-12 Masaaki Usui Rapid information transmission method
US20030200548A1 (en) * 2001-12-27 2003-10-23 Paul Baran Method and apparatus for viewer control of digital TV program start time
KR100520621B1 (ko) * 2002-01-16 2005-10-10 삼성전자주식회사 가중화된 비이진 반복 누적 부호와 시공간 부호의 부호화방법 및 장치
AU2003282898A1 (en) * 2002-09-30 2004-04-19 Utstarcom, Inc. Frequency mapped coding for signal error correction
US7460559B2 (en) * 2002-10-17 2008-12-02 Alereon, Inc. Methods and sets of piconets using time frequency division multiple access
JP4410989B2 (ja) * 2002-12-12 2010-02-10 キヤノン株式会社 画像処理装置及び画像復号処理装置
US9374828B2 (en) * 2003-01-13 2016-06-21 Hamilton Sundstrand Corporation Channel allocation for a multi-device communication system
JP4416572B2 (ja) * 2004-05-27 2010-02-17 富士通株式会社 信号処理回路
CN100559905C (zh) * 2005-07-20 2009-11-11 大唐移动通信设备有限公司 基带芯片
US9413550B2 (en) * 2005-09-06 2016-08-09 Sigma Designs Israel S.D.I. Ltd Collision avoidance media access method for shared networks
US7778311B2 (en) * 2005-10-04 2010-08-17 Sirf Technology Holdings, Inc. Bit synchronization for weak navigational satellite signals
US8264829B2 (en) * 2005-11-09 2012-09-11 George Moser Reconfigurable computer
JP4709013B2 (ja) * 2006-01-11 2011-06-22 Ｏｋｉセミコンダクタ株式会社 Ｆｓｋ信号検波器
US8908613B2 (en) 2006-10-26 2014-12-09 Qualcomm Incorporated Progressive information beacon symbols
KR100778345B1 (ko) * 2006-11-14 2007-11-22 한국전자통신연구원 다중 안테나를 이용한 무선 공간 채널의 양방향 측정기능을 가지는 채널 측정 장치
KR100956065B1 (ko) * 2007-12-20 2010-05-07 주식회사 제이캐스트 와이브로／와이맥스 통신방식의 동적 대역할당 시스템
JP2009170968A (ja) * 2008-01-10 2009-07-30 Futaba Corp 超広帯域無線送信装置、超広帯域無線受信装置、及び超広帯域無線送受信装置
US7995675B2 (en) * 2008-02-14 2011-08-09 International Business Machines Corporation Apparatus and method to communicate information within a data storage library
US8355666B2 (en) * 2008-09-10 2013-01-15 Qualcomm Incorporated Apparatus and method for interference-adaptive communications
US9520986B2 (en) * 2009-03-30 2016-12-13 Coriant Operations, Inc. Method and appartus for exchanging data between devices operating at different clock rates
FR2952268B1 (fr) * 2009-10-30 2011-12-09 Canon Kk Procede et dispositif de gestion de communications dans un reseau sans fil, produit programme d'ordinateur et moyen de stockage correspondants.
US8677224B2 (en) * 2010-04-21 2014-03-18 Decawave Ltd. Convolutional code for use in a communication system
GB2494146B (en) * 2011-08-31 2018-05-09 Qualcomm Technologies Int Ltd Chirp communications
JP6488909B2 (ja) * 2014-07-31 2019-03-27 ブラザー工業株式会社 露光装置、画像形成装置、制御方法、コンピュータプログラム
CN105634722B (zh) * 2015-12-28 2018-12-14 西安电子科技大学 一种mfsk伪装为跳频体制的抗截获方法
US9667307B1 (en) 2016-03-31 2017-05-30 Cohere Technologies Wireless telecommunications system for high-mobility applications
US11347964B2 (en) * 2017-08-07 2022-05-31 Renesas Electronics Corporation Hardware circuit
KR102457566B1 (ko) * 2018-02-22 2022-10-21 한국전자통신연구원 데이터 패킷의 버스트의 길이에 기초하여 변복조를 수행하는 변복조기 및 상기 복조기가 수행하는 방법
US11516057B1 (en) * 2021-09-30 2022-11-29 Silicon Laboratories Inc. Generating a preamble portion of an orthogonal frequency division multiplexing transmission having frequency disruption
TWI790960B (zh) * 2022-04-18 2023-01-21 國立中山大學 實數弦波基底轉換電路
CN116232825B (zh) * 2023-04-28 2023-07-04 北京国电高科科技有限公司 信息调制、信息解调方法及装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227255A (en) * 1979-04-11 1980-10-07 Telcom, Inc. Signal classifier
US4271524A (en) * 1980-02-25 1981-06-02 Bell Telephone Laboratories, Incorporated Spread spectrum FH-MFSK receiver
US4320514A (en) * 1980-06-09 1982-03-16 Bell Telephone Laboratories, Incorporated Spread spectrum FH-MFSK radio receiver
US4383323A (en) * 1980-06-09 1983-05-10 Bell Telephone Laboratories, Incorporated Spread spectrum FH-MFSK transmitter and receiver
US4392231A (en) * 1980-06-30 1983-07-05 Bell Telephone Laboratories, Incorporated Spread spectrum FH-MFSK decoder
JPS63107242A (ja) * 1986-10-24 1988-05-12 Kokusai Electric Co Ltd 周波数ホツピング（ｆｈ）変調器回路
EP0439539B1 (fr) * 1988-10-21 1994-07-20 Thomson-Csf Emetteur, procede d'emission et recepteur
JP2527104B2 (ja) * 1990-01-22 1996-08-21 三菱電機株式会社 直交系列発生器および直交系列発生器を備えたレ―ダ装置
US5103459B1 (en) * 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
US5166953A (en) * 1990-10-30 1992-11-24 General Electric Company Technique for frequency-hopped spread spectrum communications
US5170413A (en) * 1990-12-24 1992-12-08 Motorola, Inc. Control strategy for reuse system assignments and handoff
FR2671923B1 (fr) * 1991-01-17 1993-04-16 France Etat Dispositif de demodulation coherente de donnees numeriques entrelacees en temps et en frequence, a estimation de la reponse frequentielle du canal de transmission et seuillage, et emetteur correspondant.
DE4223141A1 (de) * 1991-11-29 1993-06-03 Telefunken Systemtechnik Verfahren zur automatischen klassifikation digital modulierter signale und anordnung zum ausfuehren des verfahrens
JP2904986B2 (ja) * 1992-01-31 1999-06-14 日本放送協会 直交周波数分割多重ディジタル信号送信装置および受信装置
US5353352A (en) * 1992-04-10 1994-10-04 Ericsson Ge Mobile Communications Inc. Multiple access coding for radio communications
EP0599500B1 (en) * 1992-11-20 2000-04-19 Ntt Mobile Communications Network Inc. Frequency diversity transmitter and receiver
KR0143039B1 (ko) 1993-02-26 1998-08-01 사토 후미오 다이버시티 수신기
SE503548C2 (sv) * 1993-10-01 1996-07-01 Telia Ab Anordning i OFDM fleranvändarsystem
US5410538A (en) * 1993-11-09 1995-04-25 At&T Corp. Method and apparatus for transmitting signals in a multi-tone code division multiple access communication system
US5442660A (en) * 1994-01-10 1995-08-15 Industrial Technology Research Institute Frequency hopping sequence using galois field
US5717722A (en) * 1994-11-08 1998-02-10 Anritsu Corporation Precision symbol demodulation system for multi-carrier modulation signal
US5636246A (en) * 1994-11-16 1997-06-03 Aware, Inc. Multicarrier transmission system
US5604806A (en) * 1995-01-20 1997-02-18 Ericsson Inc. Apparatus and method for secure radio communication
US5841776A (en) * 1995-12-29 1998-11-24 Lucent Technologies Inc. Apparatus and method for a high throughput fiber-optic access network using code division multiple access

Also Published As

Publication number Publication date
KR100431588B1 (ko) 2004-10-14
US6415005B2 (en) 2002-07-02
EP0779726A3 (en) 1997-12-10
US6028886A (en) 2000-02-22
KR970056495A (ko) 1997-07-31
US20010001617A1 (en) 2001-05-24
US6414983B1 (en) 2002-07-02
US5835529A (en) 1998-11-10
EP0779726A2 (en) 1997-06-18
JPH1079690A (ja) 1998-03-24

Similar Documents

Publication Publication Date Title
JP2804258B2 (ja) ディジタル通信装置
US5210770A (en) Multiple-signal spread-spectrum transceiver
US6628699B2 (en) Receiving a spread spectrum signal
US6047016A (en) Processing a spread spectrum signal in a frequency adjustable system
US5267271A (en) Signal analysis technique for determining a subject of binary sequences most likely to have been transmitted in a multi-node communication network
US5483550A (en) Mobile cellular radio systems
JP4008057B2 (ja) 短いバースト性ダイレクト取得、ダイレクトシーケンス拡張スペクトル・レシーバ
US6353627B1 (en) High data rate spread-spectrum system and method
WO1992020178A1 (en) Spread spectrum correlator
WO1998059429A1 (en) Acquiring a spread spectrum signal
EP0992135A1 (en) Bandpass correlation of a spread spectrum signal
JP2007524267A (ja) 並列スペクトラム拡散通信システムおよび方法
US6741638B2 (en) Bandpass processing of a spread spectrum signal
JPH09321682A (ja) 通信システム，通信方法及び端末装置
US5666379A (en) Best-of-M pulse position modulation detector
JPH09321721A (ja) 送信方法，送信装置，受信方法及び受信装置
US6101213A (en) Method system and computer program product for spread spectrum communication using circular waveform shift-keying
US5568507A (en) Geometric harmonic modulation (GHM) - analog implementation
US6678315B1 (en) Code phase setting method and apparatus
JP2003229789A (ja) 無線データ送信装置、及び無線データ受信装置
Wilhelmsson et al. Analysis of BFSK frequency-hopped spread-spectrum multiple-access over a Rayleigh fading channel
IES980213A2 (en) A satellite communication system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980630

LAPS Cancellation because of no payment of annual fees