KR970056495A

KR970056495A - 디지털 통신 장치

Info

Publication number: KR970056495A
Application number: KR1019960064289A
Authority: KR
Inventors: 쇼이치 고가; 유지 이가타; 사토시 하사코; 마사히로 마키; 미치노리 기시모토
Original assignee: 모리시다 요이치; 마쯔시다 덴키 산교 가부시키가이샤
Priority date: 1995-12-12
Filing date: 1996-12-11
Publication date: 1997-07-31
Also published as: US6415005B2; EP0779726A2; US6414983B1; KR100431588B1; US5835529A; JPH1079690A; US6028886A; US20010001617A1; JP2804258B2; EP0779726A3

Abstract

본 발명은 채널의 사용 상황에 따라 적절히 FH 방식과 MFSK방식을 사용함으로써 신뢰성이 높고 고속의 데이터 전송을 행할 수 있는 디지털 통신 장치에 관한 것이다. 수신부(R)에 대하여 전송로에서 수신 신로가 입력되면, 신호 처리부(DS)에서 반송 주파수 마다 스펙트럼 강도가 출력되고, 채널 검출부(CD)에 있어서 스팩트럼 강도에서 타임 슬롯의 위상 제어와, MFSK 변조 또는 FH 번조의 변조상식의 선택과, 검출된 반송 주파수의 대응하는 수단 부호 데이터의 출력이 행해지고, 복호화부(DE)에 있어서 수신부로 데이터에 수신 정보 데이터가 출력된다. 또, 송신부(T)에 대하여 송신 정보 데이터가 입력되면 선택된 변조 방식에 따라 부호화부(CO)에 있어서, 송신 정보데이터에서 송신 부호 데이터가 출력되고, 채널 발생부(CG)에 있어서 송신 부호 데이터에서 이용하는 반송 주파수가 출력되고, 파형 생성부(WG)에 있어서 전송로로 전송 신호가 출려된다.

Description

디지탈 통신 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 디지털 통신 장치의 구성예를 도시한 블록도, 제3도는 제1도 중의 수신부의 상세 구성예를 도시한 블록도, 제30도는 제28도 중의 여현파 정현파 생성부의 상세 구성예를 도시한 블록도

Claims

복수의 디지털 통신 장치 사이에서 타임 슬롯을 공유하고, M, N을 정수로 하여 타임 슬롯마다 M개의 반송 주파수 중에서 N개의 반송 주파수를 이용하되, N이 1이면 다중 주파수 시프트 키인(MFSK)변조 방식을, N이 2이상이면 주파수 호핑(FH)변조 방식을 선택하여 N채널이 주파수 다중 통신을 행하는 디지털 통신시스템에 이용되는 디지털 통신 장치에 있어서, 전송로에서 수신 신호가 입력되면 수신정보 데이터를 출력하는 수신부와, 송신 정보 데이터가 입력되면 상기 전송로로 송신 신호를 출력하는 송신부를 구비하고, 상기 수신부는, 상기 전송로에서 상기 수신 신로가 입력되면 이 수신 신호에 대하여 상기 타임 슬롯마다 상기 M개의 반송 주파수에 대한 스펙트럼 강도를 산출하여 출력하기 위한 신호 처리부와, 상기 스펙트럼 강도에 기초하여 채널을 검출하고, 상기 타임 슬롯의 위상 제어를 행하고, 다시 MFSK 변조 방식인지 FH변조 방식인지를 선택하는 동시에, 각 채널에 대한 수신 부호 데이터를 출력하기 위한 채널 검출부와, 상기 선택된 변도 방식에 따라 상기 수신 부호 데이터에 대한 부호화를 행하고, 상기 수신 정보 데이터를 출력하기 위한 부호화부를 가지며, 상기 송신부는, 상기 송신 정보 데이터가 입력되면 상기 선택된 변조 방식에 따라 상기 송신 정보데이터에 대한 부호화를 행하고, 송신 부호 데이터를 출력하기 위한 부호와 부와, 상기 송신 부호 데이터에 대하여 채널을 할당하여, 이 채널에 대한 반송 주파수를 선택하여 출력하기 위한 채널 발생부와, 상기 선택된 반송 주파수의 신호 파형을 상기 타임 슬롯에 동기하여 상기 전송로에 상기 송신 신호로서 출력하기 위한 파형 생성부를 포함하는 것을 특징으로하는 디지털 통신 장치.
제1항에 있어서, 상기 채널 검출부는 타임 슬롯마다 반송 주파수 중에서 스펙트럼 강도의 최대값을 검출하고, 타임 슬롯마다 연속하는 상기 최대값의 차에 따라 상기 타임 슬롯의 위상 제어를 행하는 것을 특징으로하는 디지털 통신 장치.
제1항에 있어서, 상시 신호 처리부는 캐리어 센스에 의해 캐리어 검출된 경우에만 간헐적으로 이산 푸리에 변환 처리를 행하는 것을 특징으로 하는 디지털 통신 장치.
제1항에 있어서, 상기 부호화부는 송신 개시시의 미리 결정된 시간을 프리앰블로 하여, 최하위 반송 주파수에서 최상위 반송 주파수까지를 상방 주파수 소인(업 처프)하거나, 최상위 반송 주파수에서 최하위 반송 주파수 까지를 하방 주파수 소인(다운 처프)하는 송신 부호 데이터열을 1회 이상 발생하는 것을 특징으로 하는 디지털 통신 장치.
제4항에 있어서, 상기 채널 검출부는 업 처프 검출시 또는 다운 처프 검출시 주파수 가변 범위를 산출하고, 각 디지털 통신 장치간의 기준 발진 주파수의 주파수 오차를 디지털 보정하는 것을 특징으로하는 디지털 통신 장치.
제1항에 있어서, 상기 채널 발생부는 연속하는 반송 주파수에 대하여 프로그레시브 부호 나열로 정보를 할당하는 것을 특징으로 하는 디지털 통신 장치.
복수의 디지털 통신 장치 사이에서 타임 슬롯을 공유하고, M을 2이상의 정수로 하여 타임 슬롯마다 M개의 반송 주파수 중에서 복수의 채널의 각각에 대한 반송 주파수를 각각 선택하여 주파수 다중 통신을 행하는 디지털 통신 시스템에 이용되는 디지털 통신 장치에 있어서, 송신 데이터가 입력되면 전송로로 송신 신호를 출력하는 송신부와, 상기 전송로에서 수신 신호가 입력되면 수신 데이터를 출력하는 수신부를 포함하며, 상기 송신부는, 상기 입력된 데이터에 대하여 log₂M 비트마다 변환 테이블에 기초하여 상기 M개의 반송 주파수중에서 이용 반송 주파수를 결정하기 위한 주파수 선택부와, 상기 이용 반송 주파수에 대응한 주파수 파형을 상기 타임 슬롯에 동기하여 1타임 슬롯 시간(T)마다 상기 전송로에 상기 송신 신호로서 출력하기 위한 파형 생성부를 포함하며, 상기 수신부는, 상기 전송로에서 입력된 수신 신호를 저역측의 주파수 대역으로 주파수 다운 컨버트하기 위한 다운 컨버터부와, 상기 주파수 다운 컨버터 후의 신호에 대하여 샘플링 클록의 주기(△t)마다, N을 M이상의 정수로 하여, 최신 1타임 슬롯 시간(T= N×△t)분의 이산 푸리에 변환(DFT)을 순차행하여 상기 M개의 반송 주파수의 각각에 대한 스펙트럼 값(I(k))(k=1,2,..., M)을 산출하기 위한 DFT 연산부와, 상기 스펙트럼값(I(k))에 대하여 상기 샘플링 클록의 주기(△t)마다 상기 M개의 반송 주파수 중 임계치를 넘는 반송 주파수만을 후보 반송 주파수로서 검출하기 위한 임계치 판정부와, 상기 스펙트럼 값(I(k))및 상기 후보 반송 주파수에서 타임 슬롯의 동기용 동기 트리거 신호를 발생하기 위한 동기 신호 발생부와, 상기 동기 트리거 신호의 어서트시에 있어서 상기 후보 반송 주파수의 모두를 수신 방송 주파수로 결정하기 위한 래치부와, 상기 수신 방송 주파수의 각각에 대하여 상기 주파수 선택부와 같은 변환 테이블에 기초하여 log₂M 비트의 수신 데이터를 가각 출력하기 위한 디코더부를 포함하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 파형 생성부는 R을 1이상의정수로 하고, 주파수 스텝폭(△f)을 △f=1/T×R로 하고, t를 시간으로 하여 여현파 cos(2π×△f×(2k-1)×t)와, 정현파 (-1)^k-1×sin(2π×△f×(2k-1)×t)와, 주파수(fc)의 위상이 다른 2개의 캐리어 cos(2π×fc×t) 및 sin(2π×fc×t)를 이용하여, W1=sin(2π×(fc+(-1)^k-1×△f×(2k-1)×t)로 나타내는 상기 이용 반송 주파수에 대응한 주파수 파형(W1)을 상기 타임 슬롯에 동기한 주파수 직교 변환에 의해 1타임 슬롯 시간(T)마다 상기 전송로로 상기 송신 신호로서 출력하고, 상기 다운 컨버터부는 상기 전송로에서 입력된 수신 신호를 상기 주파수(fc)에 의해 저역측의 주파수 대역으로 주파수 다운 컨버트하는 것을 포함하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 파형 생성부는 R을 1이상의 정수로 하고, 주파수 스텝폭 (△f)을 △f=1/T×R로 하고, t를 시간으로 하여 여현파 cos(2π×△f×(2k-1)×t) 와, 정현파 (-1)^k×sin(2π×△f×(2k-1)×t)와, 주파수(fc)의 위상이 다른 2개의 캐리어 cos(2π×fc×t) 및 sin(2π×fc×t)을 이용하여, W2=sin(2π×(fc+(-1)^k×△f×(2k-1)×t)로 나타내는 상기 이용 반송 주파수에 대응한 주파수 파형(W2)을 상기 타임 슬롯에 동기한 주파수 직교 변환에 의해 1타임 슬롯 시간(T)마다 상기 전송로에 상기 송신 신호로서 출력하고, 상기 다운 컴버터부는 상기 전송로에서 입력된 수신 신호를 상기 주파수(fc)에 의해 저역측의 주파수 대역으로 주파수 다운 컨버트 하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 파형 생성부는 R을 1이상의 정수로 하고, 주파수 스텝폭(△f)을 △f=1/T×R로 하고, t를 시간으로 하여 여현파 cos(2π×△f×(2k-1)×t) 와, 정현파 (-1)^k-1×sin(2π×△f×(2k-1)×t)와, 주파수(fc)의 위상이 다른 2개의 캐리어 cos(2π×fc×t) 및 sin(2π×fc×t)을 이용하여, W3=sin(2π×(fc+(-1)^k-1×△f×k)×t)로 나타내는 상기 이용 반송 주파수에 대응한 주파수 파형(W3)을 상기 타임 슬롯에 동기한 주파수 직교 변환에 의해 1타임 슬롯 시간(T)마다 상기 전송로로 상기 송신 신호로서 출력하고, 상기 다운 컨버터부는 상기 전송로에서 입력된 수신 신호를 상기 주파수(fc)에 의해 저역측의 주파수 대역으로 주파수 다운 컨버트하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 파형 생성부는 R을 1이상의 정수로 하고, 주파수 스텝록(△f)을 △f=1/T×R로 하고, t를 시간으로 하여 여현파 cos(2π×△f×k×t) 와, 정현파 (-1)^k×sin(2π×△f×k×t)와, 주파수(fc)의 위상이 다른 2개의 캐리어 cos(2π×fc×t) 및 sin(2π×fc×t)을 이용하여, W4=sin(2π×(fc+(-1)^k×△f×k)×t)로 나타내는 상기 이용 반송 주파수에 대응한 주파수 파형(W4)을 상기 타임 슬롯에 동기한 주파수 직교 변환에 의해 1타임 슬롯(T)마다 상기 전송로로 상기 송신신호로서 출력하고, 상기 다운 컨버터부는 상기 전송로에서 입력된 수시 신호를 상기 주파수(fc)에 의해 저역측의 주파수 대역으로 주파수 다운 컨버트하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 DFT연산부는 상기 M개의 반송 주파수의 점유 주파수 대역폭과 같은 주파수(M×4×△f)를 샘플링 주파수(1/△t)로 하여 상기 이산 푸리에 변환(DFT)을 실행하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 주파수 선택부의 변환 테이블은 상기 주파수 다운 컨버트 후의 반송 주파수의 주파수 배치에 대하여 상기 송신 데이터가 프로그레시브 부호 배치로 되는 변환 테이블인 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 동기 신호 발생부는, s를 1이상 M이하의 정수로 하고, 상기 후보 반송 주파수의 각각의 스펙트럼 값을 Id(1)(l=0,...,s)로 하여 상기 샘플링 클록의 주기(△t)마다, Cf=∑_k=1 ^M(I(k))-∑_i=0 ^s(Id(1))로 정의되는 코스트 함수(Cf)를 산출하고, 또 시정수(TC)를 1이상의 정수로 하고, 상기 타임 슬롯의 △t시각의 시간 포인트(i(i=1,2..., N))마다 상기 시정수(TC)로 결정되는 최신 TC 타임 슬롯분의 상기 코스트 함수(Cf)의 누적값(C(i))을 유시하고, 이 누적값(C(i))에 대하여 상기 타임 슬롯마다 최소값을 취하는 시간 포인트를 검출함으로써, 상기 동기 트리거 신호를 발생하는 것을 특징으로 하는 디지털 통신 장치.
제14항에 있어서, 상기 주파수 선택부에 입력되는 송신 데이터는 랜덤성을 갖는 것을 특징으로 하는 디지털 통신 장치.
제14항에 있어서, 상기 동기 신호 발생부는 q를 1이상의 정수로 하고, 상기 시정수(TC)를 M×q로 하여 상기 동기 트리거 신호를 발생하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 다운 컨버터부는 자동 이득 제어(AGC)앰프에 의해 상기 주파수 다운 컨버터 후의 신호의 진폭 정규화를 행하는 기능을 추가로 포함하며, 상기 임계 판정부는 상기 후보 반송 주파수 중의 최대로 되는 스펙트럼 값에 따라 상기 임계치를 설정하는 것을 특징으로 하는 디지털 통신 장치.
제7항에 있어서, 상기 파형 생성부 및 상기 다운 컨버터부에서 이용되는 기준 주파수(fc)를 어느 반송 주파수의 스펙트럼 값과 그 인접 반송 주파수의 스펙트럼 값과의 차에 기초하여 미세조정하기 위한 주파수 제어부를 추가로 구비한 것을 특징으로 하는 디지털 통신 장치.
M을 4이상의 정수로 하여 서브밴드 마다 M개의 반송 주파수에 의한 다중 주파수 시프트 키잉(MFSK)변조방식 또는 부호 다중 MFSK 변조방식을 이용하는 디지털 통신장치에 있어서, 주파수가 전환되는 시간을 T라 하면 상기 서브 밴드마다의 M개의 반송 주파수의 각각의 2/T 이상의 주파수 간격을 직교하여 배치되어 있는 것을 특징으로 하는 디지털 통신 장치.
M을 4이상의 정수로 하고, 일정 시간 간격(L)마다 랜덤하게 선출된 연속하는 M개의 반송 주파수에 의한 다중 주파수 시프트 키잉(MFSK)변조방식 또는 부호 다중 MFSK 변조방식을 이용하는 디지털 통신장치에 있어서, 주파수가 전환되는 시간을 T라하면, 상기 시간간격(L)은 상기 전환 시간(T)의 정수배이며, 또 상기 M개의 반송 주파수의 각각은 2/T 이상의 주파수 간격으로 직교하여 배치되어 있는 것을 특징으로 하는 디지털 통신 장치.
M을 4이상의 정수로 하고, 서브 밴드마다 M개의 반송 주파수에 의한 대중 주파수 시프트 키잉(MFSK)변조방식 또는 부호 다중 MFSK 변조방식을 이용하는 디지털 통신 장치에 있어서, 송시부와 수신부를 구비하고, 상기 수신부는, N을 2이상의 정수로 하여 공간적으로 떨어진 N개의 지점으로부터 수신된 신호를 각각 저역측의 주파수 대역으로 주파수 다운 컨버트함으로써 N계통의 베이스 밴드 신호를 공급하기 위한 N개의 다이버시티 가지와, 상기 M개의 반송 주파수의 각각의 신호 레밸을 산출하기 위한 M개의 연산부로 구성된 주파수 검출부와, 상기 M개의 연산부에 대하여 상기 N계통의 베이스 밴드 신호를 발당하기 위한 셀렉터와, 상기 M개의 연산부 중의 특정한 연산부로 산출된 신호 레밸이 일정 시간 내에 임계 레밸을 넘지 않은 경우에는 이 특정한 연산부에 대하여 할당되는 베이스 밴드 신호를 변경하도록 상기 셀렉터를 제어하기 위한 타이머를 갖는 것을 특징으로 하는 디지털 통신 장치.
복수의 디지털 통신 장치 사이에서 타임 슬롯을 공유하고, 다중 주파수 시프트 키잉(MFSK)변조방식 또는 부호 다중 MFSK변조방식을 이용하여 반이중 데이터 통신을 행하는 디지털 통신 시스템에 이용되는 디지털 통신 장치에 있어서, 1개의 안테나를 공용하는 송신부와 수신부를 구비하고, 상기 수신부는 수신 상태에서 송신상태로의 전환 직전의 위상 오차를 기준 위상 오차로서 기억하기 위한 제1수단과, 수신 상태에서 송신 상태로의 전환후에 상기 기억된 기준 위상 오차에 기초하여 피드 포워드 제어에 의해 타임 슬롯의 동기 제어를 위한 재상 동기 신호를 생성하고, 또 이 생성된 재상 동기 신호를 상기 송신부로 공급하기 위한 제2수단을 포함하는 것을 특징으로 하는 디지털 통신 장치.
M을 2이상의 정수로 하여 타임 슬롯 마다 M개의 반송 주파수를 이용하고, 또 다중도에 따라 다중 주파수 시프트 키잉(MFSK)변조방식과 주파수 호핑(FH)변조방식중 어느 하나를 선택하여 주파수 다중 통신을 행하기 위한 디지털 통신 장치에 있어서, 송신부와 수신부를 구비하고, 상시 송신부는, 입력정보 계열에 따른 콘벌루션 부호 계열을 공급하기 위한 콘벌루션 부호기와, 상기 콘벌루션 부호 계열에 따른 인투리브 계열을 공급하기 위한 인터리버와, 상기 인터리브 계열에 따른 FH부호 계열을 공급하는 FH부호기와, 전환 시간에 따라 상기 인터리브 계열과 상기 FH부호 계열의 어느 한쪽을 송신 계열로서 공급하기 위한 제1전환기와, 상기 타임 슬롯 마다 서로 독립된 M개의 주파수 성분 중 상기 송신 계열에 대응한 1개의 주파수 성분을 포함한 송신 신호를 출력히기 위한 M값 독립 신호 송신부를 포함하며, 상기 수신부는, 수신 신호에서의 M개의 주파수 성분의 강도를 임계 판정함으로써 생성된 임계 판정 패턴을 공급하기 위한 M값 독립 신호 수신부와, 상기 임계 판정 패턴으로부터 다중도를 판정하고, 이 다중도에 따라 상기 전환 신호를 공급하기 위한 동작모드 제어회로와, 상기 임계 판정 패턴에 따른 FH복호 패턴을 공급하기 위한 FH복호기와, 상기 전환 신호에 따라 상기 입계 판정 패턴과 상기 FH복호 패턴의 어느 한쪽을 선택하기 위한 제2전환기와, 상기 제2전환기에 의해 선택된 패턴에 따른 다수결 복호 계열을 공급하기 위한 다수결 복호기와, 상기 다수결 복호 계열에 따른 디인터리브 계열을 공급하기 위한 디인터리버와, 상기 디인터리브 계열에 따른 정보 계열을 출력하기 위한 비터비 복호부를 포함하는 것을 특징으로 하는 디지털 통신 장치.
제23항에 있어서, 상기 수신부는 상기 임계판정 패턴으로부터 시간 연속적으로 출현한는 성분을 제거함으로써 생성된 버스트 제거 패턴을 상기 동작모드 제어회로, 상기 FH 복호기 및 상기 제2전환기로 공급하기 위한 버스트 신호성분 제거회로를 추가로 포함하는 것을 특징으로 하는 디지털 통신 장치.
제23항에 있어서, 상기 비터비 복호부는, 상기 제2전환기에 의해 선택된 패턴으로부터 워드 내의 확정불능 비트를 검출하고, 이 확정 불능 비트를 소실 비트로서 취급하는 것을 지시하도록 펀처 신호를 공급하기위한 펀처 신호 발생기와, 상기 펀처신호에 따른 디인터리브·펀처신호를 공급하기 위한 디인터리버와,상기디인터리브·펀처신호에 대응하는 비트를 소실비트로서 취급하면서 상기 디인터리브 계열에 따른 정보 계열을 출력하기 위한 비터비 복호기를 포함하는 것을 특징으로 하는 디지털 통신 장치.
제23항에 있어서, 상기 다수결 복호기는 상기 제2전환기에 의해 선택된 패턴으로부터 비트마다 연판정을 행함으로써 생성된 다레벨 복호 계열을 상기 다수결 복호 계열로서 공급하고, 상기 디인터리버는 상기 다레벨 복호 계열에 따른 다레벨 디인터리브 계열을 상기 디인터리브 계열로서 공급하며, 상기 비터비 복호부는 상기 디레벨 디인터리브 계열로부터 연판정 복호화를 행함으로써 생성된 정보 계열을 출력하는 것을 특징으로 하는 디지털 통신 장치.
주파수 호핑(FH)부호기를 구비한 디지털 통신 장치에 있어서, 상기 FH부호기는, 데이터 취득값의 수를 M=2^k(k는 정의 정수)로하고, 또 수소(p)및 정의 정수(r)에 대하여 갈로아체의 원(元)의 수를 Q=p^r(〉M)으로 할때, 다음의 함수(f)를 이용한 변환식, 즉 w=f(x)에 의해 상기갈로아체의 원(元)인 데이터값(x)을 상기 갈로아체의 0이 아닌 원인 부호(w)로 변환하기 위한 변환수단과, 상긱 갈로아체의 원인 상용자 식별번호를 i로 하고, 상기 갈로아체의 원시원의 하나를 α로 하고, 2이상 p^r-1이하로 정수(L)에 대하여 L성분의 확산 부호 벡터를 ＾α=(1,α,α²....,α^L-1)로 하고, 또 L성분의 단위 벡터를 ＾e=(1,1,....1)로 할때, 다음 의 갈로아 연산, 즉, ＾y=wㆍ＾α+iㆍ＾e에 의해 상기 부호(w)에 따라 L성분을 이루어지는 호핑 부호 벡터 ＾y를 산출하기 위한 연산 수단을 포함하는 것을 특징으로 하는 디지털 통신 장치.
제27항에 있어서, 상기 FH 부호기는 상기 갈로아체의 Q개의 원중 상이 한 M개의 원으로 이루어지는 리스트를 F라 할때, 각가 상기 호핑 부호 벡터 ＾y의성분이 상기 리스트(F)에 포함되어 있는지의 여부를 나타내는 L성분으로 이루어지는 2값 판정 벡터를 산출하기 위한 수단을 추가로 포함하는 것을 특징으로하는 디지털 통신 장치.
제28항에 있어서, 상기 갈로아체의 원의 수(Q)는 Q=p^r(〉M) 을 만족하는 모든 Q의 값중 최소값인 것을 특징으로하는 디지털 통신 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.