JP2796143B2

JP2796143B2 - 高速電子部品用基板

Info

Publication number: JP2796143B2
Application number: JP1277391A
Authority: JP
Inventors: 文雄宮川; 敏一竹之内
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 1989-10-25
Filing date: 1989-10-25
Publication date: 1998-09-10
Anticipated expiration: 2013-09-10
Also published as: JPH03139895A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、高速信号を伝える信号線路を備えたパッケ
ージ、ボードなどの高速電子部品用の絶縁体からなる基
板に関する。

［従来の技術］上記基板の一例として、高速で動作させるICチップな
どの電子部品を実装する多層構造のセラミックパッケー
ジがある。このパッケージにおいては、従来、該パッケ
ージに備えたタングステンメタライズ等からなる信号線
路のアイソレーション値を高めるために、その信号線路
を疑似同軸線路に形成している。

以下、その構造を図面に従い説明する。

第９図とその一部平面図を示し、第10図と第11図はそ
れぞれ第９図のＦ−Ｆ断面図とＧ−Ｇ断面図を示してい
る。

このパッケージ10aは、その上面14に電子部品60収容
用の有底のキャビティ18を設けている。また、パッケー
ジ内側に挟まれた層部材表面12に信号線路20を備えてい
る。そして、その信号線路20を備えた層部材端部をキャ
ビティ18内側に段状に突出させていて、そのキャビティ
18内両側に突出する層部材表面12に信号線路20端部を露
出させている。また、信号路線20両側の上記層部材表面
12に、タングステンメタライズ等からなる幅広いグラン
ド層30aを形成している。また、信号線路20直上とその
直下に当たるパッケージ上下面14,16にタングステンメ
タライズ等からなるグランド層30b,30cを広く形成して
いる。さらに、タングステンメタライズ等の導体を充填
したヴィアフィル40を、パッケージ10aの層部材を貫通
させて、信号線路20両側に沿って一列に設けて、そのヴ
ィアフィル40を介して、上記層部材表面12とパッケージ
上下面14,16のグランド層30a,30b,30c間を接続してい
る。そして、信号線路20周囲を上記グランド層30a,30b,
30cとヴィアフィル40とで囲むようにして、信号線路20
のアイソレーション値を高めている。

また、前記基板の他の例として、高速で動作させるIC
チップなどを封入した半導体装置を実装する多層構造の
セラミックボードがある。このボードにおいては、従
来、該ボードに備えたタングステンメタライズ等からな
る信号線路を伝わる信号の反射損失を少なく抑えるため
に、その信号線路をマイクロストリップ線路に形成して
いる。

以下、その構造を図面に従い説明する。

第12図はその一部平面図、第13図と第14図はそれぞれ
第12図のＨ−Ｈ断面図とＩ−Ｉ断面図を示している。

このボード10bは、その上面14に、半導体装置80を収
容する凹部70を設けて、その凹部70両側のボード上面14
に、信号線路20を備えている。また、信号線路20直下に
当たるボード内側に挟まれた層部材表面12とボード下面
16とに、タングステンメタライズ等からなるグランド層
30a,30cを広く形成している。さらに、タングステンメ
タライズ等の導体を充填したヴィアフィル40を、ボード
10bの下部の層部材を貫通させて、少数設けて、そのヴ
ィアフィル40を介して、上記グランド層30a,30c間を接
続している。そして、信号線路20の特性インピーダンス
をボード10bに実装する半導体装置80の回路等とマッチ
ングさせて、信号線路20を伝わる信号の反射損失を少な
く抑えている。

さらに、上述ボードに類似する例として、信号線路と
同一平面上に位置する信号線路両側または信号線路の一
方の側のボード上面に、グランド層を形成して、信号線
路のアイソレーション値を高めたり、信号線路の特性イ
ンピーダンスのマッチングを図ったりしたボードがあ
る。

以下、その構造を図面に従い説明する。

第15図はその一部平面図、第16図は第15図のＪ−Ｊ断
面図を示している。

このボード10cは、ボード上面14に備えた信号線路20
と同一平面上に位置する信号線路20両側または信号線路
20の一方の側のボード上面14に幅広いグランド層30bを
形成している。また、ボード下面16に、グランド層30c
を広く形成している。さらに、導体を充填したヴィアフ
ィル40を、ボード10cの層部材を貫通させて、信号線路2
0両側または信号線路20の一方の側に沿って一列に設け
て、そのヴィアフィル40を介して、上記グランド層30b,
30c間を接続している。そして、ボード上面14の信号線
路20のアイソレーション値を高めたり、ボード上面14の
信号線路20の特性インピーダンスをボード10cに実装す
る半導体装置の回路等とマッチングさせたりしている。

［発明が解決しようとする課題］しかしながら、上記パッケージ10aまたはボード10b,1
0cに備えた信号線路20に、近時の10GHz前後の高速化し
た信号を伝えた場合には、その信号線路20間のアイソレ
ーション値が十分に得られずに、入力側の信号線路20を
伝わる信号が、出力側の信号線路20に混入したり、信号
線路20の特性インピーダンスのマッチングを的確に行え
ずに、信号線路20を伝わる信号の反射損失が大きくなっ
たりして、信号線路20を高速信号を効率良く的確に伝え
ることができなかった。

これは、パッケージ10aのグランド層30a,30b,30c間、
またはボード10bのグランド層30a,30c間やボード10cの
グランド層30b,30c間を、抵抗率の高いタングステンメ
タライズ等の導体を充填した少数のヴィアフィル40のみ
で接続しているので、そのグランド層30a,30b,30c間に
大きな電位差が生じてしまうためであると推測される。

本発明は、このような課題を解消した、信号線路間の
アイソレーション値を的確に高めたり、信号線路の特性
インピーダンスのマッチングを的確に図ったりできる、
パッケージ、ボードなどの基板を提供しようとすもので
ある。

［課題を解決するための手段］上記目的のために、本発明の基板は、パッケージ、ボ
ードなどの絶縁体からなる基板上面またはその下面また
は基板内側に挟まれた一つ以上の層部材表面のいずれか
二つ以上の面に、前記基板に備えた信号線路のアイソレ
ーション値を高めたり、前記基板に備えた信号線路の特
性インピーダンスのマッチングを図ったりするためのグ
ランド層を備えてなる基板において、前記二つ以上の面
に備えたグランド層間を、導体を充填して形成した外径
が0.05〜0.15mmのヴィアフィルであって、前記基板のヴ
ィアフィル形成領域部分のほぼ全体に亙って、そのヴィ
アフィル形成領域部分の横断面上におけるヴィアフィル
部分の面積比が３〜25％となるようにほぼ均等に幅広く
分散させて設けた多数のヴィアフィルを介して、電気的
に接続したことを特徴としている。

［作用］上記構成の基板においては、基板のヴィアフィル形成
領域部分に設けた多数のヴィアフィルが、基板上面また
はその下面または基板内側に挟まれた一つ以上の層部材
表面のいずれか二つ以上の面に備えたグランド層間を、
抵抗値少なく接続しているので、上記二つ以上の面のグ
ランド層間の電位差を少なく抑えることができる。

また、ヴィアフィルの外径を0.05〜0.15mmとしている
ので、ヴィアフィルの外径が小さ過ぎるために、ヴィア
フィルに充填した導体中途部が分断された状態となっ
て、ヴィアフィルを介してのグランド層間の接続状態が
不安定となったり、ヴィアフィルの外径が大き過ぎるた
めに、ヴィアフィル周囲と基板との間に両者間の熱膨張
係数の差に基づく空隙が生じて、基板の気密性が損なわ
れたりすることがない。

ちなみに、タングステメタライズを充填したヴィアフ
ィルの熱膨張係数は、4.5×10^-6/℃前後であり、アルミ
ナセラミックからなる基板の熱膨張係数は、6.7×10^-6/
℃前後である。

また、基板のヴィアフィル形成領域部分の横断面上に
おけるヴィアフィル部分の面積比が３〜25％となるよう
に、多数のヴィアフィルを基板のヴィアフィル形成領域
部分のほぼ全体に亙ってほぼ均等に幅広く分散させて設
けているので、基板のヴィアフィル形成領域部分に対す
るヴィアフィルの数が多過ぎてヴィアフィル周辺の基板
部分が薄くなり、両者間の熱膨張係数の差などにより、
基板にクラックが生じたり、基板のヴィアフィル形成領
域部分に対するヴィアフィルの数が少な過ぎて、ヴィア
フィルで直接に接続したグランド層部分とそれから離れ
たグランド層部分との間に大きな電位差が生じたりする
ことがない。

また、信号線路近くの基板のヴィアフィル形成領域部
分のほぼ全体に亙って多数のヴィアフィルをほぼ均等に
幅広く分散させて設けて、その多数のヴィアフィルによ
り信号線路の周囲を幾重にも囲むようにしているため、
信号線路を伝わる高周波信号が、その信号線路近くのヴ
ィアフィルの間を縫って信号線路の外側に漏れ出そうと
するのを、その信号線路の周囲を幾重にも囲む多数のヴ
ィアフィルにより、確実に防ぐことができる。

［実施例］次に、本発明の実施例を図面に従い説明する。

第１図ないし第３図は本発明の基板の一つであるパッ
ケージの好適な実施例を示し、第１図はその一部平面
図、第２図と第３図はそれぞれ第１図のパッケージのＡ
−Ａ断面図とＢ−Ｂ断面図である。以下、この図中の実
施例を説明する。

図において、100aは、既述第９図ないし第11図に示し
たパッケージ10aと同様な、多層構造のセラミックパッ
ケージである。

このパッケージ100aでは、第３図に示したように、パ
ッケージ内側に挟まれた層部材表面12とパッケージ上下
面14,16のグランド層30a,30b,30c間に挟まれた層部材部
分、即ちパッケージのヴィアフィル形成領域部分50のほ
ぼ全体に亙って、導体を充填して形成した外径が0.05〜
0.15mmのヴィアフィル40を、そのヴィアフィル形成領域
部分50の横断面上におけるヴィアフィル40部分の面積比
が３〜25％となるように、ほほ均等に幅広く分散させて
多数設けている。そして、その多数のヴィアフィル40を
介して、上記グランド層30a,30b,30c間を接続してい
る。

その他は、既述第９図ないし第11図に示した従来のパ
ッケージ10aと同様に構成している。

次に、上述実施例の本発明のパッケージ100aと従来の
パッケージ10aの入力側と出力側の信号線路20間のアイ
ソレーション値の比較実験を詳述する。

実験には、以下の構造のパッケージを用いた。本発明
と従来のパッケージ100a,10a共、パッケージ内側に挟ま
れた信号線路20両側の層部材表面12に、信号線路20側縁
から0.1〜0.6mm離して、0.3mm以上の幅を持ったタング
ステンメタライズからなるグランド層30aを備えた。ま
た、信号線路20直上とその直下に当たるパッケージの上
下面14,16に、タングステンメタライズからなるグラン
ド層30b,30cを広く備えた。そして、本発明のパッケー
ジ100aでは、上記グランド層30a,30b,30c間を、外径が
0.05〜0.15mmのタングステンメタライズを充填したヴィ
アフィル40であって、パッケージ100aのヴィアフィル形
成領域部分50のほぼ全体に亙って、そのヴィアフィル形
成領域部分50の横断面上におけるヴィアフィル40部分の
面積比が３〜25％となるように、ほぼ均等に幅広く分散
させて設けた多数のヴィアフィル40を介して、接続し
た。また、従来のパッケージ10aでは、上記グランド層3
0a,30b,30c間を、外径が0.3mmのタングステンメタライ
ズを充填したヴィアフィル40であって、パッケージのヴ
ィアフィル形成領域部分50に、2.0mmのピッチで信号線
路20両側に沿って一列に設けた少数のヴィアフィル40を
介して、接続した。そして、本発明と従来のパッケージ
のキャビティ18に電子部品60をそれぞれ収容して、その
キャビティ18内両側の層部材表面12に露出した入力側と
出力側の信号線路20端部を、それに対応する電子部品60
の電極に、ワイヤ62を介して、接続した。そして、本発
明と従来のパッケージ100a,10aの信号線路20に10GHz前
後の高速信号を流して、その入力側と出力側の信号線路
20間のアイソレーション値Ｘをそれぞれ測定したとこ
ろ、次の第１表のようになった。

第１表によれば、本発明のパッケージ100aは、従来の
パッケージ10aに比べて、その入力側と出力側との信号
線路20間のアイソレーション値Ｘが大幅に向上してい
て、その信号線路20を10GHz前後の高速信号を効率良く
的確に伝えることができることが判る。

第４図ないし第６図は本発明の基板の一つであるボー
ドの好適な実施例を示し、第４図はその一部平面図、第
５図と第６図はそれぞれ第４図のボードのＣ−Ｃ断面図
とＤ−Ｄ断面図である。以下、この図中の実施例を説明
する。

図において、100bは、既述第12図ないし第14図に示し
たボード10bと同様な多層構造のセラミックボードであ
る。

このボード100bでは、第５図と第６図にそれぞれ示し
たように、ボード内側に挟まれた層部材表面12とボード
下面14のグランド層30a,30c間に挟まれた層部材部分、
即ちボードのヴィアフィル形成領域部分50のほぼ全体に
亙って、導体を充填して形成した外径が0.05〜0.15mmの
ヴィアフィル40を、そのヴィアフィル形成領域部分50の
横断面上におけるヴィアフィル40部分の面積比が３〜25
％となるように、ほぼ均等に幅広く分散させて多数設け
ている。そして、その多数のヴィアフィル40を介して、
上記グランド層30a,30c間を接続している。

その他は、既述第12図ないし第14図に示した従来のボ
ード10bと同様に構成している。

次に、上述実施例の本発明のボード100bと従来のボー
ド10bの信号線路20の特定インピーダンスのマッチング
状況の比較実験を詳述する。

実験においては、以下の構造のボードを用いた。本発
明と従来のパッケージ100b,10b共、信号線路20直下に当
たるボード内側に挟まれた層部材表面12とボード下面16
とに、タングステンメタライズからなるグランド層30a,
30cを広く備えた。そして、本発明のボード100bでは、
上記グランド層30a,30c間を、タングステンメタライズ
を充填して形成した外径が0.05〜0.15mmのヴィアフィル
40であって、ボード100bのヴィアフィル形成領域部分50
のほぼ全体に亙って、そのヴィアフィル形成領域部分50
の横断面上におけるヴィアフィル40部分の面積比が３〜
25％となるように、ほぼ均等に幅広く分散させて設けた
多数のヴィアフィル40を介して、接続した。また、従来
のボード10bでは、上記グランド層30a,30c間を、タング
ステンメタライズを充填して形成した外径が0.3mmのヴ
ィアフィル40であって、ボード10bのヴィアフィル形成
領域部分50のほぼ全体に亙って、そのヴィアフィル形成
領域部分50の横断面上におけるヴィアフィル40部分の面
積比が0.01〜0.05％となるように、ほぼ均等に幅広く分
散させて設けた少数のヴィアフィルを介して、接続し
た。そして、本発明と従来のボード上面の凹部70に半導
体装置80を収容して、半導体装置の外部リード82をそれ
に対応するボード上面の信号線路20に接続した。そし
て、本発明と従来のボード上面の信号線路20に10GHz前
後の高速信号を流した。そして、本発明と従来のボード
100b,10b上面の信号線路20の特性インピーダンスのマッ
チング状況、即ちその信号線路20における高速信号の反
射損失をそれぞれ測定したところ、次の第２表のように
なった。

第２表によれば、本発明のボード100bは、従来のボー
ド10bに比べて、その信号線路20を伝わる高速信号の反
射損失が大幅に低く、その信号線路20を10GHz前後の高
速信号を効率良く的確に伝えることができることが判
る。

第７図および第８図は上述ボードに類似する本発明の
ボードの好適な実施例を示し、第７図はその一部平面
図、第８図は第７図のボードのＥ−Ｅ断面図を示してい
る。以下、この図中の実施例を説明する。

図において、100cは、既述第15図および第16図に示し
たボード10cと同様な、セラミックボードである。

このボード100cでは、第８図に示したように、ボード
上下面14,16のグランド層30b,30c間に挟まれた層部材部
分、即ちボードのヴィアフィル形成領域部分50のほぼ全
体に亙って、導体を充填して形成した外径が0.05〜0.15
mmのヴィアフィル40を、そのヴィアフィル形成領域部分
50の横断面上におけるヴィアフィル40部分の面積比が３
〜25％となるように、ほぼ均等に幅広く分散させて多数
設けている。そして、その多数のヴィアフィル40を介し
て、上記グランド層30b,30c間を接続している。

その他は、既述第15図および第16図に示した従来のボ
ード10cと同様に構成している。

このボード100cによれば、ボード上下面14,16に備え
たグランド層30b,30c間の電位差を少なく抑えて、ボー
ド上面14の信号線路20のアイソレーション値を的確に高
めたり、ボード上面14の信号線路20の特性インピーダン
スのマッチングを的確に図ったりできる。

なお、本発明は、パッケージ、ボードなどの基板内側
に挟まれた二つ以上の層部材表面、または基板内側に挟
まれた一つ以上の層部材表面と基板上面の二つ以上の面
に、基板に備えた信号線路のアイソレーション値を高め
たり、基板に備えた信号線路の特性インピーダンスのマ
ッチングを図ったりするためのグランド層を備えてなる
基板や、プラスチックからなるパッケージ、ボードなど
の基板にも利用可能である。

［発明の効果］以上説明したように、本発明のパッケージ、ボードな
どの基板によれば、基板に備えた信号線路のアイソレー
ション値を高めたり、基板に備えた信号線路の特性イン
ピーダンスのマッチングを図ったりするために、基板の
二つ以上の面に備えたグランド層間を、抵抗値少なく接
続して、そのグランド層間の電位差を少なく抑えること
ができる。そして、アイソレーション値の高い、または
信号の反射損失の少ない、10GHz前後等の高速信号を効
率良く的確に伝えることの可能な信号線路を持った、高
周波特性に優れた基板を提供できる。

また、ヴィアフィル形成領域部分のほぼ全体に亙って
多数のヴィアフィルをほぼ均等に幅広く分散させて設け
たため、その多数のヴィアフィルを用いて基板のヴィア
フィル形成領域部分に、該領域部分の厚さとほぼ同じ厚
さのグランド壁に近い疑似グランド壁であって、信号線
路の周囲を幾重にも囲むグランド層に電気的に接続され
た幅広い疑似グランド壁を形成できる。そして、その疑
似グランド壁により信号線路のアイソレーション値を充
分に高めたり、その疑似グランド壁を用いて信号線路の
特性インピーダンスのマッチングを的確に図ったりでき
る。

【図面の簡単な説明】

第１図は本発明の基板の一つのパッケージの一部平面
図、第２図と第３図はそれぞれ第１図のパッケージのＡ
−Ａ断面図とＢ−Ｂ断面図、第４図は本発明の基板の一
つのボードの一部平面図、第５図と第６図はそれぞれ第
４図のボードのＣ−Ｃ断面図とＤ−Ｄ断面図、第７図は
本発明の基板の一つのボードの一部平面図、第８図は第
７図のボードのＥ−Ｅ断面図、第９図は従来の基板の一
つのパッケージの一部平面図、第10図と第11図はそれぞ
れ第９図のパッケージのＦ−Ｆ断面図とＧ−Ｇ断面図、
第12図は従来の基板の一つのボードの一部平面図、第13
図と第14図はそれぞれ第12図のボードのＨ−Ｈ断面図と
Ｉ−Ｉ断面図、第15図は従来の基板の一つのボードの一
部平面図、第16図は第15図のボードのＪ−Ｊ断面図であ
る。 10a,100a……パッケージ、 10b,100b……ボード、 10c,100c……ボード、 20……信号線路、 30a,30b,30c……グランド層、 40……ヴィアフィル、 50……ヴィアフィル形成領域部分。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H05K 1/02,3/46 H01L 23/12

Claims

(57)【特許請求の範囲】

【請求項１】パッケージ、ボードなどの絶縁体からなる
基板上面またはその下面または基板内側に挟まれた一つ
以上の層部材表面のいずれか二つ以上の面に、前記基板
に備えた信号線路のアイソレーション値を高めたり、前
記基板に備えた信号線路の特性インピーダンスのマッチ
ングを図ったりするためのグランド層を備えてなる基板
において、前記二つ以上の面に備えたグランド層間を、
導体を充填して形成した外径が0.05〜0.15mmのヴィアフ
ィルであって、前記信号線路近くの基板のヴィアフィル
形成領域部分のほぼ全体に亙って、そのヴィアフィル形
成領域部分の横断面上におけるヴィアフィル部分の面積
比が３〜25％となるようにほぼ均等に幅広く分散させて
設けた多数のヴィアフィルを介して、電気的に接続した
ことを特徴とする高速電子部品用基板。