JP2792022B2

JP2792022B2 - 電子楽器の入力制御装置

Info

Publication number: JP2792022B2
Application number: JP62076454A
Authority: JP
Inventors: 繁内山; 克彦小畑
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1998-08-27
Anticipated expiration: 2013-08-27
Also published as: JPS63243998A

Description

【発明の詳細な説明】［発明の技術分野］この発明は電子ギターなどの電子楽器の入力制御装置
に関し、特に発音開始時のレスポンスを速くするように
したものに関するものである。［発明の背景］従来より、自然楽器の演奏操作によって発生する波形
信号からピッチ（基本周波数）を抽出し、電子回路で構
成された音源装置を制御して、人工的に楽音等の音響を
得るようにしたものが種々開発されている。この種の電子楽器では、入力波形信号のピッチを抽出
してから音源装置に対し当該ピッチに対応する音階音を
発生するように指示するのが一般的である。ところで、上記のような装置にあっては、その発音開
始時には、入力波形信号が雑音レベルを越えた所定値以
上になったことを検出して、楽音の放音を開始すること
が考えられるが、この所定値以上になるときの入力波形
信号は、プラス側に立上るものと、マイナス側に立下る
ものとがある。このプラス側又はマイナス側のいずれか
だけで入力波形信号が所定値以上になったか否かの検出
を行っている場合、例えば所定値以上になったか否かの
検出をプラス側のみで行い、入力波形信号がはじめて所
定値以上になった時がマイナス側であったとすると、こ
の時点では、また発音開始のための処理を開始すること
ができず、それだけ発音開始が遅れ、レスポンスが遅く
なって、演奏にも支障をきたすという問題があった。また、入力波形信号がマイナス側のみ波高値が小さ
く、プラス側の波高値が大きい場合のように、一方の側
のみ波高値が大きいような場合には、片側だけで上述の
所定値以上になったか否かの検出を行っていると、入力
波形信号が十分大きくなったにもかかわらず、全く発音
処理が行われず、演奏に即した楽音が放音されなくなる
といったおそれもあった。［発明の目的］この発明は上記事情に鑑みてなされたもので、発音開
始時のレスポンスを速くし、入力波形信号がプラス側又
はマイナス側の片側のみ波高値が大きいような場合で
も、確実に発音を開始させることのできる電子楽器の入
力制御装置を提供することを目的とする。［発明の要点］この目的を達成するために、本発明は、所定値を超え
る入力波形信号のピークレベル及びそのピークの極性と
ゼロクロスを順次検知するとともに、このゼロクロス及
びそのタイミングとピークレベル及びその極性を取り込
んで記憶し、次に入力される波形信号から新たに取り込
まれた極性と比較して同一であるか否かを判定して同一
であると判断された場合に、新たに取り込まれたゼロク
ロスのタイミングと前記記憶されているゼロクロスのタ
イミング間の時間間隔に基づいてピッチデータを抽出す
るので、入力波形信号のピッチを素早く抽出するととも
に、入力波形信号が正負非対称形となるような変形した
波形であったり、ピークレベルが不規則に激しく変化す
るようにな波形であったとしても、異常ピッチとして抽
出することなく確実にピッチを抽出できるものである。［第１実施例］以下、本発明の一実施例について図面を参照して詳述
する。以下に述べる第１実施例ては、最大ピーク検出回路４
が最大ピーク点検出手段に、最小ピーク検出回路５が最
小ピーク点検出手段に、ゼロクロス点検出回路６、カウ
ンタ７、フリップフロップ14、アンドゲート24、インバ
ータ30が第１の測定手段に、ゼロクロス点検出回路６、
カウンタ７、フリップフロップ15、アンドゲート25が第
２の測定手段に、A/Dコンバータ11、ラッチ12、オアゲ
ート13、ステップP₄,S₇を実行するCPU100が判別手段
に、ステップS₈〜S₂₀を実行するCPU100が抽出手段に、
ステップS₂₁を実行するCPU100が指示手段に夫々対応
し、次の第２実施例では、A/Dコンバータ11、ラッチ1
2、オアゲート13、ステップP₄、S₇₁〜S₇₃を実行するCPU
100が判別手段に対応し、他は上記第１実施例の場合と
同じである。全体回路構成第１図は、同実施例の全体回路構成を示しており、６
つの入力端子１の信号は、電子ギターボディ上に張設さ
れた６つの弦の夫々に設けられた、弦の振動を電気信号
に変換するピックアップからの信号である。入力端子１……からの楽音信号は、ピッチ抽出回路P1
〜P6（図では第１弦のP1についてのみその内部構成を示
している。）内部の夫々のアンプ２……で増幅され、ロ
ーパスフィルタ（LPF）３……で高周波成分がカットさ
れて基本波形が抽出され、最大ピーク検出回路（MAX）
４……、最小ピーク検出回路（MIN）５……及びゼロク
ロス点検出回路（Zero）６……に与えられる。ローパス
フィルタ３……は、各弦の開放弦の振動音周波数ｆの４
倍の4fにカットオフ周波数が設定されている。これは、
各弦の出力音の周波数が２オクターブ以内であることに
基づくものである。最大ピーク検出回路４……では、楽音信号の最大ピー
ク点が検出され、その検出パルス信号の立上りで後段に
接続されているフリップフロップ14……のＱ出力がHigh
レベルとなり、このフリップフロップ14……の出力とゼ
ロクロス点検出回路６……のインバータ30……の反転出
力とのアンド出力がアンドゲート24……を介して割り込
み指令信号INT_a1〜INT_a6としてCPU100に与えられ、同様
に最小ピーク検出回路５……でも、楽音信号の最小ピー
ク点が検出され、その検出パルス信号の立上りで後段に
接続されているフリップフロップ15……のＱ出力がHigh
レベルとなり、このフリップフロップ15……の出力とゼ
ロクロス点検出回路６……の出力とのアンド出力がアン
ドゲート25……を介して割り込み指令信号INT_b1〜INT_b6
としてCPU100に与えられる。即ち、最大ピーク点が検出されてフリップフロップ14
がHighレベルになっているときに、波形が正から負へ横
切ったとき割り込み指令信号INT_a1〜INT_a6がCPU100に与
えられ、逆に最小ピーク点が検出されてフリップフロッ
プ15がHighレベルになっているときに、波形が負から正
に変化したとき割り込み指令信号INT_b1〜INT_b6がCPU100
に入力する。そして、CPU100は、これらの割り込み指令信号を受付
けた直後に、対応するフリップフロップ14……、15……
に対しクリア信号CL_a1〜CL_a6、CL_b1〜CL_b6を発生してリ
セットする。従って、次に最大ピーク点あるいは最小ピ
ーク点を検出するまで何度ゼロクロス点を通過しても対
応するフリップフロップ14……、15……はリセット状態
にあるので、CPU100には割り込みがかからないことにな
る。そして、CPU100では、当該弦の振動出力により割り込
み指令信号INT_a1〜INT_a6もしくはINT_b1〜INT_b6が与えら
れて、夫々の時間間隔の少なくとも一方の時間間隔に従
った音階音を発生する。尚、発音開始時においては開放
弦の音階音を発生開始してからピッチ抽出の後で正しい
周波数に修正してもよい。この発音開始時の動作につい
ては後述する。そして、上記時間間隔は、後述するようにカウンタ７
と、ワークメモリ101とを用いて求める。即ち、このワ
ークメモリ101には、最大ピーク点の直後あるいは最小
ピーク点の直後のゼロクロス点時のカウンタ７のカウン
ト値など各種データが記憶される。そして、発音開始後は、順次求まる時間間隔データに
従って、発生中の楽音の周波数を可変制御してゆく。即
ちCPU100より音階を指定するデータを周波数ROM8へ送出
し、その結果対応する周波数を示す周波数データが読み
出され、音源回路９に送られて楽音信号が生成され、サ
ウンドシステム10より放音出力される。また、上記ローパスフィルタ３……からの楽音信号
は、A/Dコンバータ11……に与えられ、その波形レベル
に応じたデジタルデータに変換される。そして、このA/Dコンバータ11……の出力はラッチ12
……にラッチされる。このラッチ12……に対するラッチ
信号は、上記フリップフロップ14……、15……の出力が
オアゲート13……を介することで生成され、最大ピーク
点もしくは最小ピーク点を通過する都度ラッチ12……に
はそのときの波形のレベルを示す信号が記憶される。ま
た、このオアゲート13……からのラッチ信号L₁〜L₆はCP
U100にも与えられる。そして、ラッチ12……出力はCPU1
00へ与えられ、発音開始、発音停止、更には出力音の放
音レベル（音量）等の制御がこのデータに従ってなされ
る。なお、このラッチ12に記憶されるピーク値は、ワー
クメモリ101に順次書込まれる。即ち、CPU100では、A/Dコンバータ11……より与えら
れる波形レベルを示すデータの絶対値が、予め決められ
た一定値ONLEV1以上になった時には、楽音の発音を開始
させるとともにピッチ（基本周波数）抽出も開始させ、
このデータが一定値OFFLEV以下になった時には、消音指
示をして放音を終了させる。その動作の詳細は後述する
とおりである。なお、第１図には、A/Dコンバータ11が、ピッチ抽出
回路P1〜P6に夫々独立に設けてあるが、一個のA/Dコン
バータを時分割的に使用することも勿論可能である。そして、周波数ROM8、音源回路９は時分割処理により
少なくとも６チャンネルの楽音生成系が形成されてい
る。なお、第２図、第３図は、ピッチ抽出回路P1内の各部
の信号波形のタイムチャートを表わしており、図の
は、ローパスフィルタ３の出力、は最大ピーク検出回
路４の出力、は最小ピーク検出回路５の出力、はゼ
ロクロス点検出回路６の出力、は割り込み指令信号IN
T_a1〜INT_a6、は割り込み指令信号INT_b1〜INT_b6であ
り、、については後述する。動作次に本実施の動作について説明する。第４図はCPU100
の割り込みルーチンのフローであり、第５図はメインフ
ローである。なお、この第４図及び第５図はひとつの弦
についての処理しか示してないが、全ての弦の処理は全
く同じなので、CPU100が夫々の弦についての処理を時分
割的に実行すると考えれば良い。ワークメモリ101内のレジスタさて、CPU100の具体的な動作の説明の前に、ワークメ
モリ101の中の主なレジスタについて説明する。 STEPレジスタは、０、１、２、３の４段階をとり、弦
振動がなされる。（第２図もしくは第３図参照）に
つれて、第２図あるいは第３図に示すようにその内
容は変化する。このSTEPレジスタが０のときはノートオ
フ（消音）状態を表わしている。 SIGNレジスタは、周期計測のためのゼロクロス点が最
大ピーク（MAX）点の次のゼロクロス点なのか、最小ピ
ーク（MIN）点の次のゼロクロス点なのかを示すもの
で、１のとき前者、２のとき後者である。 REVERSEレジスタは、上記SIGNレジスタで表わされた
ゼロクロス点と反対側のピーク点経過後のゼロクロス点
の到来による割り込み処理がなされたか否かをチェック
するデータを記憶するレジスタであり、一周期ごとのピ
ッチ（基本周波数）抽出制御のチェックに用いられる。Ｔレジスタは、入力波形の周期を計測するための特定
点のカウンタ７の値を記憶する。なお、カウンタ７は所
定のクロックでカウントするフリーランニング動作をし
ている。 AMP（ｉ）レジスタは、A/Dコンバータ11からラッチ12
にラッチされた最大もしくは最小ピーク値（実際には絶
対値）を記憶するレジスタで、AMP（１）が最大ピーク
用、AMP（２）が最小ピーク用のレジスタである。 PERIODレジスタは、計測した周期をあらわすデータが
入力され、このレジスタの内容を基に、CPU100は、周波
数ROM8、音源回路９に対し周波数制御を行うものであ
る。更に、後述するように本実施例は各種判断のために、
３つの定数（スレッシュホールドレベル）がCPU100内に
設定されている。先ず最初のものはONLEV Iであり、第２図、第３図
に示すように、いまノートオフの状態であり、このON
LEV Iの値によりも大きなピーク値が検出されたとき、
弦がピッキング等されたとして、周期測定のための動作
をCPU100は実行開始する。 ONLEV IIは、ノートオン（発音中）状態であって、前
回の検出レベルと今回の検出レベルとの差がこの値以上
あれば、トレモロ奏法等による操作があったとして、再
度発音開始（リラティブオン、relative on）処理を行
うためのものである。 OFFLEVは、ノートオン（発音中）状態であって、その
値以下のピーク値が検知されると、ノートオフ（消音）
処理をする。以上の説明から、以下に述べる割り込みルーチン、メ
インルーチンの動作の理解は容易となろう。ゼロクロス点での割り込み処理さて、アンドゲート24もしくはアンドゲート25の出力
である割り込み指令信号INT_a、INT_bのCPU100への到来に
よって、第４図の割り込み処理を行う。即ち、割り込み指令信号INT_aの入力時には、先ずステ
ップP₁の処理をし、CPU100内のａレジスタを１にし、割
り込み指令信号INT_bの入力時には、先ずステップP₂の処
理によって上記ａレジスタに２をセットする。そして次にステップP₃において、CPU100内のｔレジス
タに、カウンタ７の値をプリセットする。続いて実行す
るステップP₄ではA/Dコンバータ11のピークレベルデー
タをラッチ12から読込み、CPU100内のｂレジスタに設定
する。そして、ステップP₅において、フリップフロップ14も
しくはフリップフロップ15をクリアする。続くステップP₆にて、上記ａ、ｂ、ｔレジスタの内容
をワークメモリ101に転送記憶し割り込み処理を終了す
る。メイン処理メインルーチン（第５図）では、ステップS₁にて、上
述したような割り込み処理によってワークメモリ101に
ａ′、ｂ′、ｔ′の内容（上記ａ、ｂ、ｔと同じで前回
記録されたということでａ′、ｂ′、ｔ′と示す。）が
書込まれているか否かジャッジし、何ら割り込み処理は
なされていないときはNOの判断をして、このステップS₁
を繰返し実行する。そして、上記ステップS₁でYESの判断をすれば、次の
ステップS₂に進んでその内容ａ′、ｂ′、ｔ′を読出
す。次にステップS₃において、上記AMP（ａ′）レジス
タに記憶してある同じ種類（つまり最大か最小）のピー
ク点のピーク値をCPU100内のｃレジスタの読出し、今回
抽出したピーク値ｂ′を上記AMP（ａ′）レジスタに設
定する。さて、次にステップS₄〜S₆において、STEPレジスタの
内容が夫々３、２、１であるか否かをジャッジする。い
ま、最初の状態にあるとしたら、STEPレジスタは０なの
で、ステップS₄、S₅、S₆ともNOの判断がされる。そし
て、次にステップS₇で、今回検知したピーク値ｂ′がON
LEV Iより大か否かジャッジする。もし、上記ピーク値ｂ′がONLEV Iより小であれば、
まだ発音開始の処理をしないのでステップS₁へもどる。
仮に、第２図のようにONLEV Iより大きなプラス値の
入力が得られたとすると、ステップS₇の判断はYESとな
り、ステップS₈へ進む。そしてステップS₈でSTEPレジスタに１をセットし、次
にステップS₉でREVERSEレジスタに０をセットし、続け
てステップS₁₀で、ａ′（第２図のように最大ピーク
点直後のゼロクロス点のときは１となる）の値をSIGNレ
ジスタに入力する。そして、ステップS₁₁にて、ｔ′の値をＴレジスタに
セットする。その結果、ａ′の値「１」はSIGNレジスタ
に、ｂ′の内容はAMPレジスタに、ｔ′の内容はＴレジ
スタにセットされたことになる。そして再びステップS₁
にもどる。さて、以上の説明で第２図のゼロクロス点Zero1の
直後のメインルーチンの処理を完了することになる。さて、次に、ゼロクロス点Zero2の直後のメインルー
チンでの処理を説明する。そのときは上記ステップS₁→
S₂→S₃→S₄→S₅のデータセット処理と発音段階判別処理
とを実行し、次のステップS₆にてYESの判断がされ、次
にステップS₁₂にゆく。いま、SIGNレジスタは１であり、今回負方向のピーク
を経過してきているからａ′レジスタは２なので、NOの
判断をする。尚、もし同じ極性のピーク値直後のゼロク
ロス点到来時には、このステップS₁₂でYESの判断をして
何ら続けて動作せずにステップS₁へもどる。さて、いまこのステップS₁₂ではNOのジャッジがされ
てステップS₁₃へゆき、STEPレジスタを２とし（第２図
参照）、ステップS₁₅にてREVERSEレジスタを１とす
る。そして、次のゼロクロス点（Zero3）の通過後、はじ
めてメインフローを実行するときは、ステップS₅でYES
のジャッジがされてステップS₁₆へ進む。今回ａ′は１
であり、SIGNが１なので、ステップS₁₆でYESの判断がさ
れて、ステップS₁₇へゆきREVERSEレジスタが１か否かジ
ャッジする。もし１でなければNOの判定をしステップS₁
へもどるが、上述したようにステップS₁₅の実行によっ
てこのレジスタは１となっており、ステップS₁₇からス
テップS₁₈へゆきSTEPレジスタを３とし（第３図参
照）、続けてステップS₁₉にて、ｔ′レジスタにある今
回の割り込みで受け付けたカウンタ７の値からＴレジス
タにある値つまりゼロクロス点Zero1の時刻を減算し、P
ERIODレジスタにストアする。つまり第２図T₁に示す大きさが一周期の長さとなり、
続くステップS₂₀でｔ′の内容をＴレジスタに転送して
新たな周期計測の開始をする。そしてステップS₂₁において、上述のPERIODレジスタ
の内容をもって第２図に示すようにCPU100は周波数RO
M8、音源回路９に発音指令を出す。従ってこの時点から
楽音の発生がなされる。こうして、入力波形信号がONLEV Iを越えてほぼ半周
期後ですぐステップS₈〜S₁₁の発音開始の準備処理が開
始され、一周期分の時間間隔の計測が行われた後、直ち
に発音が開始され、迅速に発音処理が行われる。また、第３図のように最初にONLEV Iより大きなマ
イナス値の入力か得られた場合にも、全く同様にして、
ほぼ半周期後のゼロクロス点Zero1の直後に、ステップS
₁〜S₃のデータセット処理とステップS₄〜S₆の発音段階
判別処理が行われた後、ステップS₇でマイナス側でONLE
V Iを越えたことが判別され、ステップS₈〜S₁₁の発音開
始準備処理が行われて、次のゼロクロス点Zero2の直後
に、ステップS₁₂〜S₁₅の反対側のゼロクロス点のチェッ
ク処理が行われた後、上記ゼロクロス点Zero1から一周
期後のゼロクロス点Zero3の直後にステップS₁₆〜S₂₁の
発音開始処理が実行される。こうして、入力波形信号がマイナス値でONLEV Iを越
える場合でも、ほぼ半周期後ですぐステップS₈〜S₁₁の
発音開始の準備処理が開始され、一周期分の時間間隔の
計測が行われた後、直ちに発音が開始され、迅速に発音
処理が行われる。そして、この発音開始処理の後、メインルーチルにお
いては、ステップS₄からS₂₂へ進行し、今回取り込んだ
ピーク値であるｂ′の値が、OFFLEVを越えているか否か
ジャッジする。いま、このレベルを越えておればステップS₂₃へ進
み、リラティブオン（relative on）の処理をするのか
否かジャッジするようにする。即ち具体的には今回のピ
ーク値（ｂ′）が前のピーク値（ｃ）よりONLEV IIだけ
大きいか、つまり発音中に急激に抽出ピーク値が大きく
なったか否かジャッジする。通常弦を振動すれば、自然減衰を行うので、このステ
ップS₂₃はNOの判断となるが、もしトレモロ奏法によっ
て、前の弦振動が減衰し終わらないうちに、再び弦が操
作されて、このステップS₂₃の判断がYESとなることがあ
る。その場合は、ステップS₂₃はYESのジャッジをしステッ
プS₈へジャップし、ステップS₉〜ステップS₁₁の発音開
始の準備処理を実行する。その結果、STEPレジスタは１
となり、上述した発音開始時の動作と全く同じ動作をそ
れ以降実行する。つまり、再びステップS₁₆〜S₂₁の発音
開始処理をその後実行して再発音開始の処理をすること
になる。さて、通常状態では上述した如くステップS₂₃に続け
てステップS₂₄を行って、ａ′の内容とSIGNレジスタの
内容の一致比較をし、一致しなければS₁₅へ進み次のゼ
ロクロス点の割り込み処理にそなえ、一致すれば、既に
逆の特性をもったピーク（正／負のピーク）を夫々通過
してきたので、ステップS₂₅へ進み、REVERSEレジスタが
１か否かジャッジし、もしNOならは何ら処理をすること
なくステッップS₁へもどるが、もしこのステップS₂₅でY
ESの判断がなされたならば、ステップS₂₅からステップS
₂₆へ進み新たな周期（ピッチ）を求めるべくｔ′レジス
タの内容からＴレジスタの内容を引いて、PERIODレジス
タにセットする。そして、ステップS₂₇においてｔ′レジスタの内容を
Ｔレジスタへ転送し、続くステップS₂₈にて求まったPER
IODレジスタの値を基に周波数（ピッチ）制御をCPU100
は周波数ROM8、音源回路９に対して行う。つまり、実施例にあっては、弦の振動周波数の変化を
時々刻々とらえて、それに応じた周波数制御をリアルタ
イムで行うようになる。そして、ステップS₂₈からステップS₂₉へ進んでREVERS
Eレジスタの内容を０として次の周期計測を行う。そして、上述したように、弦振動が減衰してきて、ピ
ーク値がOFFLEVを下まわるようになると、ステップS₂₂
からステップS₃₀へゆきSTEPレジスタを０とし、続くス
テップS₃₁にてノートオフ処理（消音処理）を行い、こ
れまで発音していた楽音を消音すべくCPU100は音源回路
９へ指示するようになる。このように、本実施例では、入力波形が正の方向に変
化しても負の方向に変化しても、即時にピッチ抽出の処
理が行われ、発音開始がなされることになる。［第２実施例］第６図及び第７図は第２実施例を示すものであり、本
実施例では、第７図に示すように入力波形信号の発音開
始のレベル判別するためのONLEV Iをプラス側で大きなO
NLEV Iとし、マイナス側でONLEV Iより小さいONLEV I′
としたものである。これは、弦の振動音をローパスフィルタ３を介すと、
第７図のような、入力波形信号の最初の部分でマイナス
側の最小ピーク値よりプラス側の最大ピーク値の方が大
きくなることがよくあり、このような波形においても発
音のレスポンスを速くするためである。なお、この波形
の形状は、ピックアップとしてマグネチックマイクを用
いたときに、インパルス状の入力となり、それをローパ
スフィルタをかけることにより、ローパスフィルタのイ
ンパルス応答波形となることに起因しているものと考え
られる。第６図は、これに対応した処理のフローチャートの一
部であり、上記第５図のステップS₇の部分を、この第６
図のステップに置きかえれば、上述の目的は達成でき
る。すなわち、CPU100は、ステップS₇₁でａ′レジスタ
の値が１、すなわち、プラス側の最大ピーク点経過直後
のゼロクロス点に達した時には、ステップS₇₂でこの最
大ピーク値が大きい値であるONLEV Iより大きいか否か
判断し、上記ステップS₇₁でａ′レジスタの値が２、す
なわち、マイナス側の最小ピーク点経過直後のゼロクロ
ス点に達した時には、ステップS₇₃でこの最小ピーク値
が小さい値であるONLEV I′より小さいか否か判断する
ことになる。上記ステップS₇₂、S₇₃でYESならば、上述
のステップS₈〜S₁₁の発音開始準備処理にはいり、NOな
らば、ステップS₁に戻ることになる。なお、この第２実施例は、プラス側のONLEV Iがマイ
ナス側のONLEV I′より大きかったが、入力波形信号の
プラス・マイナスが逆転しているような場合には、プラ
ス側のONLEV Iがマイナス側のONLEV I′より小さくなっ
てもよい。また、上記実施例にあっては、各ピーク点直後のゼロ
クロス点でCPU100が割り込み処理をして、発音開始、周
期計算、リラティブオン、消音開始等の処理を行うよう
にしたが、各ピーク点検出時に直接これらの処理を行っ
てもよい。その場合も全く同じ結果を得ることができ
る。その他、例えばピーク点の直前のゼロクロス点の検
出によって、上記同様の処理を行ってもよい。その他、
基準となる点のとり方は種々変更できる。また、上記実施例では、メインフローのなかで各処理
を実行するようにしたが、割り込み処理のなかで同様の
処理を実行するようにしてもよい。更に、上記実施例においては、本発明を電子ギターに
適用したものであったが、必ずしもそれに限られるもの
ではなく、マイクロフォン等から入力される音声信号あ
るいは電気的振動信号からピッチ抽出を行って、原音声
信号とは別の音響信号を、対応するピッチもしくは音階
周波数にて発生するシステムであれば、どのような形態
のものであってもよい。具体的には、鍵盤を有するもの
例えば電子ピアノ、管楽器を電子化したもの、弦楽器、
例えばバイオリンや琴などを電子化したものにも同様に
適用できる。［発明の効果］この発明は、以上詳述したように、入力波形信号が所
定値を超えて入力されか否かを検出するとともにこの入
力波形信号のピークレベル及びそのピークの極性とゼロ
クロスを順次検知し、このゼロクロス及びそのタイミン
グとピークレベル及びその極性を取り込んで記憶し、次
に入力される波形信号から新たに取り込まれた極性とを
比較して同一であるか否か判定して同一であると判断さ
れた場合に、新たに取り込まれたゼロクロスのタイミン
グと前記記憶されているゼロクロスのタイミング間の時
間間隔に基づいてピッチデータを抽出して、楽音を発生
させるようにしたから、入力波形信号の最初の立上りが
プラス側でもマイナス側でも、すぐ発音開始の処理には
いることができて、発音開始のレスポンスを速くできる
し、入力波形信号がプラス側又はマイナス側の片側のみ
波高値か大きいような場合でも、確実に発音を開始させ
ることができる等の効果を奏する。

【図面の簡単な説明】第１図は、本発明を適応した一実施例である電子楽器の
入力制御装置の全体回路構成を示す図、第２図及び第３
図は、第１図中の各部に表われる波形等を示すタイムチ
ャート図、第４図はCPUの割り込みルーチンのフローチ
ャートを示す図、第５図はCPUのメインルーチンのフロ
ーチャートを示す図、第６図及び第７図は第２実施例の
フローチャートの１部を示す図及び入力波形信号の例を
示すタイムチャート図である。１……入力端子、４……最大ピーク検出回路、５……最
小ピーク検出回路、６……ゼロクロス点検出回路、７…
…カウンタ、９……音源回路、12……ラッチ、14、15…
…フリップフロップ、100……CPU、101……ワークメモ
リ、P1〜P6……ピッチ抽出回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭61−26098（ＪＰ，Ａ) 特開昭61−26091（ＪＰ，Ａ) 特開昭60−498（ＪＰ，Ａ) 特開昭59−152498（ＪＰ，Ａ) 特開昭60−168200（ＪＰ，Ａ) 実開昭60−21798（ＪＰ，Ｕ) 実開昭55−11523（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】１．入力される波形信号に応じてピークレベル及びその
ピークの極性を順次検知するピーク検知手段と、前記入力される波形信号に応じてゼロクロス及びそのタ
イミングを順次検知するゼロクロス検知手段と、前記ゼロクロス検知手段のゼロクロス検知に応答して、
前記ピーク検知手段からのピークレベル及びその極性と
ゼロクロスのタイミングを取り込む取り込み手段と、前記取り込み手段によって取り込まれた前記ピークレベ
ルが所定値を超えたか否かを検知するレベル検知手段
と、前記レベル検知手段によって前記ピークレベルが前記所
定値を超えたことを検知した時のみ前記取り込み手段に
よって取り込まれた極性及び前記ゼロクロスのタイミン
グを記憶する記憶手段と、前記記憶手段に極性及び前記ゼロクロスのタイミングが
記憶された後に、前記取り込み手段に新たに取り込まれ
た極性と、前記記憶手段に記憶されている極性とを比較
して同一であるか否か判定する判定手段と、前記判定手段で同一と判断された場合に、前記新たに取
り込まれたゼロクロスのタイミングと前記記憶手段に記
憶されている前記ゼロクロスのタイミングの間の時間間
隔を計測する計測手段と、該計測手段にて計測された時間間隔に基づいてピッチデ
ータを抽出する抽出手段と、を具備したことを特徴とする電子楽器の入力制御装置。２．前記レベル検知手段は、極性に応じて夫々異なる所
定値レベルが設けられており、前記ピークレベルがこれ
らの所定値レベルを超えたか否かを検知することを特徴
とする特許請求の範囲第１項に記載の電子楽器の入力制
御装置。