JP2581068B2

JP2581068B2 - 波形信号制御装置

Info

Publication number: JP2581068B2
Application number: JP62095442A
Authority: JP
Inventors: 繁内山; 克彦小畑
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-04-20
Filing date: 1987-04-20
Publication date: 1997-02-12
Anticipated expiration: 2012-02-12
Also published as: JPS63261390A

Description

【発明の詳細な説明】［発明の技術分野］この発明は例えば電子ギター等において利用される波
形信号制御装置に関し、特にトレモロ演奏を行わなくて
も、再発音が行われてしまうような誤動作を防止するも
のに関するものである。

［発明の背景］従来より、自然楽器の演奏操作によって発生する波形
信号からピッチ（基本周波数）を抽出し、電子回路で構
成された音源装置を制御して、人工的に楽音等の音響を
得るようにしたものが種々開発されている。

この種の電子楽器では、入力波形信号のピッチを抽出
してから音源装置に対し当該ピッチに対応する音階音を
発生するよう指示するのが一般的である。

このような電子楽器につき、トレモロ奏法のような演
奏操作をしたとき、つまり弦振動がなされている楽音の
発音中に、さらにピッキング操作をしたときに、再発音
を行うようにするため、本願出願人は、楽音の発音中に
入力波形信号のレベルが急激に増大したことを検知した
場合には、再度発音開始指令を与えてリラティブオン
（relative on）処理を行い、音量や音色などを変化す
ることにより、実際の演奏操作に追従できるようにした
ものを出願した（特願昭61−285985号）。

ところが、入力波形信号の波形の各部分は放音時間の
経過とともに徐々に変化しており、特に第７図（ａ）に
示すような、一周期の中にαの山とβの山が混在する倍
音成分の多い入力波形信号の場合に、αの山が徐々に小
さくなっていくのに対し、βの山が徐々に大きくなって
いくと、αの山のレベル値とβの山のレベル値が逆転す
るa_n+4〜a_n+5の付近で、波形のレベル値が増大してしま
い、トレモロ操作していないにもかかわらず、リラティ
ブオン（再発音）処理が行われて、新たな楽音の放音が
行われてしまうという問題があった。

このことは、入力波形信号の一周期の中に存在する山
や谷の数がより多くなるほど多発していた。

［発明の目的］この発明では上記事情に鑑みてなされたもので、倍音
成分の多い入力波形信号が放音時間の経過とともに徐々
に変化していく場合に、トレモロ演奏がなされていなく
ても、再発音が行われてしまう誤動作を防止して、楽音
の発音処理をより確実なものにできる波形信号制御装置
を提供することを目的とする。

［発明の要点］この目的を達成するため、本発明は、第７図（ｄ）に
示すように、入力波形信号の一周期内のαとβで示す各
部分のレベルが、放音時間の経過に従って徐々に変化し
て逆転するときに、波形の一周期として抽出するピッチ
データが急激に小さくなることに着目し、供給された波
形信号の周期を抽出する周期抽出手段と、所定振幅値を
超える前記波形信号に基づいて、前記周期抽出手段が抽
出する周期に対応する周波数の楽音信号の発生開始を指
示する楽音信号発生指示手段と、前記供給された波形信
号の波高値の変化を検出する検出手段と、この検出手段
にて、前記楽音信号の発生中に新たに検出した波高値
と、前回検出した波高値とを比較し、これらの差が所定
値以上であることを検知したとき当該楽音信号の発生開
始を再度指示する楽音信号発生指示手段と、前記周波数
抽出手段が新たに抽出した周期と前回抽出した周期とを
比較し、これらの差が所定値以上の場合、前記楽音信号
再発生指示手段が楽音信号の発生開始を指示しないよう
制御する禁止手段とを有することを要点とするものであ
る。

［実施例］以下、本発明を電子ギターに適用した一実施例につい
て図面を参照して詳述する。

本実施例では、以下に説明するとおりA/Dコンバータ1
1、ラッチ12、オアゲート13、フリップフロップ14、1
5、最大ピーク検出回路４、最小ピーク検出回路５が検
出手段に、ステップS₃₅、S₈〜S₁₁を実行するCPU100が指
示手段に、ステップS₂₆、S₂₇を実行するCPU100が測定手
段に、ワークメモリ101のOLDPレジスタが記憶手段に、
ステップS₃₄を実行するCPU100が判別手段及び指示禁止
手段に夫々対応する。

全体回路構成第１図は、同実施例の全体回路構成を示しており、６
つの入力端子１の信号は、電子ギターボディ上に張設さ
れた６つの弦の夫々に設けられた、弦の振動を電気信号
に変換するピックアップからの信号である。

入力端子１……からの楽音信号は、ピッチ抽出回路P1
〜P6（図では第１弦のP1についてのみその内部構成を示
している。）内部の夫々のアンプ２……で増幅され、ロ
ーパスフィルタ（LPF）３……で高周波成分がカットさ
れて基本波形が抽出され、最大ピーク検出回路（MAX）
４……、最小ピーク検出回路（MIN）５……及びゼロク
ロス点検出回路（Zero）６……に与えられる。ローパス
フィルタ３……は、各弦の開放弦の振動音周波数ｆの４
倍の4fにカットオフ周波数が設定されている。これは、
各弦の出力音の周波数が２オクターブ以内であることに
基づくものである。最大ピーク検出回路４……では、楽
音信号の最大ピーク点が検出され、その検出パルス信号
の立上りで後段に接続されているフリップフロップ14…
…のＱ出力がHighレベルとなり、このフリップフロップ
14……の出力とゼロクロス点検出回路６……のインバー
タ30……の反転出力とのアンド出力がアンドゲート24…
…を介して割り込み指令信号INT_a1〜INT_a6としてCPU100
に与えられ、同様に最小ピーク検出回路５……でも、楽
音信号の最小ピーク点が検出され、その検出パルス信号
の立上りで後段に接続されているフリップフロップ15…
…のＱ出力がHighレベルとなり、このフリップフロップ
15……の出力とゼロクロス点検出回路６……の出力との
アンド出力がアンドゲート25……を介して割り込み指令
信号INT_b1〜INT_b6としてCPU100に与えられる。

即ち、最大ピーク点が検出されてフリップフロップ14
がHighレベルになっているときに、波形が正から負へ横
切ったとき割り込み指令信号INT_a1〜INT_a6がCPU100に与
えられ、逆に最小ピーク点が検出されてプリップフロッ
プ15がHighレベルになっているときに、波形が負から正
に変化したとき割り込み指令信号INT_b1〜INT_b6がCPU100
に入力する。

そして、CPU100は、これらの割り込み指令信号を受付
けた直後に、対応するフリップフロップ14……、15……
に対しクリア信号CL_a1〜CL_a6、CL_b1〜CL_b6を発生してリ
セットする。従って、次に最大ピーク点あるいは最小ピ
ーク点を検出するまで何度ゼロクロス点を通過しても対
応するフリップフロップ14……、15……はリセット状態
であるので、CPU100には割り込みがかからないことにな
る。

そして、CPU100では、当該弦の振動出力により割り込
み指令信号INT_a1〜INT_a6もしくはINT_b1〜INT_b6が与えら
れて、夫々の時間間隔の少なくとも一方の時間間隔に従
った音階音を発生する。尚、発音開始時においては開放
弦の音階音を発生開始してピッチ抽出の後で正しい周波
数に修正してもよい。この発音開始時の動作については
後述する。

そして、上記時間間隔は、後述するようにカウンタ７
と、ワークメモリ101とを用いて求める。即ち、このワ
ークメモリ101には、最大ピーク点の直後あるいは最小
ピーク点の直後のゼロクロス点時のカウンタ７のカウン
ト値など各種データが記憶される。

そして、発音開始後は、順次求まる時間間隔データに
従って、発生中の楽音の周波数を可変制御してゆく。即
ちCPU100より音階を指定するデータを周波数ROM8へ送出
し、その結果対応する周波数を示す周波数データが読み
出され、音源回路９に送られて楽音信号が生成され、サ
ウンドシステム10より放音出力される。

また、上記ローパスフィルタ３……からの楽音信号
は、A/Dコンバータ11……に与えられ、その波形レベル
に応じたデジタルデータに変換される。

そして、このA/Dコンバータ11……の出力はラッチ12
……にラッチされる。このラッチ12……に対するラッチ
信号は、上記フリップフロップ14……、15……の出力が
オアゲート13……を介することで生成され、最大ピーク
点もしくは最小ピーク点を通過する都度ラッチ12……に
はそのときの波形のレベルを示す信号が記憶される。ま
た、このオアゲート13……からのラッチ信号L₁〜L₆はCP
U100にも与えられる。

そして、ラッチ12……出力はCPU100へ与えられ、発音
開始、停止、更には出力音の放音レベル（音量）等の制
御がこのデータに従ってなされる。なお、このラッチ12
……に記憶されるピーク値である波高値は、ワークメモ
リ101に順次書込まれる。

即ち、CPU100では、A/Dコンバータ11……より与えら
れる波形レベルを示すデータの絶対値が、予め決められ
た一定値以上になった時には、楽音の発音を開始させる
とともにピッチ（基本周波数）抽出も開始させ、このデ
ータが一定値以下になった時には、消音指示をして放音
を終了させる。その動作の詳細は後述するとおりであ
る。

なお、第１図には、A/Dコンバータ11が、ピッチ抽出
回路P1〜P6に夫々独立に設けてあるが、一個のA/Dコン
バータを時分割的に使用することも勿論可能である。

そして、周波数ROM8、音源回路９は時分割処理により
少なくとも６チャンネルの楽音生成系が形成されてい
る。

なお、第２図は、ピッチ抽出回路P1内の各部の信号波
形のタイムチャートを表わしており、図のは、ローパ
スフィルタ３の出力、は最大ピーク検出回路４の出
力、は最小ピーク検出回路５の出力、はゼロクロス
点検出回路６の出力、は割り込み指令信号INT_a1〜INT
_a6、は割り込み指令信号INT_b1〜INT_b6である。

動作次に本実施例の動作について説明する。第３図はCPU1
00の割り込みルーチンのフローであり、第４図はメイン
フローである。なお、この第３図及び第４図はひとつの
弦についての処理しか示してないが、全ての弦の処理は
全く同じなので、CPU100が夫々の弦についての処理を時
分割的に実行すると考えれば良い。

ワークメモリ101内のレジスタさて、CPU100の具体的な動作の説明の前に、ワークメ
モリ101の中の主なレジスタについて説明する。

STEPレジスタは、０、１、２、３の４段階をとり、弦
振動がなされる（第５図（ａ）もしくは第６図（ａ）参
照）につれて、第５図（ｂ）あるいは第６図（ｂ）に示
すようにその内容は変化する。このSTEPレジスタが０の
ときは、ノートオフ（消音）状態を表わしている。

SIGNレジスタは、周期計測のためのゼロクロス点が最
大ピーク（MAX）点の次のゼロクロス点なのか、最小ピ
ーク（MIN）点の次のゼロクロス点なのかを示すもの
で、１のとき前者、２のとき後者である。

REVERSEレジスタは、上記SIGNレジスタで表わされた
ゼロクロス点と反対側のピーク点経過後のゼロクロス点
の到来による割り込み処理がなされたか否かをチェック
するデータを記憶するレジスタであり、一周期ごとのピ
ッチ（基本周波数）抽出制御のチェックに用いられる。

Ｔレジスタは、入力波形の周期を計測するための特定
点のカウンタ７の値を記憶する。なお、カウンタ７は所
定のクロックでカウントするフリーランニング動作をし
ている。

AMP（ｉ）レジスタは、A/Dコンバータ11からラッチ12
にラッチされた最大もしくは最小ピーク値（実際には絶
対値）を記憶するレジスタで、AMP（１）が最大ピーク
用、AMP（２）が最小ピーク用のレジスタである。

PERIODレジスタは、計測した最新の周期をあらわすピ
ッチデータが入力され、このレジスタの内容を基に、CP
U100は、周波数ROM8、音源回路９に対し周波数制御を行
うものである。

OLDPレジスタは、上記PERIODレジスタに新たなピッチ
データをセットするときに、それまでこのPERIODレジス
タにセットされていた１つ前のピッチデータと同じデー
タが記憶されるレジスタであり、この１つ前のピッチデ
ータと上記PERIODレジスタの最新のピッチデータとが、
略一致しなければ、入力波形信号の前回のピークレベル
値に対して今回のピークレベル値が急激に大きくなって
も再発音のため処理が行われないように制御される。

更に、後述するように本実施例は各種判断のために、
３つの定数（スレッシュホールドレベル）がCPU100内に
設定されている。

先ず最初のものはONLEV Iであり、第５図（ａ）、第
６図（ａ）に示すように、いまノートオフの状態であ
り、このONLEV Iの値よりも大きなピーク値が検出され
たとき、弦がピッキング等されたとして、周期測定のた
めの動作をCPU100は実行開始する。

ONLEV IIは、ノートオン（発音中）状態であって、前
回の検出レベルと今回の検出レベルとの差がこの値以上
あれば、トレモロ奏法等による操作があったとして、再
度発音開始（リラティブオン、relative on）処理を行
うためのものである。

OFFLEVは、第８図（ａ）に示してあるように、ノート
オン（発音中）状態であって、この値以下のピーク値が
検出されると、ノートオフ（消音）処理をする。

以上の説明から、以下に述べる割り込みルーチン、メ
インルーチンの動作の理解は容易となろう。

ゼロクロス点での割り込み処理さて、アンドゲート24もしくはアンドゲート25の出力
である割り込み指令信号INT_a、INT_bのCPU100への到来に
よって、第３図の割り込み処理を行う。

即ち、割り込み指令信号INT_aの入力時には、先ずステ
ップP₁の処理をし、CPU100内のａレジスタを１にし、割
り込み指令信号INT_bの入力時には、先ずステップP₂の処
理によって上記ａレジスタに２をセットする。

そして次にステップP₃において、CPU100内のｔレジス
タに、カウンタ７の値をプリセットする。続いて実行す
るステップP₄ではA/Dコンバータ11のピークレベルデー
タをラッチ12から読込み、CPU100内のｂレジスタに設定
する。

そして、ステップP₅において、フリップフロップ14も
しくはフリップフロップ15をクリアする。

続くステップP₆にて、上記ａ、ｂ、ｔレジスタの内容
をワークメモリ101に転送記憶し割り込み処理を終了す
る。

メイン処理メインルーチン（第４図）では、ステップS₁にて、上
述したような割り込み処理によってワークメモリ101に
ａ′、ｂ′、ｔ′の内容（上記ａ、ｂ、ｔと同じで前回
記録されたということでａ′、ｂ′、ｔ′と示す。）が
書込まれているか否かジャッジし、何ら割り込み処理は
なされていないときはNOの判断をして、このステップS₁
を繰返し実行する。

そして、上記ステップS₁でYESの判断をすれば、次の
ステップS₂に進んでその内容ａ′、ｂ′、ｔ′を読出
す。次にステップS₃において、上記AMP（ａ′）レジス
タに記憶してある同じ種類（つまり最大か最小）のピー
ク点のピーク値をCPU100内のｃレジスタに読出し、今回
抽出したピーク値ｂ′を上記AMP（ａ′）レジスタに設
定する。

さて、次にステップS₄〜S₆において、STEPレジスタの
内容が夫々３、２、１であるか否かジャッジする。い
ま、最初の状態であるとしたら、STEPレジスタは０なの
で、ステップS₄、S₅、S₆ともNOの判断がされる。そし
て、次にステップS₇で、今回検知したピーク値ｂ′がON
LEV Iより大か否かをジャッジする。

もし、上記ピーク値ｂ′がONLEV Iより小であれば、
まだ発音開始の処理をしないのでステップS₁へもどる。
仮に、第５図（ａ）、第６図（ａ）のようにONLEV Iよ
り大きな入力が得られたとすると、ステップS₇の判断は
YESとなり、ステップS₈へ進む。

そしてステップS₈でSTEPレジスタに１をセットし、次
にステップS₉でREVERSEレジスタに０をセットし、続け
てステップS₁₀で、ａ′（つまり最大ピーク点直後のゼ
ロクロス点のとき１、最小ピーク点直後のゼロクロス点
のとき２）の値をSIGNレジスタに入力する。

そして、ステップS₁₁にて、ｔ′の値をＴレジスタに
セットする。その結果、ａ′の内容はSIGNレジスタに
（第５図（ａ）、第６図（ａ）の場合はSIGNは１とな
る）、ｂ′の内容はAMPレジスタに、ｔ′の内容はＴレ
ジスタにセットされたことになる。そして再びステップ
S₁にもどる。

さて、以上の説明で第５図（ａ）、第６図（ａ）のゼ
ロクロス点Zero1の直後のメインルーチンの処理を完了
することになる。

さて、次に、ゼロクロス点Zero2の直後のメインルー
チンでの処理を説明する。そのときは上記ステップS₁→
S₂→S₃→S₄→S₅のデータセット処理と発音段階制御処理
とを実行し、次のステップS₆にてYESの判断がされ、次
にステップS₁₂にゆく。

いま、第５図（ａ）、第６図（ａ）のように波形が入
力時に正方向に変化したときは、SIGNレジスタは１であ
り、今回負方向のピークを経過してきているからａ′レ
ジスタは２なので、NOの判断をする。尚、もし同じ極性
のピーク値直後のゼロクロス点到達時には、このステッ
プS₁₂でYESの判断をして何ら続けて動作せずにステップ
S₁へもどる。

さて、いまこのステップS₁₂ではNOのジャッジがされ
てステップS₁₃へゆき、STEPレジスタを２とする。（第
５図（ｂ）、第６図（ｂ）参照）。

そしてステップS₁₃に続けてステップS₁₄を実行し、前
回のピーク値（AMP（SIGN））と今回のピーク値
（ｂ′）を比較する。いま、第５図（ａ）のように前回
の値x₀が今回の値より小（x₁＞x₀）ならば、YESとな
り、今回の時刻ｔ′を周期の計測開始点とすべく（第５
図（ｃ）参照）ステップS₁₄からステップS₁₀、S₁₁を実
行し、SIGNレジスタを２とすると共にｔ′レジスタの内
容をＴレジスタへ転送する。

逆に、前回のピーク値が今回のピーク値よりも大きけ
れば、つまり第６図（ａ）のようにx₁＜x₀ならば、ステ
ップS₁₄でNOのジャッジをしステップS₁₅にてREVERSEレ
ジスタ１とする。なお、SIGNレジスタはいま前の値１を
保つことになる。従って、この場合は前のゼロクロス点
（Zero1）が周期計測の開始点となっている（第６図
（ｃ）参照）。

そして、次のゼロクロス点（Zero3）の通過後、はじ
めてメインフローを実行するときは、ステップS₅でYES
のジャッジがされてステップS₁₆へ進む。今回ａ′は１
であり、第５図の場合は、SIGNが２、第６図の場合はSI
GNが１なので、第５図の場合にあっては、ステップS₁₆
でNOのジャッジがされて、ステップS₁₅へゆきステップS
₁へもどる。つまり、周期計測を開始し始めてからひと
つ目のピーク（振幅x₂）を通過したことをCPU100は認識
する。

また第６図の場合にあっては、ステップS₁₆ではYESの
判断がされて、ステップS₁₇へゆきREVERSEレジスタが１
か否かジャッジする。もし１でなければNOの判断をしス
テップS₁へもどるが、上述したようにステップS₁₅の実
行によってこのレジスタは１となっており、ステップS
₁₇からステップS₁₈へゆきSTEPレジスタを３とし（第６
図（ｂ）参照）、続けてステップS₁₉て、ｔ′レジスタ
にある今回の割り込みで受け付けたカウンタ７の値から
Ｔレジスタにある値つまりゼロクロス点Zero1の時刻を
減算してピッチデータを求め、PERIODレジスタにストア
する。

つまり第６図（ｃ）に示す大きさが一周期の長さとな
り、続くステップS₂₀でｔ′の内容をＴレジスタに転送
して新たな周期計測の開始をする。

そしてステップS₂₁において、上述のPERIODレジスタ
の内容をもってCPU100は周波数ROM8、音源回路９に発音
指令を出す。従ってこの時点から楽音の発生がなされ
る。続いて、CPU100はステップS₃₂でPERIODレジスタに
セットされたピッチデータをOLDPレジスタにセットす
る。

さて、上述した第５図の場合にあっては、再び次のゼ
ロクロス点（Zero4）後のメインフローの処理で、ステ
ップS₅からステップS₁₆へジャンプする。いま、SIGNレ
ジスタは２なので、ステップS₁₆ではYESの判断をし、続
けて上記同様にステップS₁₇→S₁₈→S₁₉→S₂₀→S₂₁→S₃₂
の発音開始処理を実行し、今回は第５図（ｃ）に示すゼ
ロクロス点Zero2からZero4までを一周期としてCPU100は
認識し、この長さに基づく周波数の楽音を発音開始する
（第５図（ｄ）参照）。

このようにして、値の大きいピーク点の次のゼロクロ
ス点から周期計測の処理を開始し、そのピーク点の同じ
側のピーク点の次のゼロクロス点でその計測を終了する
ようにして、ローパスフィルタ３出力の波形の一周期を
抽出している。

そして、この発音開始処理の後、メインルーチンにお
いては、ステップS₄からステップS₂₂へ進行し、今回取
り込んだピーク値であるｂ′の値が、第８図に示すよう
にOFFLEVを越えているか否かジャッジする。

いま、このレベルを越えておればステップS₂₄に進
み、ａ′の内容とSIGNレジスタの内容の一致比較をし、
一致しなければS₁₅へ進み次のゼロクロス点の割り込み
処理にそなえ、一致すれば、既に逆の特性をもったピー
ク（正／負のピーク）を夫々通過してきたので、ステッ
プS₂₅へ進み、REVERSEレジスタが１か否かジャッジし、
もしNOならば何ら処理をすることなくステップS₁へもど
るが、もしこのステップS₂₅でYESの判断がなされたなら
ば、ステップS₂₅からステップS₂₆へ進み新たな周期（ピ
ッチ）を求めるべくｔ′レジスタの内容からＴレジスタ
の内容を引いて次のピッチデータを求め、PERIODレジス
タにセットする。

そして、ステップS₂₇においてｔ′レジスタの内容を
Ｔレジスタへ転送し、続くステップS₃₃にてREVERSEレジ
スタの内容を０として、ステップS₃₄でOLDPレジスタの
前回のピッチデータとPERIODレジスタの今回のピッチデ
ータとがほぼ一致するか否か判断する。

通常は一致するので、CPU100はステップS₃₅へ進み、
リラティブオン（relative on）の処理をするのか否か
ジャッジするようにする。即ち具体的には今回のピーク
値（ｂ′）が前のピーク値（ｃ）よりONLEV IIだけ大き
いか、つまり発音中に急激に抽出ピーク値が大きくなっ
たか否かジャッジする。

通常弦を振動すれば、自然減衰を行うので、このステ
ップS₃₅はNOの判断となるが、もしトレモロ奏法などに
よって、前の弦振動が減衰し終わらないうちに、再び弦
が操作されて、このステップS₃₅の判断がYESとなること
がある。

その場合は、ステップS₃₅でYESのジャッジをしステッ
プS₈へジャンプし、ステップS₉〜ステップS₁₁の発音開
始の準備処理を実行する。その結果、STEPレジスタは１
となり、上述した発音開始時の動作と全く同じ動作をそ
れ以降実行する。つまり、再びステップS₁₆〜S₂₁、S₃₂
の発音開始処理をその後実行して再発音開始の処理をす
ることになる。

さて、通常状態では上述した如くステップS₃₅に続け
てステップS₃₆を行って、上記PERIODレジスタの値を基
に周波数（ピッチ）制御をCPU100は周波数ROM8、音源回
路９に対して行う。

つまり、本実施例にあっては、弦の振動周波数の変化
を時々刻々とらえて、それに応じた周波数制御をリアル
タイムで行うようになる。

そして、ステップS₃₆からステップS₃₇へ進んでPERIOD
レジスタにセットされたピッチデータをOLDPレジスタに
セットする。

いま、入力波形信号の倍音成分が強く、第７図（ａ）
に示すように、一周期内のαとβで示す各部分のレベル
が、放音時間の経過に従って徐々に変化して逆転するよ
うになると、第７図（ａ）の点線で示す山型波形のαの
ピークホールド部分を山型波形βのピーク点が大きく越
える時点で、この山型波形βのピークレベル値a_n+5が、
１つ前の山型波形αのピークレベル値a_n+4に対し、リラ
ティブオン（再発音）のためのONLEV IIを越えてしまう
ことが生じることになる。

しかし、このとき第７図（ｂ）に示すように最大ピー
ク検出回路４からの最大ピーク検出信号が一周期内に２
つ現れるようになる。そうすると、一周期内にステップ
S₂₆、S₂₇のピッチ抽出処理が２回行われてしまうことに
なり、波形a_n+3の直後のゼロクロス点での今回のPERIOD
レジスタ内のピッチデータは、山型波形のαからβまで
の一周期より短かいT_n+2となり、前回のOLDPレジスタ内
のピッチデータは山型波形のαからαまでの一周期分の
長さと等しいT_n+1となる。

このため、入力波形信号の一周期ごとに行われるステ
ップS₂₄〜S₃₇のピッチ抽出制御処理の中のステップS₃₄
で、上記PERIODレジスタの値とOLDPレジスタの値が一致
しないことが判別され、ステップS₃₅、S₃₆の処理を飛び
越すようになるので、ステップS₃₅、S₈〜S₁₁のリラティ
ブオン（再発音）の処理とステップS₃₆のピッチ制御処
理とが行われなくなる。この間、楽音は変化なく鳴り続
けることになる。

こうして、入力波形信号の一周期内のαとβとで示す
各部分のレベルが放音時間の経過に従って徐々に変化し
て逆転するときに、波形のレベルが急激に大きくなるよ
うなことがあっても、再発音処理は行われず、ピッキン
グ操作が行われていなくても再発音が行われてしまうと
いう誤動作を防止することができる。また、一周期分よ
り短いT_n+2〜T_n+4に基づいたピッチ制御も行われないの
で、本来の音と異なる音高の音が放音されることもなく
なる。

この後、山型波形βが山型波形αより十分大きくな
り、山型波形αが山型波形βのピークホールド部分の下
に沈んでしまうようになれば、最大ピーク検出回路４か
らの最大ピーク検出信号が一周期内に１つだけとなり、
ステップS₂₆、S₂₇のピッチ抽出処理は、一周期内に再び
１回だけとなり、PERIODレジスタの今回のピッチデータ
は、OLDPレジスタの前回のピッチデータに一致するよう
になり、ステップS₂₆のピッチ制御処理が再開されるこ
とになる。

そして、上述したように、弦振動が減衰してきて、ピ
ーク値が第８図に示すようにOFFLEVを下まわるようにな
ると、ステップS₂₂からステップS₃₀へゆきSTEPレジスタ
を０とし、続くステップS₃₁にてノートオフ処理（消音
処理）を行い、これまで発音していた楽音を消音すべく
CPU100は音源回路９へ指示するようになる。

尚、上記ステップS₃₄における前回の抽出ピッチデー
タと今回の抽出ピッチデータの比較は、ピッチデータが
16ビットなら、上位14ビットが一致するか否かというか
たちや、両ピッチデータの差が予め定められた一定値以
下となるか否かというかたちであってもよく、今回の抽
出ピッチデータの比較対象は前回のものではなく、前々
回のもの等、過去のものであればよい。また上記実施例
では、ステップS₂₃では、今回のピーク値ｂ′と前回の
ピーク値ｃとの差で、波形が急激に変化したのか否かジ
ャッジするようにしたが、例えばｂ′ｃ＞Ｓ（Ｓは１以
上の所定値）のように波高値の比で、波形が急激に変化
したのか否かジャッジするようにしてもよい。

また、前回の波高値と今回の波高値との比較で波形が
急激に変化したか否かジャッジするようにしたが、前々
回と今回との波高値の比較で行うようにしてもよい。

また、上記実施例のステップS₃₄でNOと判断されたと
き、ｂ′とｃの値を同じにしてからステップS₃₅へ進行
し、結果的にリラティブオンの処理を行わないようにし
てもよい。

その他の条件検出によって、波高値が楽音の発生中に
急激に増大したことを検知するようにしてもよい。

上記実施例にあっては、各ピーク点直後のゼロクロス
点でCPU100が割り込み処理をして、発音開始、周期計
算、リラティブオン、消音開始等の処理を行うようにし
たが、各ピーク点検出時に直接これらの処理を行っても
よい。その場合も全く同じ結果を得ることができる。そ
の他、例えばピーク点の直前のゼロクロス点の検出によ
って、上記同様の処理を行ってもよい。その他、基準と
なる点のとり方は種々変更できる。

また、上記実施例では、メインフローのなかで各処理
を実行するようにしたが、割り込み処理のなかで同様の
処理を実行するようにしてもよい。

更に、上記実施例においては、本発明を電子ギターに
適用したものであったが、必ずしもそれに限られるもの
ではなく、マイクロフォン等から入力される音声信号あ
るいは電気的振動信号からピッチ抽出を行って、原音声
信号とは別の音響信号を、対応するピッチもしくは音階
周波数にて発生するシステムであれば、どのような形態
のものであってもよい。具体的には、鍵盤を有するもの
例えば電子ピアノ、管楽器を電子化したもの、弦楽器、
例えばバイオリンや琴などを電子化したものにも同様に
適用できる。

［発明の効果］この発明は、以上詳述したように、楽音信号の発生中
に新たに検出した波高値と前回検出した波高値とを比較
し、これらの差が所定値以上である場合には当該楽音信
号の発生開始を再度指示する一方、入力波形信号の一周
期内の各部分のレベルが、倍音成分の影響で放音時間の
経過に従って徐々に変化して逆転する場合などにおい
て、波形の一周期として抽出するピッチデータが急激に
小さくなることに着目し、波形信号の振幅に基づいて、
抽出した周期に対応する周波数の楽音信号の発生開始を
指示すると共に、新たに抽出した周期と前回抽出した周
期とを比較し、これらの差が所定値以上の場合、楽音の
発生開始を指示しないよう制御するようにしたから、波
形の各部分のレベルが放音時間の経過に従って除去に変
化して逆転するようなときに、波形のレベルが急激に大
きくなるようなことがあっても、再発音処理は行われ
ず、ピッキング操作が行われていなくても再発音が行わ
れてしまうという誤動作を防止することができる。よっ
て、トレモロ奏法を可能にしつつ、トレモロ操作してい
ないにもかかわらず再発音が行われてしまうという問題
を解消することができる。

【図面の簡単な説明】

第１図は、本発明を適応した一実施例である電子楽器の
入力制御装置の全体回路構成を示す図、第２図は、第１
図中の各部に表われる波形等を示すタイムチャート図、
第３図はCPUの割り込みルーチンのフローチャートを示
す図、第４図はCPUのメインルーチンのフローチャート
を示す図、第５図及び第６図は発音開始時の各部の動作
を示すタイムチャート図、第７図は倍音成分の強い入力
波形が放音時間の経過とともに変化していく例を示すタ
イムチャート図、第８図は消音時の動作を示すタイムチ
ャート図である。１……入力端子、４……最大ピーク検出回路、５……最
小ピーク検出回路、６……ゼロクロス点検出回路、７…
…カウンタ、９……音源回路、12……ラッチ、14、15…
…フリップフロップ、100……CPU、101……ワークメモ
リ、P1〜P6……ピッチ抽出回路。

Claims

(57)【特許請求の範囲】

【請求項１】供給された波形信号の周期を抽出する周期
抽出手段と、所定振幅値を超える前記波形信号に基づいて、前記周期
抽出手段が抽出する周期に対応する周波数の楽音信号の
発生開始を指示する楽音信号発生指示手段と、前記供給された波形信号の波高値の変化を検出する検出
手段と、この検出手段にて、前記楽音信号の発生中に新たに検出
した波高値と、前回検出した波高値とを比較し、これら
の差が所定値以上であることを検知したとき当該楽音信
号の発生開始を再度指示する楽音信号発生指示手段と、前記周波数抽出手段が新たに抽出した周期と前回抽出し
た周期とを比較し、これらの差が所定値以上の場合、前
記楽音信号再発生指示手段が楽音信号の発生開始を指示
しないよう制御する禁止手段と、を有することを特徴とする波形信号制御装置。