JP2516070Y2

JP2516070Y2 - 電子楽器の入力制御装置

Info

Publication number: JP2516070Y2
Application number: JP15590087U
Authority: JP
Inventors: 仁嗣加藤
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-10-12
Filing date: 1987-10-12
Publication date: 1996-11-06
Anticipated expiration: 2002-10-12
Also published as: JPH0160262U

Description

【考案の詳細な説明】［考案の技術分野］この考案は電子ギターなどの電子楽器の入力制御装置
に関する。

［考案の背景］従来より、自然楽器の演奏操作によって発生する波形
信号からピッチ（周波数）を抽出し、電子回路で構成さ
れた外部音源装置を制御して、人工的に楽音等の音響を
得るようにしたものが種々開発されている。

さらにこの種の電子楽器では、入力波形信号のピッチ
を抽出してから音源装置に対し、ベンダーデータ（最初
の発音後に周波数を変更するための最初の周波数との差
についての差分値情報）をクリアすべくベンダークリア
データを送出すると共に、抽出されたピッチに対応する
音高の楽音を発生させるようなデータを送出すべく指示
している。

［考案が解決しようとする問題点］しかしながら、現在のMIDI規格（楽器同士を相互に接
続するためのインターフェース統一規格）によれば、外
部音源装置に対しベンダークリアデータを送出する場合
には、約1msec程度の送信時間を必要とする。そのた
め、入力波形信号が加えられてから実際に音源装置が所
定の楽音を発音するまでのシーケンスは、信号入力→信
号有り→ピッチ抽出→ベンダークリアデータ→ノートオ
ンとなり、ピッチを抽出してからノートオンを送出して
ベンダーデータをクリアして発音開始に至るまでの応答
速度が悪いという問題があった。

［考案の目的］この考案は、上記問題点を解決するためになされたも
ので、波形信号が入力されてから実際に音響を発生する
までの時間を短縮し、レスポンスを良好とするように
し、演奏時に不自然さを感じさせないようにした電子楽
器の入力制御装置を提供することを目的とする。

［考案の要点］この考案は、上記考案の目的を達成するため、入力波
形信号が与えられていることが検知されると、まず最初
に音源装置のベンダーデータをクリアするためのベンダ
ークリアデータを送出し、ピッチ抽出手段にて上記入力
波形信号のピッチを検知すると、そのピッチデータに対
応した音高で音源装置より楽音を発生させるよう発音指
示する電子楽器の入力制御装置であることを要点とす
る。

［考案の作用］この考案によれば、電子楽器に入力波形信号が与えら
れたことを検知し、まず、楽器本体の内部または外部の
音源装置のその楽音に対応するベンダーデータをクリア
するためのベンダークリアデータを音源装置に送出し、
その後にピッチ抽出手段にて入力波形信号のピッチを抽
出して、そのピッチに対応する音高の楽音を発音するよ
う発音指示を行なう。したがって所定の楽音が応答速度
が遅れることなく発音される。

［実施例］以下、この考案の一実施例について図面を参照しなが
ら説明する。

全体回路回成第１図は、同実施例の全体回路構成を示しており、本
実施例は、電子ギターに本考案を適用したものであり、
６つの入力端子１の信号は、電子ギターボディ上に張設
された６つの弦の夫々に設けられた、弦の振動を電気信
号に変換するピックアップからの信号である。

入力端子１……からの楽音信号は、夫々アンプ２……
で増幅され、ローパスフィルタ（LPF）３……で高周波
成分がカットされて基本波形が抽出され、最大ピーク検
出回路（MAX）４……、最小ピーク検出回路（MIN）５…
…及びゼロクロス点検出回路（Zero）６……に与えられ
る。ローパスフィルタ３……は、各弦の開放弦の振動音
周波数ｆの４倍の4fにカットオフ周波数が設定されてい
る。これは、各弦の出力音の周波数が２オクターブ以内
であることに基づくものである。最大ピーク検出回路４
……では、楽音信号の最大ピーク点が検出され、その検
出パルス信号の立上りで後段に接続されているフリップ
フロップ14……のＱ出力がHighレベルとなり、このフリ
ップフロップ14……の出力とゼロクロス点検出回路６…
…のインバータ30……の反転出力とのアンド出力がアン
ドゲート24……を介して割り込み指令信号INT_a1〜INT_a6
としてCPU100に与えられ、同様に最小ピーク検出回路５
……でも、楽音信号の最小ピーク点が検出され、その検
出パルス信号の立上りで後段に接続されているフリップ
フロップ15……のＱ出力がHighレベルとなり、このフリ
ップフロップ15……の出力とゼロクロス点検出回路６…
…の出力とのアンド出力がアンドゲート25……を介して
割り込み指令信号INT_b1〜INT_b6としてCPU100に与えられ
る。

即ち、最大ピーク点が検出されてフリップフロップ14
がHighレベルになっているときに、波形が正から負へ横
切ったとき割り込み指令信号INT_a1〜INT_a6がCPU100に与
えられ、逆に最小ピーク点が検出されてフリップフロッ
プ15がHighレベルになっているときに、波形が負から正
に変化したとき割り込み指令信号INT_b1〜INT_b6がCPU100
に入力する。

そして、CPU100は、これらの割込み信号を受付けた直
後に、対応するフリップフロップ14……、15……に対し
クリア信号CLa₁〜CLa₆、CLb₁〜CLb₆を発生してリセット
する。従って、次に最大ピーク点あるいは最小ピーク点
を検出するまで何度ゼロクロス点を通過しても対応する
フリップフロップ14……、15……はリセット状態である
ので、CPU100には割り込みがかからないことになる。

そして、CPU100では、詳細は後述するが、はじめて当
該弦の振動出力により割り込み指令信号INT_a1〜INT_a6も
しくはINT_b1〜INT_b6が与えられると、その弦に対応する
ベンダーデータをクリアするようなベンダークリアデー
タをインターフェース12を経て外部に設けられた音弦装
置９に送出し、さらにノートオン・ウェイトフラグをセ
ットする。

そして、それ以降は、CPU100では、上記割り込み指令
信号のうち、最大のピーク点検出直後のゼロクロス点の
割り込み指令信号INT_a1〜INT_a6が与えられた時に、それ
以前に同様にして検出された最大ピーク点直後のゼロク
ロス点時のカウンタ値との差が求められ、また最小ピー
ク点検出直後のゼロクロス点の割り込み指令信号INT_b1
〜INT_b6発生時にそれ以前に同様にして検出されたカウ
ンタ値との差が求められる。この両信号INT（INT_a1〜IN
T_a6、INT_b1〜INT_b6）が与えられる都度カウンタ７のカ
ウント値は夫々対応する最大時メモリ101、最小時メモ
リ102に記憶される。

この求められたカウンタ７のカウント値の差のタイム
カウントデータは、CPU100より周波数ROM8に送られて、
この周波数ROM8においてそのカウントデータを１周期と
する周期データが対応する音高のキーコードに変換され
る。そのキーコード情報がインターフェース12を介して
音源装置９に送られて楽音信号が生成され、外部に設け
られたサウンドシステム10より放音出力される。

上記ローパスフィルタ３……からの６つの楽音信号
は、夫々トランスファゲートＴを介してA/Dコンバータ1
1に与えられ、その波形レベルに応じたデジタルデータ
に変換されてCPU100に与えられる。CPU100ではA/Dコン
バータ11より与えられる波形レベルを示すデータの絶対
値が、弾弦操作された弦の音高に対応したベンダーデー
タをクリアするベンダークリアデータをインターフェー
ス12を経て音源装置９に送出し、しかる後ノートオン指
令を出力して対応する周波数の楽音を発生し、このレベ
ルデータが上記一定値以下になった時には、消音指示を
して放音を終了させるようなデータをインターフェース
12を経て音源装置９に送出する。

上記トランスファゲートＴには、タイミングの順次ず
れたチャンネルタイミング信号t₁〜t₆が夫々与えられ、
６つの楽音信号（６弦に対応する）の放音レベル制御が
タイムシェアに行われ、これに応じて、周波数ROM8、音
源回路９には時分割処理により６チャンネルの楽音生成
系が形成されている。

上述したように入力端子１、アンプ２及びローパスフ
ィルタ３は入力波形信号が与えられているか否かを検出
する入力有無判断手段を、最大ピーク検出回路４、最小
ピーク検出回路５、ゼロクロス点検出回路６、カウンタ
７、A/Dコンバータ11、フリップフロップ14、15、アン
ドゲート24、25、インバータ30及びCPU100はピッチ抽出
手段を構成し、CPU100及び周波数ROM8は音源装置にベン
ダークリアデータを送出すると共に抽出されたピッチに
対応して発音を指示する指示手段を構成するものであ
る。

なお、最大ピーク検出回路４、最小ピーク検出回路５
及びゼロクロス点検出回路６の構成は従来よりよく知ら
れたものであるので（本件出願人による特願昭61-28214
0号参照）その説明は割愛する。

動作次に本実施例の動作について説明する。第２図はCPU1
00のメインフローであって、スタート後先ずステップA1
で初期設定を行った後、ステップA12で第１弦の出力で
あるA/Dコンバータ11の値を読み込んで、波形がある一
定レベルを越えたか否かステップA13でジャッジし一定
レベルとならない限り、楽音のオフ処理をする（ステッ
プA14、A15）。

同様に、第２弦から第６弦に対する処理（ステップA2
2〜A25、A32〜A35、A42〜A45、A52〜A55、A62〜A65
（尚、図には第１弦と第６弦とに対応する処理のほかは
省略してある。）を行う。いま例えば第１弦を操作し
て、第３図（ａ）に示すような一定レベルをこえる楽音
信号が、A/Dコンバータ11に入力されれば、ステップA13
からステップA16に進んで、第１弦の立上りフラグを１
とする。なお、まだ発音は開始しないので、ステップA1
4、A15を経て次の弦の処理をする。

勿論、他の弦が操作されたときもステップA23→A26→
A24→A25、A33→A36→A34→A35、A43→A46→A44→A45、
A53→A56→A54→A55、A63→A66→A64→A65を実行する。

そして、後述するように最初の割り込み指令信号INT
_a1〜INT_a6あるいはINT_b1〜INT_b6のいずれか一方（即ち
波形が第３図（ａ）に示す如く立上るのであれば必ず最
初にCPU100に与えられるのは割り込み指令信号INT_a1〜I
NT_a6であり、逆に立下る（０からマイナス方向へ波高値
が変化する）のであれば必ず最初にCPU100には割り込み
指令信号INT_b1〜INT_b6である）が与えられるまでは、上
述した処理をくり返す。

そして、上記最初の割り込み指令信号INT（INT_a1〜IN
T_a6もしくはINT_b1〜INT_b6）が与えられるとその時点
で、音源装置９の上記弦に対応するベンダーデータをク
リアするようなベンダークリアデータをインターフェー
ス12を経て外部音源装置９に送出し、ノートオン・ウェ
イトフラグが１にセットされ、それ以降ステップA13（A
23、A33、A43、A53、A63）、ステップA14（A24、A34、A
44、A54、A64）からステップA17（A27、A37、A47、A5
7、A67）へ進むようになる。そして、最初にベンダーク
リアデータをインターフェース12を経て送出した後での
ピッチ抽出後の割り込み指令信号INT_a1〜INT_a6もしくは
INT_b1〜INT_b6の割り込み処理の中で、音源装置９の発音
を制御するデータをインターフェース12を経て音源装置
９に送出する。しかる後、ピッチ抽出されると、そのピ
ッチによりステップA17では、音源装置９が発音する音
高（周波数）を変更制御するようなデータをインターフ
ェース12を経て音源装置９に送り出す。

さらに、弾弦操作により逐次変更されるピッチに対応
して音源装置９の楽音の音高を変更するために、CPU100
は制御信号を周波数ROM8に与えピッチ変更分のベンダー
データ（キーコード）を得る。そして、それを音源装置
９へ与える。そして、入力波形信号が一定レベル以上で
ある限りステップA12→A13→A14→A17（他の弦について
も同じで、A22→A23→A24→A27、A32→A33→A34→A37、
A42→A43→A44→A47、A52→A53→A54→A57、A62→A63→
A64→A67）をくり返し行い、もし一定レベル以下になれ
ば、ステップA15（他の弦についても同じでA25、A35、A
45、A55、A65）を実行して消音開始する。

さて、ある弦の弦操作がなされたときの動作を更に詳
述すると以下のようになる。即ち、弦操作によって楽音
波形が立上り、第３図（ａ）に示す最初の最大ピーク点
（図中MAX1）に波形レベルが達し、最大ピーク検出回路
４より第３図（ｂ）に示すような信号が発生し、フリッ
プフロップ14がHighレベルとされる（同図（ｄ）参
照）。そして、ゼロクロス点検出回路６からのゼロクロ
ス点検出出力が第３図（ａ）のZero1の点で反転する
（同図（ｃ）参照）と、アンドゲート24よりCPU100に対
し割り込み指令信号INT_a（INT_a1〜INT_a6）が与えられ、
CPU100は第４図の割り込み処理を開始する。まず、CPU1
00はステップB1でフリップフロップ14をリセットし、ま
たカウンタ７のカウント値を読み込み、波形が１波目か
否かつまり立上りフラグが１であるか否かを判断する
（ステップB2）。いま、楽音波形は立上ったばかりで、
１波目なので、（上記ステップA16（もしくはA26、A3
6、A46、A56、A66）参照）ステップB3に進み、音源装置
９のベンダーデータをクリアする処理（第３図（ｆ）、
（ｇ）参照）をし、次にステップB4にて上記立上りフラ
グをクリアしノートオンウェイトフラグをオン状態にセ
ットし、更にステップB5に進んで制御フラグ「１」を立
てて、最大時メモリ101に上記ステップB1で読み出した
カウンタ７のカウント値をセットする。この制御フラグ
「１」は、最大ピーク点の次のゼロクロス点が既に検出
されたことを示すフラグであり、このフラグがクリアさ
れていると、最小ピーク点が検出されたことを示すこと
になる。なお、この制御フラグの機能は後述するとおり
である。

さて、第３図（ａ）のような波形が入力された場合
は、続けてゼロクロス点Zero2、Zero3が検出される都
度、ゼロクロス点検出回路６からは同図（ｃ）に示すよ
うに反転出力が得られる。

しかしながら、フリップフロップ14の出力はリセット
されており（ステップB1にて）、何ら割り込み指令信号
INT_aは発生しない。勿論フリップフロップ15もリセット
されたままであるから、割り込み指令信号INT_bは発生し
ない。

そして次に、第３図（ａ）のMIN1に示す最小ピーク点
に達すると、今度は最小ピーク検出回路５よりピーク検
出信号が出力し、フリップフロップ15がセットされる。
そして、次のゼロクロス点（Zero4）にて、ゼロクロス
点検出回路６出力は反転し、その結果アンドゲート25よ
りCPU100に対し割り込み指令信号INT_bが与えられ、CPU1
00は第５図の割り込み処理を開始する。まず、CPU100は
ステップC1でフリップフロップ15をリセットし、更にカ
ウンタ７のカウント値を読み込み、波形が初めて立上る
（あるいは立下る）のか否か、即ち立上りフラグが１で
あるか否か判断する（ステップC2）。

さて、いまの場合、波形が立上ることによって信号の
入力開始がなされているので、既に上述したステップB4
（第４図参照）にて上記立上りフラグはクリアされてお
り、このステップC2のジャッジ結果はNOとなる。

次にステップC6に進む。このステップC6ではCPU100内
の制御フラグが１か否かジャッジし、このフラグは第４
図のステップB5にていまの場合１とされているので、YE
Sの判断がなされてステップC7へ進む。

ステップC7では、ノートオン・ウェイトフラグにより
ベンダークリアデータ送出直後か否かをジャッジし、第
３図（ｆ）、（ｇ）より明らかなようにゼロクロス点Ze
ro4の検出時は、ベンダークリアデータ送出直後の割り
込み処理であるため、YESの判断をして次にステップC5
へ進む。このステップC5では制御フラグを０にすると共
に、今度は最小時メモリ102に、上記ステップC1で読出
したカウンタ７のカウント値をセットする。

なお、上記ステップC7の判断は、CPU100内に音源装置
９のベンダークリアデータ後から、次の割り込み指令信
号INTの到来時（なお厳密には、波形が立上ったときは
割り込み指令信号INT_a1〜INT_a6、波形が立下ったときは
割り込み指令信号INT_b1〜INT_b6の次の到来時、第３図の
例ではゼロクロス点Zero5のタイミング（までオンし、
それ以外の時間ではオフするフラグを設ければ達成でき
る。

さて、第３図（ａ）の如き入力波形の場合次のMAX2と
して示す最大ピーク点に続くゼロクロス点（Zero5）に
到達すると、最大ピーク点直後のゼロクロス点検出の割
り込み指令信号INT_aが与えられ（第３図（ｅ）参照）、
CPU100はステップB1でフリップフロップ14をリセットす
ると共にカウンタ７のカウント値を読み込み、ステップ
B2で波形がもう１波目でないことを判断して、ステップ
B6で制御フラグが「０」か否か判断する。この制御フラ
グは、すぐ前の最小ピーク点MIN1の次のゼロクロス点
（Zero4）で「０」になっている（第５図のステップC5
参照）から、YESと判断し、CPU100はステップB7に進
み、そこでベンダークリアデータ送出直後ではないと判
断する。次のステップB8では、ノートオン・ウェイトフ
ラグはオンであると判断し、次のステップB9で１周期前
の最大ピーク点MAX1の直後のゼロクロス点（Zero1）で
最大時メモリ101にセットしたタイムカウントデータを
読み出して、ステップB1で読み出した今回のタイムカウ
ントデータより減算し、この結果データを得る。次にこ
のデータを周波数ROM8に与えて、ゼロクロス点（Zero
1）からゼロクロス点（Zero5）までの時間（第３図
（ｅ）のt₁）を１周期とする周波数の楽音を音源装置９
に発音させるようなキーコードデータをインターフェー
ス12を経て送出し、さらにノートオン・ウェイトフラグ
をクリアする。そのため、次回以降は毎回ステップB10
での周期計算の処理が行なわれることになる。ステップ
B10では、ステップB9と同様にキーコードデータ（ベン
ドデータ）を算出し、この第４図の割込処理に続けて行
われる第２図のステップA17（またはA27、A37、A47、A5
7、A67）では、上記結果データを周波数ROM8に与えて、
ゼロクロス点（Zero1）からゼロクロス点（Zero5）まで
の時間長（つまり第３図（ｅ）のt₁）を１周期とする周
波数の楽音を放音するように制御するようなキーコード
データをインターフェース12を経て送出する。なお、割
込処理中のステップB5では、CPU100は制御フラグ「１」
を立て、上記今回のタイムカウントデータ値を最大時メ
モリ101にセットする。

このように、ステップC5、B6で最大ピーク点のすぐ次
のゼロクロス点が判別され、このゼロクロス転換だけの
時間（t₁）が計測され、ステップB10で周期計算が行わ
れてゆく。

同様にして、第３図（ａ）のゼロクロス点（Zero6、Z
ero7）は、無視されて最小値検出直後のゼロクロス点
（Zero8）の検出によって発生されるアンドゲート25か
らの割り込み指令信号INT_bの入力に応じて、CPU100は、
第５図に示すフローの処理を行い今回は、前のゼロクロ
ス点（Zero4）から今回のゼロクロス点（Zero8）までの
時間間隔（t₂）がピッチ抽出データとなる。なおこのと
き処理はステップC1→C2→C6→C7→C8→C10→C5の順で
行われる。

従って、本実施例では、先ず弾奏弦の発音に対応する
音源装置９のベンダーデータをクリアするようなデータ
を、最初の割込指令信号INT（立上り時INT_a、立下り時I
NT_b）の到来時に、インターフェース12に送出し、次の
同じ割込信号発生時に検出したキーコードデータに基づ
いて、その弦に対応する音源装置９を発音させるデータ
をインターフェース12を経て送出するようにしたため、
ピッチ抽出がなされると即座に音源装置９の楽音発生を
制御するデータの送出が可能となり、入力波形信号の発
生に対応して即座に楽音を出力できる。

また、本実施例では、その後最大値検出直後発生する
ゼロクロス点どおしの時間間隔（t₁：つまりZero1→Zer
o5）と、最小値検出直後発生するゼロクロス点どおしの
時間間隔（t₂：つまりZero4→Zero8）とを求めて、一周
期に２回周波数変更の処理を行うため、入力信号の周波
数変化に即座に応答できるようになっている。

ところで、本実施例においては、上述した第４図、第
５図のフローの制御フラグの機能によって第６図に示す
ような波形が入力されても、図のゼロクロス点Zero12、
Zero14は、無視されることになる。

つまり、割り込み指令信号INT_aとしてゼロクロスZero
12、Zero14に対応する信号が入ってきても、制御フラグ
は、ゼロクロス点Zero11、Zero13の到来時に１にセット
してあり（ステップB5）、従ってステップB6のジャッジ
はNOとなり、何ら周期計算を行なわないことになる。こ
のようにして、本実施例ではこのフラグによって最大値
検出後あるいは最小値検出後にゼロクロス点が連続して
複数回検出されてもそれを無視することで、倍音の影響
を更に取り除くことを可能としている。

なお、第２図のステップA17（A27、A37、A47、A57、A
67）での処理として前回の記憶されているタイムカウン
トデータと今回得たタイムカウントデータとの平均値を
とって出力したり、前回とのデータ差が大きい場合例え
ば20％以上の差があれば前回のものを出力するようにし
た場合は、周波数の安定性が図れる。また、最大ピーク
点直後のゼロクロス点検出に基づく周期計算と、最小ピ
ーク点直後のゼロクロス点検出に基づく周期計算とを、
楽音波形の始点が立上り波形であれば、それ以降は最大
ピーク点直後のゼロクロス点に基づく周期計算（つまり
t₁のみを求める）を行い、楽音波形の始点が立下り波形
であれば、それ以降は最小ピーク点直後のゼロクロス点
に基づく周期計算（つまりt₂のみを求める）を行うよう
に、選択的に実行するようにしてもよい。

このように、本実施例にあっては、CPU100が第２図に
示したステップA17（A27、A37、A47、A57、A67）の処理
として適当なものを実行でき、しかもこの処理の変更は
CPU100の外部回路の変更を行うことなく、単にCPU100の
プログラムの変更で行えるために汎用性が増し、インテ
リジェント化に適している。

さて、上記実施例では、最大ピーク点検出直後のゼロ
クロス点間の時間間隔（t₁）と、最小ピーク点検出直後
のゼロクロス点間の時間間隔（t₂）との双方を求めるよ
うにしたが、上述したように必ずしも双方を算出する必
要はなく、仮に一方のみで回路構成をした場合は、第１
図に示した最大ピーク検出回路４、フリップフロップ1
4、アントゲート24、インバータ30の組か、最小ピーク
検出回路５、フリップフロップ15、アンドゲート25の組
の一方が不要となり回路の簡略化ができる。

なお、上記実施例では、第４図のステップB3あるいは
第５図のステップC3にて、音源装置９のベンダーデータ
をクリアするベンダークリアデータを送出するようにCP
U100は処理しているが、これらの割り込み処理の完了後
メインフローである第２図の一連の処理の中で同様の処
理をするようにしてもよい。

また、第４図のステップB10、第５図のステップC10に
て周期計算をし、この周期計算に基づく楽音周波数変更
の制御は第２図のメインフロー内のステップA17、A27、
A37、A47、A57、A67で行っているが、逆にこの変更処理
は各割込み処理中に行うようにすることもできる。

また、第４図のステップB9あるいは第５図のステップ
C9において、周波数計算の後、外部ノートオン処理を行
なっているが、これらの割り込み処理の完了後に第２図
のメインフローの一連の処理の中で行なうようにしても
よく、いずれの場合も割り込み処理の中で、音源装置を
制御するデータを送出する方が入力波形信号に対する応
答性は良くなる。

第７図は本実施例においてCPU100よりインターフェー
ス12を経て外部の音源装置９を制御するために送出され
る送出データの一例を示す図である。図において、
（ａ）は音源装置９内の第１のメモリに書き込まれる音
源発音制御用データであり、45はレベルを、3Cはキーコ
ードを、90は０チャンネルのノートオンをそれぞれ示
す。同じく（ｂ）は音源装置９内の第２のメモリに書き
込まれる音源ベンダークリアデータ制御用データであ
り、EOは０チャンネルのベンダー情報を示し、4000が中
心（±０）であるので全体としてベンダークリアを示
す。ベンダーデータは例えば上位２けたが半音以上のキ
ーコード、下位２けたが半音未満のキーコード（セント
単位）を示す。音源装置においては第１のメモリと第２
のメモリの内容が常に合成されて発音周波数を決定する
キーコード信号とされており、弾弦操作時点において
は、第２のメモリには先に発音された際のデータ内容が
残っているのでそれをまずクリアしておく必要がある。
図において（ｃ）は音源周波数変更用データ（ベンダー
データ）、（ｄ）は音源消音制御用データを示す。
（ｃ）のデータは第２のメモリに供給される。この場合
2010の大きさだけ例えば高い周波数への変更を意味して
いる。

更に、上記実施例においては、本考案を電子ギターに
適用したものであったが、必ずしもそれに限られるもの
でなく、マイクロホン等から入力される音声信号あるい
は電気的振動信号からピッチ抽出を行って、原音声信号
とは別の音源装置を、対応するピッチもしくは音階周波
数にて発音制御することが可能なシステムであれば、ど
のような形態のものであってもよい。具体的には、鍵盤
を有するもの例えば電子ピアノ、管楽器を電子化したも
の、弦楽器、例えばバイオリンや琴などを電子化したも
のにも同様に適用できる。

加えて、上記実施例では入力波形信号のピッチを検出
するのに連続する最大ピーク点の直後のゼロクロス点間
の時間間隔（t₁）かまたは連続する最小ピーク点の直後
のゼロクロス点間の時間間隔（t₂）かを検知し、この得
られる時間間隔を適宜処理してピッチ抽出を行うように
したが、それ以外、本件と同一出願人による出願（特願
昭61-282142号）に示されているようなほぼ1.5周期分の
波形から２つの周期に相当する時間間隔を処理してピッ
チを抽出する方式でもよい。

なお、上記実施例では、音原装置及びサウンドシステ
ムとして、電子楽器本体の外部に設けられたものを示し
たが、それらの少なくとも一方を本体内部に設けるよう
にしたものでもよい。

［考案の効果］この考案は、以上詳述したように、入力波形信号が与
えられていることが検知されると、まず最初に音源装置
の対応する楽音のベンダーデータをクリアするためのベ
ンダークリアデータを送出するようにしたので、ピッチ
抽出がなされると即座に、そのピッチに対応する周波数
で音源装置の発音を開始させる制御信号を音源装置に送
出することができ、波形信号の入力から実際に音響が発
生するまでの応答速度を早くすることができ、演奏に好
適である利点がある。

【図面の簡単な説明】

第１図は、本考案の一実施例の全体回路構成を示す図、
第２図は、第１図におけるCPUのメインフローチャート
を示す図、第３図は入力波形信号とそれに伴う各部の動
作を示すタイムチャート図、第４図は最大ピーク点直後
のゼロクロス点検出時の割り込み処理フローチャートを
示す図、第５図は最小ピーク点直後のゼロクロス点検出
時の割り込み処理フローチャートを示す図、第６図は別
の入力波形とそれに伴う各部の動作を示すタイムチャー
ト図、第７図はインターフェースより送出される送出デ
ータの一例を示す図である。１……入力端子、４……最大ピーク検出回路、５……最
小ピーク検出回路、６……ゼロクロス点検出回路、７…
…カウンタ、８……周波数ROM、９……音源装置、10…
…サウンドシステム、14、15……フリップフロップ、10
0……CPU、101……最大時メモリ、102……最小時メモ
リ。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】入力波形信号のピッチを抽出するピッチ抽
出手段と、上記入力波形信号が与えられているか否かを検出する入
力有無判断手段と、上記入力有無判断手段にて入力波形信号が存在している
と検知すると、最初に音源装置のベンダーデータをクリ
アすべく上記音源装置にベンダークリアデータを送出す
ると共に、上記ピッチ抽出手段にて上記入力波形信号の
ピッチが抽出されるとこのピッチに対応する音高の楽音
を発生すべく上記音源装置に発音指示をする指示手段
と、を具備したことを特徴とする電子楽器の入力制御装置。