JP2791888B2 - カラー・コーディング回路 - Google Patents
カラー・コーディング回路Info
- Publication number
- JP2791888B2 JP2791888B2 JP63099636A JP9963688A JP2791888B2 JP 2791888 B2 JP2791888 B2 JP 2791888B2 JP 63099636 A JP63099636 A JP 63099636A JP 9963688 A JP9963688 A JP 9963688A JP 2791888 B2 JP2791888 B2 JP 2791888B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- addition
- color
- digital color
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Image Signal Generators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単板式の撮像装置におけるディジタル式の
カラー・コーディング回路に関する。
カラー・コーディング回路に関する。
一般に、単板式の撮像装置では、高い解像力を得るた
めに、第４図に示すようなモザイク型カラー・フィルタ
を用いる。Cyはシアン、Yeはイエロー、Ｇはグリーン、
Mgはマゼンタである。第４図のようなカラー・フィルタ
構成をとる場合、画像信号として必要な輝度信号Ｙ及び
色差信号C1,C2は、次式で表される。
めに、第４図に示すようなモザイク型カラー・フィルタ
を用いる。Cyはシアン、Yeはイエロー、Ｇはグリーン、
Mgはマゼンタである。第４図のようなカラー・フィルタ
構成をとる場合、画像信号として必要な輝度信号Ｙ及び
色差信号C1,C2は、次式で表される。
Ｙ＝X0＋X1＋X2＋X3＝2R＋3G＋2B C1＝X0＋X1−X2−X3＝−Ｇ−2R C2＝X0−X1−X2＋X3＝2B−Ｇ ……（１） 但し、X0はシアン、X1はグリーン、X2はイエロー、X3
はマゼンタからの信号である。
はマゼンタからの信号である。
アナログ式のカラー・コーディング回路は、MOS型撮
像素子を用いる場合には、２線読出によって、各色から
の４つの信号を同時に読み出し、これらをマトリックス
回路によって輝度信号及び色差信号に変換している。こ
のアナログ回路をディジタル化する場合には、例えば、
各色信号をA/D変換器でディジタル化し、ディジタル加
減算器により式（１）の演算を実行することになる。
像素子を用いる場合には、２線読出によって、各色から
の４つの信号を同時に読み出し、これらをマトリックス
回路によって輝度信号及び色差信号に変換している。こ
のアナログ回路をディジタル化する場合には、例えば、
各色信号をA/D変換器でディジタル化し、ディジタル加
減算器により式（１）の演算を実行することになる。
しかし、式（１）から分かるように、輝度信号と２つ
の色差信号を得るためには、１画素当たり12回の加減算
が必要になり、演算回路の大規模化は避けられない。
の色差信号を得るためには、１画素当たり12回の加減算
が必要になり、演算回路の大規模化は避けられない。
そこで、本発明は、より簡単な構造のディジタル式カ
ラー・コーディング回路を提示することを目的とする。
ラー・コーディング回路を提示することを目的とする。
本発明に係るカラー・コーディング回路は、入力され
る４種のディジタル色信号を輝度信号及び色差信号に変
換するカラー・コーディング回路であって、前記４種の
ディジタル色信号のうち、第１及び第２のディジタル色
信号に対して加減算を実行する第１の加減算手段と、前
記４種のディジタル色信号のうち、第３及び第４のディ
ジタル色信号に対して加減算を実行する第２の加減算手
段と、前記第１の加減算手段によって前記第１及び第２
のディジタル色信号が加算されて生成された第１信号及
び前記第２の加減算手段によって前記第３及び第４のデ
ィジタル色信号が加算されて生成された第２信号に対し
て加減算を実行する第３の加減算手段と、前記第１の加
減算手段によって前記第１のディジタル色信号から前記
第２のディジタル色信号が減算されて生成された第３信
号及び前記第２の加減算手段によって前記第３のディジ
タル色信号から前記第４のディジタル色信号が減算され
て生成された第４信号に対して加減算を実行する第４の
加減算手段とを備えることを特徴とする。
る４種のディジタル色信号を輝度信号及び色差信号に変
換するカラー・コーディング回路であって、前記４種の
ディジタル色信号のうち、第１及び第２のディジタル色
信号に対して加減算を実行する第１の加減算手段と、前
記４種のディジタル色信号のうち、第３及び第４のディ
ジタル色信号に対して加減算を実行する第２の加減算手
段と、前記第１の加減算手段によって前記第１及び第２
のディジタル色信号が加算されて生成された第１信号及
び前記第２の加減算手段によって前記第３及び第４のデ
ィジタル色信号が加算されて生成された第２信号に対し
て加減算を実行する第３の加減算手段と、前記第１の加
減算手段によって前記第１のディジタル色信号から前記
第２のディジタル色信号が減算されて生成された第３信
号及び前記第２の加減算手段によって前記第３のディジ
タル色信号から前記第４のディジタル色信号が減算され
て生成された第４信号に対して加減算を実行する第４の
加減算手段とを備えることを特徴とする。
本発明に係るカラー・コーディング回路はまた、入力
される４種のディジタル色信号を輝度信号及び色差信号
に変換するカラー・コーディング回路であって、前記４
種のディジタル色信号のうち、第１及び第２のディジタ
ル色信号に対して加減算を実行する第１の加減算手段
と、前記４種のディジタル色信号のうち第３及び第４の
ディジタル色信号に対して加減算を実行する第２の加減
算手段と、前記第１の加減算手段によって前記第１及び
第２のディジタル色信号が加算されて生成された第１信
号及び前記第２の加減算手段によって前記第３及び第４
のディジタル色信号が加算されて生成された第２信号に
対して加減算を実行する第３の加減算手段と、前記第１
の加減算手段によって前記第１のディジタル色信号から
前記第２のディジタル色信号が減算されて生成された第
３信号及び前記第３の加減算手段によって前記第３のデ
ィジタル色信号から前記第４のディジタル色信号が減算
されて生成された第４信号を減算する減算手段とを備え
ることを特徴とする。
される４種のディジタル色信号を輝度信号及び色差信号
に変換するカラー・コーディング回路であって、前記４
種のディジタル色信号のうち、第１及び第２のディジタ
ル色信号に対して加減算を実行する第１の加減算手段
と、前記４種のディジタル色信号のうち第３及び第４の
ディジタル色信号に対して加減算を実行する第２の加減
算手段と、前記第１の加減算手段によって前記第１及び
第２のディジタル色信号が加算されて生成された第１信
号及び前記第２の加減算手段によって前記第３及び第４
のディジタル色信号が加算されて生成された第２信号に
対して加減算を実行する第３の加減算手段と、前記第１
の加減算手段によって前記第１のディジタル色信号から
前記第２のディジタル色信号が減算されて生成された第
３信号及び前記第３の加減算手段によって前記第３のデ
ィジタル色信号から前記第４のディジタル色信号が減算
されて生成された第４信号を減算する減算手段とを備え
ることを特徴とする。
輝度及び色差信号を得るために、４個の加減算手段又
は、３個の加減算手段及び１個の減算手段で済むので、
回路規模が極めて小さなる。
は、３個の加減算手段及び１個の減算手段で済むので、
回路規模が極めて小さなる。
以下、図面を参照して本発明の実施例を説明する。
第１図は本発明の一実施例の構成ブロック図を示す。
10,12,14,16は、同じ構造の加減算器である、和（＋）
出力端子から加算結果を、差（−）出力端子から減算結
果を出力する。加減算器10の内部構造を第２図に示す。
第２図において、18,20は加算器、22は、入力データの
各ビットを反転（１の補数）し、そのLSBに１を加算
（２の補数）して出力するインバータである。即ち、イ
ンバータ22及び加算器20により、減算が実現されてい
る。
10,12,14,16は、同じ構造の加減算器である、和（＋）
出力端子から加算結果を、差（−）出力端子から減算結
果を出力する。加減算器10の内部構造を第２図に示す。
第２図において、18,20は加算器、22は、入力データの
各ビットを反転（１の補数）し、そのLSBに１を加算
（２の補数）して出力するインバータである。即ち、イ
ンバータ22及び加算器20により、減算が実現されてい
る。
第１図において、加減算器10は入力データX0,X1を加
減算して、和出力端子からX0＋X1を出力し、差出力端子
からX0−X1を出力する。また、加減算器12は、入力デー
タX2,X3を加減算して、和出力端子からX2＋X3を出力
し、差出力端子からX2−X3を出力する。加減算器14は加
減算器10の和出力X0＋X1と、加減算器12の和出力X2＋X3
とを加減算して、和出力端子からX0＋X1＋X2＋X3（＝
Ｙ）を出力し、差出力端子からX0＋X1−X2−X3（＝C1）
を出力する。加減算器16は、加減算器10の差出力X0−X1
と、加減算器12の差出力X2−X3とを加減算して、和出力
端子からX0−X1＋X2＋X3を出力し、差出力端子からX0−
X1−X2＋X3（＝C1）を出力する。式（１）から分かるよ
うに、加減算器14の和出力は輝度信号Ｙ、差出力は色差
信号C1であり、加減算器16の差出力は色差信号C2であ
る。
減算して、和出力端子からX0＋X1を出力し、差出力端子
からX0−X1を出力する。また、加減算器12は、入力デー
タX2,X3を加減算して、和出力端子からX2＋X3を出力
し、差出力端子からX2−X3を出力する。加減算器14は加
減算器10の和出力X0＋X1と、加減算器12の和出力X2＋X3
とを加減算して、和出力端子からX0＋X1＋X2＋X3（＝
Ｙ）を出力し、差出力端子からX0＋X1−X2−X3（＝C1）
を出力する。加減算器16は、加減算器10の差出力X0−X1
と、加減算器12の差出力X2−X3とを加減算して、和出力
端子からX0−X1＋X2＋X3を出力し、差出力端子からX0−
X1−X2＋X3（＝C1）を出力する。式（１）から分かるよ
うに、加減算器14の和出力は輝度信号Ｙ、差出力は色差
信号C1であり、加減算器16の差出力は色差信号C2であ
る。
第３図は、第１図のディジタル式カラー・コーディン
グ回路をMOS型撮像素子の出力処理用に適用した構成ブ
ロック図を示す。30はMOS型撮像素子の光電変換部、32
は垂直走査回路、34は垂直走査回路32からの垂直走査信
号を、インターレース走査用に変更するインターレース
回路、36は、４つの色部分からの各光電変換信号を保持
し、水平走査回路38からの水平走査信号に従って水平に
出力する水平出力回路である。即ち、水平出力回路36は
基本的には、４個のシフト・レジスタからなる。垂直走
査回路32及び水平走査回路38は、タイミング信号発生回
路40からの基準クロックに従って動作する。
グ回路をMOS型撮像素子の出力処理用に適用した構成ブ
ロック図を示す。30はMOS型撮像素子の光電変換部、32
は垂直走査回路、34は垂直走査回路32からの垂直走査信
号を、インターレース走査用に変更するインターレース
回路、36は、４つの色部分からの各光電変換信号を保持
し、水平走査回路38からの水平走査信号に従って水平に
出力する水平出力回路である。即ち、水平出力回路36は
基本的には、４個のシフト・レジスタからなる。垂直走
査回路32及び水平走査回路38は、タイミング信号発生回
路40からの基準クロックに従って動作する。
垂直走査回路32から出力される垂直走査信号は、イン
ターレース回路34を通って、光電変換部30における垂直
方向に隣接する２行の光電変換セルにそれぞれ連係する
MOSトランジスタ・スイッチ（垂直スイッチ）を閉成し
て、２線読出しを行う。つまり、第１フィールドでは、
第１行と第２行、第３行と第４行、第５行と第６行とい
うように読み出され、第２フィールドでは第２行と第３
行、第４行と第５行、第６行と第７行というように読み
出される。このように読み出された各色の光電変換信号
は、水平出力回路36の対応するシフト・レジスタに一時
記憶され、水平走査回路38による水平走査の下で、４本
の信号線42にそれぞれ出力される。
ターレース回路34を通って、光電変換部30における垂直
方向に隣接する２行の光電変換セルにそれぞれ連係する
MOSトランジスタ・スイッチ（垂直スイッチ）を閉成し
て、２線読出しを行う。つまり、第１フィールドでは、
第１行と第２行、第３行と第４行、第５行と第６行とい
うように読み出され、第２フィールドでは第２行と第３
行、第４行と第５行、第６行と第７行というように読み
出される。このように読み出された各色の光電変換信号
は、水平出力回路36の対応するシフト・レジスタに一時
記憶され、水平走査回路38による水平走査の下で、４本
の信号線42にそれぞれ出力される。
S/H回路43,44,45,46及びA/D変換器50,51,52,53はそれ
ぞれ、水平走査と同じ周期Ｔのクロック48,54に従っ
て、サンプル・ホールド及びA/D変換を行う。例えば、A
/D変換器50の出力X0はシアンCyによる色成分のディジタ
ル信号、A/D変換器51の出力X1はグリーンＧによる色成
分のディジタル信号、A/D変換器52の出力X2はイエローY
eによる色成分のディジタル信号、A/D変換器53の出力X3
はマゼンタMgによる色成分のディジタル信号である。こ
れらは、第１図に示す構造のカラー・コーディング回路
56に印加され、カラー・コーディング回路56は上記した
動作により、輝度信号Ｙ及び色差信号C1,C2を出力す
る。
ぞれ、水平走査と同じ周期Ｔのクロック48,54に従っ
て、サンプル・ホールド及びA/D変換を行う。例えば、A
/D変換器50の出力X0はシアンCyによる色成分のディジタ
ル信号、A/D変換器51の出力X1はグリーンＧによる色成
分のディジタル信号、A/D変換器52の出力X2はイエローY
eによる色成分のディジタル信号、A/D変換器53の出力X3
はマゼンタMgによる色成分のディジタル信号である。こ
れらは、第１図に示す構造のカラー・コーディング回路
56に印加され、カラー・コーディング回路56は上記した
動作により、輝度信号Ｙ及び色差信号C1,C2を出力す
る。
D/A変換器58,60,62は、タイミング信号発生回路40か
らの周期Ｔのクロック信号64に従い、カラー・コーディ
ング回路56の出力Y,C1,C2をアナログ信号に変換し、プ
ロセス回路64に印加する。プロセス回路64は、クラン
プ、ブランキング、γ補正、ニー補正などの周知の映像
信号処理を行い、NTSC式への変換、水平・垂直同期信号
を付加して、NTSC方式テレビジョン信号を出力する。勿
論、ディジタル処理によりプロセス回路64の機能を実現
してもよい。
らの周期Ｔのクロック信号64に従い、カラー・コーディ
ング回路56の出力Y,C1,C2をアナログ信号に変換し、プ
ロセス回路64に印加する。プロセス回路64は、クラン
プ、ブランキング、γ補正、ニー補正などの周知の映像
信号処理を行い、NTSC式への変換、水平・垂直同期信号
を付加して、NTSC方式テレビジョン信号を出力する。勿
論、ディジタル処理によりプロセス回路64の機能を実現
してもよい。
第５図は第１図の回路の変更例を示す。即ち、第１図
の加減算器16の和出力は利用されないので、加減算数器
16の代わりに減算のみを実行する構成としてある。70は
加減算器12の差出力の各ビットを反転（１の補数）して
LSBに１を加算（２の補数）するインバータ、72は当該
インバータ70による２の補数に加減算器10の差出力を加
算する加算器である。第１図と同じ構成要素には同じ符
号を付してあり、インバータ70及び加算器72は減算器を
構成しており、これにより、加減算器16の差出力と同じ
信号が得られる。
の加減算器16の和出力は利用されないので、加減算数器
16の代わりに減算のみを実行する構成としてある。70は
加減算器12の差出力の各ビットを反転（１の補数）して
LSBに１を加算（２の補数）するインバータ、72は当該
インバータ70による２の補数に加減算器10の差出力を加
算する加算器である。第１図と同じ構成要素には同じ符
号を付してあり、インバータ70及び加算器72は減算器を
構成しており、これにより、加減算器16の差出力と同じ
信号が得られる。
また、いうまでもないが、モザイク・フィルタの構成
としては、輝度及び色差信号が加減算によって得られる
限り、第４図の配置及び色の組み合わせに限定されな
い。
としては、輝度及び色差信号が加減算によって得られる
限り、第４図の配置及び色の組み合わせに限定されな
い。
以上の説明から容易に理解できるように、本発明によ
れば、撮像素子からの各色信号から輝度及び色差信号を
形成するカラー・コーディング回路を、非常に簡単なハ
ードウェア構成で実現でき、回路規模を大幅に小さくで
きる。
れば、撮像素子からの各色信号から輝度及び色差信号を
形成するカラー・コーディング回路を、非常に簡単なハ
ードウェア構成で実現でき、回路規模を大幅に小さくで
きる。
第１図は本発明の一実施例の構成ブロック図、第２図は
第１図の加減算器の詳細は構成ブロック図、第３図はビ
デオ・カメラに適用した場合の構成ブロック図、第４図
はモザイク・フィルタの配置例、第５図は第１図の変更
例である。 10,12,14,16……加減算器、18,20,72……加算器、22,70
……インバータ、30……光電変換部、32……垂直走査回
路、34……インターレース回路、36……水平出力回路、
38……水平走査回路、40……タイミング信号発生回路、
56……カラー・コーディング回路、66……プロセス回路
第１図の加減算器の詳細は構成ブロック図、第３図はビ
デオ・カメラに適用した場合の構成ブロック図、第４図
はモザイク・フィルタの配置例、第５図は第１図の変更
例である。 10,12,14,16……加減算器、18,20,72……加算器、22,70
……インバータ、30……光電変換部、32……垂直走査回
路、34……インターレース回路、36……水平出力回路、
38……水平走査回路、40……タイミング信号発生回路、
56……カラー・コーディング回路、66……プロセス回路
Claims (6)
- 【請求項１】入力される４種のディジタル色信号を輝度
信号及び色差信号に変換するカラー・コーディング回路
であって、 前記４種のディジタル色信号のうち、第１及び第２のデ
ィジタル色信号に対して加減算を実行する第１の加減算
手段と、 前記４種のディジタル色信号のうち、第３及び第４のデ
ィジタル色信号に対して加減算を実行する第２の加減算
手段と、 前記第１の加減算手段によって前記第１及び第２のディ
ジタル色信号が加算されて生成された第１信号及び前記
第２の加減算手段によって前記第３及び第４のディジタ
ル色信号が加算されて生成された第２信号に対して加減
算を実行する第３の加減算手段と、 前記第１の加減算手段によって前記第１のディジタル色
信号から前記第２のディジタル色信号が減算されて生成
された第３信号及び前記第２の加減算手段によって前記
第３のディジタル色信号から前記第４のディジタル色信
号が減算されて生成された第４信号に対して加減算を実
行する第４の加減算手段 とを備えることを特徴とするカラー・コーディング回
路。 - 【請求項２】前記第３の加減算手段によって前記第１信
号及び前記第２信号が加算されて生成された信号を前記
輝度信号とし、前記第３の加減算手段によって前記第１
信号から前記第２信号が減算されて生成された信号及び
前記第４の加減算手段によって前記第３信号から前記第
４出力信号が減算されて生成された信号を前記色差信号
とする特許請求の範囲第（１）項に記載のカラー・コー
ディング回路。 - 【請求項３】前記第１のディジタル色信号がシアンの信
号であり、前記第２のディジタル色信号がグリーンの信
号であり、前記第３のディジタル色信号がイエローの信
号であり、前記第４のディジタル色信号がマゼンタの信
号である特許請求の範囲第（１）項又は第（２）項に記
載のカラー・コーディング回路。 - 【請求項４】入力される４種のディジタル色信号を輝度
信号及び色差信号に変換するカラー・コーディング回路
であって、 前記４種のディジタル色信号のうち第１及び第２のディ
ジタル色信号に対して加減算を実行する第１の加減算手
段と、 前記４種のディジタル色信号のうち第３及び第４のディ
ジタル色信号に対して加減算を実行する第２の加減算手
段と、 前記第１の加減算手段によって前記第１及び第２のディ
ジタル色信号が加算されて生成された第１信号及び前記
第２の加減算手段によって前記第３及び第４のディジタ
ル色信号が加算されて生成された第２信号に対して加減
算を実行する第３の加減算手段と、 前記第１の加減算手段によって前記第１のディジタル色
信号から前記第２のディジタル色信号が減算されて生成
された第３信号から前記第３の加減算手段によって前記
第３のディジタル色信号から前記第４のディジタル色信
号が減算されて生成された第４信号を減算する減算手段 とを備えることを特徴とするカラー・コーディング回
路。 - 【請求項５】前記第３の加減算手段によって前記第１及
び前記第２信号が加算されて生成された信号を前記輝度
信号とし、前記第３の加減算手段によって前記第１信号
から前記第２信号が減算されて生成された信号及び前記
減算手段によって前記第３信号から前記第４信号が減算
されて生成された信号を前記色差信号とする特許請求の
範囲第（４）項に記載のカラー・コーディング回路。 - 【請求項６】前記第１のディジタル色信号がシアンの信
号であり、前記第２のディジタル色信号がグリーンの信
号であり、前記第３のディジタル色信号がイエローの信
号であり、前記第４のディジタル色信号がマゼンタの信
号である特許請求の範囲第（４）項又は第（５）項に記
載のカラー・コーディング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099636A JP2791888B2 (ja) | 1988-04-22 | 1988-04-22 | カラー・コーディング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099636A JP2791888B2 (ja) | 1988-04-22 | 1988-04-22 | カラー・コーディング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01270480A JPH01270480A (ja) | 1989-10-27 |
| JP2791888B2 true JP2791888B2 (ja) | 1998-08-27 |
Family
ID=14252553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099636A Expired - Fee Related JP2791888B2 (ja) | 1988-04-22 | 1988-04-22 | カラー・コーディング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2791888B2 (ja) |
-
1988
- 1988-04-22 JP JP63099636A patent/JP2791888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01270480A (ja) | 1989-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759655B2 (ja) | マルチメディア対応可能なｃｃｄカメラシステム | |
| KR100247371B1 (ko) | 칼라텔레비젼카메라장치및그신호발생방법 | |
| US5579047A (en) | Image signal processing apparatus using color filters and an image pick-up device providing interlaced field signals | |
| KR930002120B1 (ko) | 촬상장치의 디지탈신호 처리장치 | |
| KR100238839B1 (ko) | 컬라 텔레비젼 카메라 | |
| KR100225441B1 (ko) | 고체 촬상 장치 | |
| JP2791888B2 (ja) | カラー・コーディング回路 | |
| JP3123415B2 (ja) | 単板カラー固体撮像装置 | |
| US5387931A (en) | Carrier level balancing circuit for color camera | |
| JPH0488782A (ja) | 撮像装置 | |
| JP2845602B2 (ja) | カラー固体撮像装置 | |
| JP3525445B2 (ja) | ディジタル信号処理カメラ | |
| JP2668444B2 (ja) | 撮像装置 | |
| JP2845613B2 (ja) | カラー固体撮像装置 | |
| JP3658430B2 (ja) | 画像信号処理装置 | |
| JP2760029B2 (ja) | 固体撮像装置 | |
| JP2770479B2 (ja) | 固体撮像装置の信号処理回路及びカラーテレビジョンカメラ装置 | |
| JP2715163B2 (ja) | 撮像装置 | |
| JP2845603B2 (ja) | カラー固体撮像装置 | |
| JP4348789B2 (ja) | 撮像装置 | |
| JP2852804B2 (ja) | 撮像装置 | |
| JP3035988B2 (ja) | カラーテレビジョンカメラ装置 | |
| JPH0492591A (ja) | スチルビデオカメラ | |
| JPH0488783A (ja) | 電子スチルカメラ | |
| JPH0488787A (ja) | 撮像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |