JP2788815B2 - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JP2788815B2 JP2788815B2 JP5588492A JP5588492A JP2788815B2 JP 2788815 B2 JP2788815 B2 JP 2788815B2 JP 5588492 A JP5588492 A JP 5588492A JP 5588492 A JP5588492 A JP 5588492A JP 2788815 B2 JP2788815 B2 JP 2788815B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- level
- slow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源制御装置に関し、特
に外部から供給される直流電力を所望の電圧に変換して
出力するＤＣ−ＤＣコンバータのＯＮ／ＯＦＦを制御す
る電源制御装置に関する。
に外部から供給される直流電力を所望の電圧に変換して
出力するＤＣ−ＤＣコンバータのＯＮ／ＯＦＦを制御す
る電源制御装置に関する。
【０００２】
【従来の技術】従来のこの種の電源制御装置１Ａは、図
３にその一例をブロック図として示したように、ＯＮ状
態で低レベル、ＯＦＦ状態で高レベルをもつＯＮ／ＯＦ
Ｆ信号３を内部の決められたプログラムに従って出力す
るマイクロコンピュータ２と、前述のＯＮ／ＯＦＦ信号
３を入力とし、後述するように予め定められた時間だけ
遅延させたスローＯＮ／ＯＦＦ信号５を出力し制御対象
であるＤＣ−ＤＣコンバータ１０が内蔵する基準電圧生
成回路１２に出力しその出力レベルを制御するスローＯ
Ｎ／ＯＦＦ回路４とから構成されている。
３にその一例をブロック図として示したように、ＯＮ状
態で低レベル、ＯＦＦ状態で高レベルをもつＯＮ／ＯＦ
Ｆ信号３を内部の決められたプログラムに従って出力す
るマイクロコンピュータ２と、前述のＯＮ／ＯＦＦ信号
３を入力とし、後述するように予め定められた時間だけ
遅延させたスローＯＮ／ＯＦＦ信号５を出力し制御対象
であるＤＣ−ＤＣコンバータ１０が内蔵する基準電圧生
成回路１２に出力しその出力レベルを制御するスローＯ
Ｎ／ＯＦＦ回路４とから構成されている。
【０００３】制御対象となるＤＣ−ＤＣコンバータ１０
は内蔵する基準電圧生成回路１２に加えられるスローＯ
Ｎ／ＯＦＦ信号５により制御され生成される基準電圧１
２Ａのレベルは入力されるスローＯＮ／ＯＦＦ信号５の
レベルに比例する。
は内蔵する基準電圧生成回路１２に加えられるスローＯ
Ｎ／ＯＦＦ信号５により制御され生成される基準電圧１
２Ａのレベルは入力されるスローＯＮ／ＯＦＦ信号５の
レベルに比例する。
【０００４】図４は図３に示されている従来の電源制御
装置１Ａの動作を示すタイミングチャートである。
装置１Ａの動作を示すタイミングチャートである。
【０００５】すなわち、マイクロコンピュータ２からそ
れまでＯＦＦ信号（高レベル）が出力されておりＯＮ信
号（低レベル）になるとこの信号は、そのままＤＣ−Ｄ
Ｃコンバータ１０の内部にある外部から供給される直流
電力をＯＮ／ＯＦＦする図示されていない回路に加えら
れ、ＤＣ−ＤＣコンバータ１０に外部から直流電力が供
給される。また、スローＯＮ／ＯＦＦ回路４にも、マイ
クロコンピュータ２からのＯＮ／ＯＦＦ信号３が加えら
れているので、スローＯＮ／ＯＦＦ回路４からの出力で
あるスローＯＮ／ＯＦＦ信号５はＯＮ／ＯＦＦ信号３が
ＯＦＦからＯＮに変化してから時間ＴＳだけ遅延してか
ら徐々に高レベルから低レベルへ変化する。
れまでＯＦＦ信号（高レベル）が出力されておりＯＮ信
号（低レベル）になるとこの信号は、そのままＤＣ−Ｄ
Ｃコンバータ１０の内部にある外部から供給される直流
電力をＯＮ／ＯＦＦする図示されていない回路に加えら
れ、ＤＣ−ＤＣコンバータ１０に外部から直流電力が供
給される。また、スローＯＮ／ＯＦＦ回路４にも、マイ
クロコンピュータ２からのＯＮ／ＯＦＦ信号３が加えら
れているので、スローＯＮ／ＯＦＦ回路４からの出力で
あるスローＯＮ／ＯＦＦ信号５はＯＮ／ＯＦＦ信号３が
ＯＦＦからＯＮに変化してから時間ＴＳだけ遅延してか
ら徐々に高レベルから低レベルへ変化する。
【０００６】従って、基準電圧１２ＡもこのＯＦＦ時に
レベルが０であった状態から負レベルでそのレベルの絶
対値がスローＯＮ／ＯＦＦ信号５と同様に変化する。こ
の基準電圧１２Ａのレベルの絶対値が増加するにつれて
ＤＣ／ＤＣコンバータ１０の出力１１のレベルも増大し
て所定の大きさに達する。
レベルが０であった状態から負レベルでそのレベルの絶
対値がスローＯＮ／ＯＦＦ信号５と同様に変化する。こ
の基準電圧１２Ａのレベルの絶対値が増加するにつれて
ＤＣ／ＤＣコンバータ１０の出力１１のレベルも増大し
て所定の大きさに達する。
【０００７】また、ＯＮ／ＯＦＦ信号３がＯＮからＯＦ
Ｆに変化したときには、スローＯＮ／ＯＦＦ信号５は時
間ＴＳだけ遅れて変化を開始する。しかしながら、ＤＣ
−ＤＣコンバータ１０に供給される直流電力はＯＮ／Ｏ
ＦＦ信号３がＯＮからＯＦＦになると同時にＯＦＦされ
てしまうため、基準電圧１２Ａも急激にレベルが減少す
る。ＤＣ−ＤＣコンバータ１０内およびその出力電圧１
１も急激に０レベルになろうとするが内部のコンデンサ
あるいはトランスなどに蓄積されている電気エネルギー
のために過度的に異常電圧が発生し、この異常電圧が徐
々に減少して出力１１が０となる。
Ｆに変化したときには、スローＯＮ／ＯＦＦ信号５は時
間ＴＳだけ遅れて変化を開始する。しかしながら、ＤＣ
−ＤＣコンバータ１０に供給される直流電力はＯＮ／Ｏ
ＦＦ信号３がＯＮからＯＦＦになると同時にＯＦＦされ
てしまうため、基準電圧１２Ａも急激にレベルが減少す
る。ＤＣ−ＤＣコンバータ１０内およびその出力電圧１
１も急激に０レベルになろうとするが内部のコンデンサ
あるいはトランスなどに蓄積されている電気エネルギー
のために過度的に異常電圧が発生し、この異常電圧が徐
々に減少して出力１１が０となる。
【０００８】
【発明が解決しようとする課題】上述した従来の電源制
御装置は、内蔵するマイクロコンピュータの出力するＯ
Ｎ／ＯＦＦ信号をＯＮからＯＦＦにしたとき、すなわ
ち、ＤＣ−ＤＣコンバータ１０に外部から供給する電力
を断としたときに、内部回路がそれまで蓄積していた電
気的エネルギによる過度的に発生する異常電圧のために
ＤＣ−ＤＣコンバータを構成している素子たとえばＦＥ
Ｔなどを破損させてしまうことがあるという欠点を有し
ている。
御装置は、内蔵するマイクロコンピュータの出力するＯ
Ｎ／ＯＦＦ信号をＯＮからＯＦＦにしたとき、すなわ
ち、ＤＣ−ＤＣコンバータ１０に外部から供給する電力
を断としたときに、内部回路がそれまで蓄積していた電
気的エネルギによる過度的に発生する異常電圧のために
ＤＣ−ＤＣコンバータを構成している素子たとえばＦＥ
Ｔなどを破損させてしまうことがあるという欠点を有し
ている。
【０００９】本発明の目的は、マイクロコンピュータよ
り出力されるＯＮ／ＯＦＦ信号がＯＮからＯＦＦに変化
したときスローＯＮ／ＯＦＦ回路から出力される信号よ
り時間的に遅れてＯＮからＯＦＦ状態とする信号を形成
させ、この信号をＤＣ−ＤＣコンバータ内に設けられて
いる外部直流電源をＯＮ／ＯＦＦする回路に加えること
によりＤＣ−ＤＣコンバータに供給される外部電力をＯ
ＦＦとしたとき、このＤＣ−ＤＣコンバータ内に発生す
る異常電圧のレベルを小とすることができる電源制御装
置を提供することにある。
り出力されるＯＮ／ＯＦＦ信号がＯＮからＯＦＦに変化
したときスローＯＮ／ＯＦＦ回路から出力される信号よ
り時間的に遅れてＯＮからＯＦＦ状態とする信号を形成
させ、この信号をＤＣ−ＤＣコンバータ内に設けられて
いる外部直流電源をＯＮ／ＯＦＦする回路に加えること
によりＤＣ−ＤＣコンバータに供給される外部電力をＯ
ＦＦとしたとき、このＤＣ−ＤＣコンバータ内に発生す
る異常電圧のレベルを小とすることができる電源制御装
置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の電源制御装置
は、ＯＮ／ＯＦＦ信号を出力するマイクロコンピュータ
と前記マイクロコンピュータが出力するＯＮ／ＯＦＦ信
号を入力とし前記ＯＮ／ＯＦＦ信号より予め定められた
時間だけ経過後にスローＯＮ／ＯＦＦ信号を出力するス
ローＯＮ／ＯＦＦ回路とを有し、ＤＣ−ＤＣコンバータ
へ供給される直流電力のＯＮ／ＯＦＦと前記ＤＣ−ＤＣ
コンバータが有する基準電圧生成回路の基準電圧の出力
電圧を制御する電源制御装置において、前記マイクロコ
ンピュータの出力するＯＮ／ＯＦＦ信号を入力とし前記
入力されたＯＮ／ＯＦＦ信号を前記スローＯＮ／ＯＦＦ
信号より長い予め定められた時間だけ遅延させて出力す
るディレイ回路と、前記ディレイ回路の出力と前記ＯＮ
／ＯＦＦ信号とを入力とするＡＮＤゲートとから構成さ
れている。
は、ＯＮ／ＯＦＦ信号を出力するマイクロコンピュータ
と前記マイクロコンピュータが出力するＯＮ／ＯＦＦ信
号を入力とし前記ＯＮ／ＯＦＦ信号より予め定められた
時間だけ経過後にスローＯＮ／ＯＦＦ信号を出力するス
ローＯＮ／ＯＦＦ回路とを有し、ＤＣ−ＤＣコンバータ
へ供給される直流電力のＯＮ／ＯＦＦと前記ＤＣ−ＤＣ
コンバータが有する基準電圧生成回路の基準電圧の出力
電圧を制御する電源制御装置において、前記マイクロコ
ンピュータの出力するＯＮ／ＯＦＦ信号を入力とし前記
入力されたＯＮ／ＯＦＦ信号を前記スローＯＮ／ＯＦＦ
信号より長い予め定められた時間だけ遅延させて出力す
るディレイ回路と、前記ディレイ回路の出力と前記ＯＮ
／ＯＦＦ信号とを入力とするＡＮＤゲートとから構成さ
れている。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の電源制御装置の一実施例を
示すブロック図であり、図２は図１の電源制御装置の動
作を説明するタイミングチャートである。
示すブロック図であり、図２は図１の電源制御装置の動
作を説明するタイミングチャートである。
【００１３】本発明の電源制御装置１は、図１に示され
ているように、すでに図３において説明したと同じマイ
クロコンピュータ２と、スローＯＮ／ＯＦＦ回路４と、
マイクロコンピュータ２が出力するＯＮ／ＯＦＦ信号３
を入力とし入力されたＯＮ／ＯＦＦ信号を上述したスロ
ーＯＮ／ＯＦＦ回路４が出力するスローＯＮ／ＯＦＦ信
号５の有する遅延時間より長い遅延時間だけ遅延した信
号であるディレイＯＮ／ＯＦＦ信号７を出力するディレ
イ回路６と、ディレイＯＮ／ＯＦＦ信号７とＯＮ／ＯＦ
Ｆ信号３とを入力とし、直流ＯＮ／ＯＦＦ信号９を出力
とするＡＮＤゲート８とから構成されている。
ているように、すでに図３において説明したと同じマイ
クロコンピュータ２と、スローＯＮ／ＯＦＦ回路４と、
マイクロコンピュータ２が出力するＯＮ／ＯＦＦ信号３
を入力とし入力されたＯＮ／ＯＦＦ信号を上述したスロ
ーＯＮ／ＯＦＦ回路４が出力するスローＯＮ／ＯＦＦ信
号５の有する遅延時間より長い遅延時間だけ遅延した信
号であるディレイＯＮ／ＯＦＦ信号７を出力するディレ
イ回路６と、ディレイＯＮ／ＯＦＦ信号７とＯＮ／ＯＦ
Ｆ信号３とを入力とし、直流ＯＮ／ＯＦＦ信号９を出力
とするＡＮＤゲート８とから構成されている。
【００１４】この直流ＯＮ／ＯＦＦ信号９はＤＣ−ＤＣ
コンバータ１０内に設けられている図示されていない外
部直流電力をＯＮ／ＯＦＦする回路の制御電圧として加
えられる。
コンバータ１０内に設けられている図示されていない外
部直流電力をＯＮ／ＯＦＦする回路の制御電圧として加
えられる。
【００１５】以下、図２のタイミングチャートに従って
電源制御装置１の動作を説明する。
電源制御装置１の動作を説明する。
【００１６】マイクロコンピュータ２から出力されるＯ
Ｎ／ＯＦＦ信号がＯＦＦ状態からＯＮ状態になると、ス
ローＯＮ／ＯＦＦ信号５は遅延時間ＴＳだけ経過してか
らそのレベルを高レベルから低レベルへ予め定めらてい
る時定数をもって変化する。
Ｎ／ＯＦＦ信号がＯＦＦ状態からＯＮ状態になると、ス
ローＯＮ／ＯＦＦ信号５は遅延時間ＴＳだけ経過してか
らそのレベルを高レベルから低レベルへ予め定めらてい
る時定数をもって変化する。
【００１７】ディレイ回路６の出力であるディレイＯＮ
／ＯＦＦ信号７はＴＤ時間（ＴＤ〉ＴＳ）の遅延時間を
有するとすれば、ＡＮＤゲート８の出力である直流ＯＮ
／ＯＦＦ信号９はＯＮ／ＯＦＦ信号３が低レベル、すな
わち、ＯＮ状態となると同時刻に高レベルから低レベル
に変化する、すなわちＤＣ−ＤＣコンバータ１０内の図
示されていない外部直流電力をＯＮ／ＯＦＦする回路を
ＯＮ状態にする。このときは、スローＯＮ／ＯＦＦ信号
５はまだ高レベルにあるので、このスローＯＮ／ＯＦＦ
信号５により制御される基準電圧１２Ａの出力も０であ
る。しかし、この時刻からＴＳ時間経過後にスローＯＮ
／ＯＦＦ信号５が高レベルから低レベルへ変化するの
で、この変化に伴って、基準電圧１２Ａのレベルの絶対
値も増大する。ＤＣ−ＤＣコンバータ１０の出力レベル
はこの基準電圧１２Ａに比例してその絶対値を増加させ
て所望のレベルの出力１１を出力する。
／ＯＦＦ信号７はＴＤ時間（ＴＤ〉ＴＳ）の遅延時間を
有するとすれば、ＡＮＤゲート８の出力である直流ＯＮ
／ＯＦＦ信号９はＯＮ／ＯＦＦ信号３が低レベル、すな
わち、ＯＮ状態となると同時刻に高レベルから低レベル
に変化する、すなわちＤＣ−ＤＣコンバータ１０内の図
示されていない外部直流電力をＯＮ／ＯＦＦする回路を
ＯＮ状態にする。このときは、スローＯＮ／ＯＦＦ信号
５はまだ高レベルにあるので、このスローＯＮ／ＯＦＦ
信号５により制御される基準電圧１２Ａの出力も０であ
る。しかし、この時刻からＴＳ時間経過後にスローＯＮ
／ＯＦＦ信号５が高レベルから低レベルへ変化するの
で、この変化に伴って、基準電圧１２Ａのレベルの絶対
値も増大する。ＤＣ−ＤＣコンバータ１０の出力レベル
はこの基準電圧１２Ａに比例してその絶対値を増加させ
て所望のレベルの出力１１を出力する。
【００１８】次に、ＯＮ／ＯＦＦ信号３がＯＮ状態（低
レベル）からＯＦＦ状態（高レベル）に変化したとき、
スローＯＮ／ＯＦＦ信号５はこの変化した時刻からＴＳ
時間経過後に低レベルから高レベルへ予め定められた時
定数に従って増加する。
レベル）からＯＦＦ状態（高レベル）に変化したとき、
スローＯＮ／ＯＦＦ信号５はこの変化した時刻からＴＳ
時間経過後に低レベルから高レベルへ予め定められた時
定数に従って増加する。
【００１９】しかし、ディレイ回路６から出力されるデ
ィレイＯＮ／ＯＦＦ信号７はＴＳより大なる遅延時間Ｔ
Ｄをもつため、スローＯＮ／ＯＦＦ信号５が低レベルか
ら高レベルへ増加を開始する時刻にはまだ低レベルであ
りこの時刻より（ＴＤ−ＴＳ）時間経過後に低レベル
（ＯＮ状態）から高レベルへ変化するので、ＡＮＤゲー
ト８より出力される直流ＯＮ／ＯＦＦ信号９もディレイ
ＯＮ／ＯＦＦ信号７と同一のレベルの変化を生ずるの
で、ＤＣ−ＤＣコンバータ１０に供給される外部からの
直流電力は直流ＯＮ／ＯＦＦ信号９がＯＮ状態（低レベ
ル）からＯＦＦ状態（高レベル）になったときＯＦＦさ
れることになる。
ィレイＯＮ／ＯＦＦ信号７はＴＳより大なる遅延時間Ｔ
Ｄをもつため、スローＯＮ／ＯＦＦ信号５が低レベルか
ら高レベルへ増加を開始する時刻にはまだ低レベルであ
りこの時刻より（ＴＤ−ＴＳ）時間経過後に低レベル
（ＯＮ状態）から高レベルへ変化するので、ＡＮＤゲー
ト８より出力される直流ＯＮ／ＯＦＦ信号９もディレイ
ＯＮ／ＯＦＦ信号７と同一のレベルの変化を生ずるの
で、ＤＣ−ＤＣコンバータ１０に供給される外部からの
直流電力は直流ＯＮ／ＯＦＦ信号９がＯＮ状態（低レベ
ル）からＯＦＦ状態（高レベル）になったときＯＦＦさ
れることになる。
【００２０】従って、スローＯＮ／ＯＦＦ信号５によっ
て出力レベルを制御される基準電圧１２ＡはＤＣ−ＤＣ
コンバータ１０に外部から供給される電力がＯＦＦとな
らない内にそのレベルの絶対値が減少することになる。
また、この基準電圧１２Ａにより出力レベルが制御され
るＤＣ−ＤＣコンバータ１０の出力レベルも基準電圧１
２Ａのレベルの絶対値が減少するにつれて減少するの
で、外部からのＤＣ−ＤＣコンバータへ供給される電力
がＯＦＦとなる時刻には、出力電力のレベル１１と基準
電圧１２により制御されるＤＣ−ＤＣコンバータ１０内
の図示されていない各部の電圧レベルも低下しているこ
とになる。
て出力レベルを制御される基準電圧１２ＡはＤＣ−ＤＣ
コンバータ１０に外部から供給される電力がＯＦＦとな
らない内にそのレベルの絶対値が減少することになる。
また、この基準電圧１２Ａにより出力レベルが制御され
るＤＣ−ＤＣコンバータ１０の出力レベルも基準電圧１
２Ａのレベルの絶対値が減少するにつれて減少するの
で、外部からのＤＣ−ＤＣコンバータへ供給される電力
がＯＦＦとなる時刻には、出力電力のレベル１１と基準
電圧１２により制御されるＤＣ−ＤＣコンバータ１０内
の図示されていない各部の電圧レベルも低下しているこ
とになる。
【００２１】従って、ＤＣ−ＤＣコンバータ１０に供給
される外部からの直流電力をＯＦＦとしたとき、このコ
ンバータ１０内に発生する異常電圧のレベルも小とな
る。
される外部からの直流電力をＯＦＦとしたとき、このコ
ンバータ１０内に発生する異常電圧のレベルも小とな
る。
【００２２】
【発明の効果】以上説明したように、本発明の電源制御
装置は、制御の対象となるＤＣ−ＤＣコンバータをＯＦ
Ｆにするとき、外部から入力される直流電力をＯＦＦと
する前に、基準電圧生成回路の生成する基準電圧のレベ
ルを低下させ、この基準電圧により制御された出力電圧
のレベルを低下させておくので、外部から供給される直
流電力の供給をＯＦＦさせたとき、上述のＤＣ−ＤＣコ
ンバータ内で発生する過度的に発生する異常電圧を低く
しこの異常電圧により内部に使用している素子の破壊を
防止することができるという効果を有する。
装置は、制御の対象となるＤＣ−ＤＣコンバータをＯＦ
Ｆにするとき、外部から入力される直流電力をＯＦＦと
する前に、基準電圧生成回路の生成する基準電圧のレベ
ルを低下させ、この基準電圧により制御された出力電圧
のレベルを低下させておくので、外部から供給される直
流電力の供給をＯＦＦさせたとき、上述のＤＣ−ＤＣコ
ンバータ内で発生する過度的に発生する異常電圧を低く
しこの異常電圧により内部に使用している素子の破壊を
防止することができるという効果を有する。
【図１】本発明の電源制御装置の一実施例を示すブロッ
ク図である。
ク図である。
【図２】図１に示されている電源制御装置の動作を説明
するタイミングチャートである。
するタイミングチャートである。
【図３】従来のこの種の電源制御装置の一例を示すブロ
ック図である。
ック図である。
【図４】図３に示した電源制御装置の動作を説明するタ
イミングチャートである。
イミングチャートである。
１ 電源制御装置 ２ マイクロコンピュータ ４ スローＯＮ／ＯＦＦ回路 ６ ディレイ回路 ８ ＡＮＤゲート
Claims (1)
- 【請求項１】 ＯＮ／ＯＦＦ信号を出力するマイクロコ
ンピュータと前記マイクロコンピュータが出力するＯＮ
／ＯＦＦ信号を入力とし前記ＯＮ／ＯＦＦ信号より予め
定められた時間だけ経過後にスローＯＮ／ＯＦＦ信号を
出力するスローＯＮ／ＯＦＦ回路とを有し、ＤＣ−ＤＣ
コンバータへ供給される直流電力のＯＮ／ＯＦＦと前記
ＤＣ−ＤＣコンバータが有する基準電圧生成回路の基準
電圧の出力電圧を制御する電源制御装置において、前記
マイクロコンピュータの出力するＯＮ／ＯＦＦ信号を入
力とし前記入力されたＯＮ／ＯＦＦ信号を前記スローＯ
Ｎ／ＯＦＦ信号より長い予め定められた時間だけ遅延さ
せて出力するディレイ回路と、前記ディレイ回路の出力
と前記ＯＮ／ＯＦＦ信号とを入力とするＡＮＤゲートと
を備え、前記スローＯＮ／ＯＦＦ回路の出力を前記ＤＣ
−ＤＣコンバータの基準電圧生成回路に加えてその出力
電圧のレベルをコントロールさせ、前記ＡＮＤゲートの
出力により前記ＤＣ−ＤＣコンバータへ外部から供給さ
れる直流電力をＯＮ／ＯＦＦせしめることを特徴とする
電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5588492A JP2788815B2 (ja) | 1992-03-16 | 1992-03-16 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5588492A JP2788815B2 (ja) | 1992-03-16 | 1992-03-16 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05257547A JPH05257547A (ja) | 1993-10-08 |
| JP2788815B2 true JP2788815B2 (ja) | 1998-08-20 |
Family
ID=13011532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5588492A Expired - Fee Related JP2788815B2 (ja) | 1992-03-16 | 1992-03-16 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788815B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4327016C1 (de) * | 1993-08-12 | 1995-01-05 | Gkn Automotive Ag | Gleichlaufdrehgelenk |
-
1992
- 1992-03-16 JP JP5588492A patent/JP2788815B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05257547A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940017170A (ko) | 스위치-모드 전원(smps) 회로와 이 회로에 사용하기 위한 제어 회로 | |
| WO1999006989A1 (fr) | Procede et appareil de commande de la production de son a frequence constante d'un pavillon electrique | |
| JP2008017663A (ja) | スイッチング電源装置 | |
| JP2788815B2 (ja) | 電源制御装置 | |
| JP2003009535A5 (ja) | ||
| JP4423648B2 (ja) | 放電灯点灯装置 | |
| US6721214B2 (en) | Drive circuit and control method | |
| JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
| JP4433517B2 (ja) | スイッチングコンバータ装置 | |
| CA2241585A1 (en) | Power supply with re-configurable outputs for different output voltages and method of operation thereof | |
| US6552516B2 (en) | Regulator system for controlling output voltage and method of controlling the same | |
| KR950025771A (ko) | 그린파워 장치 및 제어방법 | |
| JP3098480B2 (ja) | 電源回路 | |
| JP2002100491A (ja) | インバータ回路 | |
| JPH08228478A (ja) | フライバック型ｄｃ−ｄｃコンバ−タ | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPS6122345Y2 (ja) | ||
| JPH04334970A (ja) | スイッチング電源 | |
| JPH1155940A (ja) | チョッパ制御回路 | |
| JP2000148258A (ja) | 電源回路 | |
| JP2000078844A (ja) | 安定化電源装置 | |
| JPS586158Y2 (ja) | 昼間人工照明制御装置 | |
| JPH07131976A (ja) | スイッチング電源 | |
| JP2000207037A (ja) | 安定化電源回路 | |
| KR0136360B1 (ko) | 모니터의 수직 사이즈 조정 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |