JP4433517B2

JP4433517B2 - スイッチングコンバータ装置

Info

Publication number: JP4433517B2
Application number: JP17837099A
Authority: JP
Inventors: 大崎智司; 太田真規
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1999-06-24
Filing date: 1999-06-24
Publication date: 2010-03-17
Anticipated expiration: 2019-06-24
Also published as: JP2001016849A

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチングコンバータ装置、特に軽負荷時のスイッチ素子の損失を低く抑えることができるスイッチングコンバータ装置に関するものである。
【０００２】
【従来の技術】
図６はスイッチ素子に与えるスイッチングパルスのオン期間・オフ期間を制御して出力を安定化させるスイッチングコンバータ装置の従来例を示す図である。図において、トランス１の一次側巻線の一端には直流電圧源（Ｖｉｎ）が接続され、他端にはＦＥＴなどのスイッチ素子２の一端が接続されている。
【０００３】
このスイッチ素子２の他端は電流検出回路３に接続されていて、ゲート端子にはＲ−Ｓフリップフロップ４の出力端子が接続されており、クロック発生器５のクロックによりゲートがオンオフされる。
【０００４】
トランス１の出力（Ｖout）は誤差増幅器６の一方の端子に入力されており、この誤差増幅器６の他方の端子には基準電圧発生器７の出力端子が接続されている。この誤差増幅器６の出力端子は比較器８の一方の入力端子に接続され、他方の入力端子には電流検出回路３の出力端子が接続されている。
【０００５】
上記の構成において、
誤差増幅器６は、トランス１の出力電圧と基準電圧との差を増幅し、比較器８の一方の入力端子に出力する。比較器８の他方の入力端子には電流検出回路３からの出力が入力されており、スイッチ素子２のピーク電流値が誤差増幅器６の出力に達したときにフリップフロップ４に信号を発してスイッチ素子２をターンオフさせるように動作する。この動作を繰り返すことで出力電圧は安定化する。
【０００６】
ところで、トランス１の２次側に接続された装置（図示せず）が軽負荷となった場合、スイッチングコンバータ装置の損失はスイッチ素子２のスイッチング損失が大きな割合を占めることになる。その場合、スイッチングの動作周波数は１００kHz程度と高いために損失が大きいという欠点があった。
【０００７】
【発明が解決しようとする課題】
近年、地球環境保護の観点から電気製品の低消費電力化への要求が高まっている。これらの要求に対して、電気製品の通常運転時の消費電力を低減化することもさることながら、これらの機器の待機時（軽負荷時）における消費電力の低減化をはかることが重要とされている。
【０００８】
本発明は、機器の待機時（軽負荷時）における電源部の消費電力の低減化を目的とし、単位時間あたりのスイッチングパルス数を制限して、単位時間あたりのスイッチング時の損失を低く抑えたスイッチングコンバータを実現することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するために本発明では、請求項１においては、
負荷変動に関連してオンオフされる第１のスイッチ素子（２）と、
この第１のスイッチ素子に流れる電流を検出する電流検出回路（３）と、
前記負荷に供給される出力電圧と基準電圧との差を増幅する誤差増幅器（６）と、
この誤差増幅器（６）からの出力と前記電流検出回路（３）からの電流を比較する比較器（８）と、からなり、
前記比較器（８）からの出力に応じて前記第１スイッチ素子（２）のオンオフを制御するスイッチングコンバータ装置であって、
前記電流検出手段（３）からの信号を所定の時間マスキングする第２スイッチ（２ｂ）を備え、
前記第２スイッチ（２ｂ）は第３スイッチ（２ａ）を含んでマスキング回路（１０ａ）を構成し、前記第２スイッチ（２ｂ）はドレインが前記電流検出回路（３）の出力端子に接続されソースが接地されており、
前記第３スイッチ（２ａ）は、ドレインが前記第２のスイッチ素子（２ｂ）のゲートに接続され、ゲート抵抗（Ｒ１）を介して前記第１スイッチ素子（２）のゲートに接続され、ゲート・ソース間に抵抗（Ｒ２）と入力容量（ｆ）を有しており、
前記ゲート抵抗（Ｒ１）と前記第３のスイッチ素子のゲート・ドレイン間に生じる入力容量（ｆ）を調整するようにしたことを特徴とする。
【００１０】
請求項２においては、請求項１のスイッチングコンバータ装置において、
前記誤差増幅器（６）の出力がある一定値以上となった場合に、前記第２スイッチ素子（２ｂ）をオフにするトランジスタ（１２）を備えたことを特徴とする
【００１２】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明の実施の形態の一例を示すブロック構成図であり、図６の従来例との違いはマスキング回路１０とスイッチングパルスのオン期間の最小値を任意の値に設定できるオン期間調整手段１１を設けた点のみなので、同一要素には同一符号を付して重複する説明は省略する。
【００１３】
図２は図１に示すブロック構成図のクロック発生器５のクロック信号A、スイッチング素子２に印加されるフリップフロップ４からのゲート電圧B、電流検出回路３の出力電流Ｃ、マスキング回路１０からの出力電流Ｄ、誤差増幅器６の出力電流Ｅの各動作波形を示す図である。
【００１４】
これらの図において、クロック発生器５のクロック信号Aによりフリップフロップ４はセットされ、ゲート電圧BがHighとなり、スイッチング素子２はオンとなる。その結果、スイッチング素子２の電流は次第に増加し、電流検出回路３の出力Cも次第に増加する。
【００１５】
電流検出回路３の出力Cはマスキング回路１０により最小パルス幅の分だけ波形が削られて比較器８に信号Dとして出力される。その信号Dが誤差増幅器の出力Eと比較され、Ｅに達すると、比較器８がフリップフロップ４をリセットしてスイッチ素子２をオフにする。
【００１６】
スイッチ素子２はマスキングされている期間はターンオフできないので、スイッチングパルスのオン期間の最小値がマスキング回路１０を構成するオン期間調整手段により、所定の値に設定される。この設定は設計時に所望のマスキング期間となるように回路定数を決定する。
【００１７】
軽負荷となってスイッチングパルスが設定した最小パルス幅で制限をうけるようになると出力電圧Voutは上昇する。Voutが基準電圧より高くなった場合、誤差増幅器６の出力Eはマスキング回路１０の出力Dより低くなり、比較器８の出力はHighとなりフリップフロップ４はリセットされる。
【００１８】
この状態では、クロック信号Aは無視され、スイッチ素子２はオフ状態を維持する。次第にVoutは減少し基準電圧以下になるとスイッチング動作を再開する。この動作を繰り返すことで単位時間あたりのパルス数が自動的に調整される。
【００１９】
軽負荷で最小パルス幅で動作している場合のスイッチ素子２の電流のピーク値は最小パルス幅に比例する。最小パルス1回で伝達できるエネルギー量は電流のピーク値の２乗に比例するので、単位時間に必要なパルス数は最小パルス幅の２乗分の１に比例する。
【００２０】
即ち、1回で伝達できるエネルギー量Ｐは
Ｐ＝１／２ＬＩ²ｆ
Ｌ＝トランスのインダクタンス
なので、Iが２倍ならfは１／４となる。
軽負荷時でのスイッチング損失はパルス数にほぼ比例するので、最小パルスを広げることにより、パルス数が下がりスイッチング損失を下げることができる（図３参照）。
【００２１】
図４は本発明の請求項２に関する実施例を示すブロック構成図である。
この実施例ではマスキング回路１０ａをスイッチ素子２ａ，２ｂ等で構成している。即ち、スイッチング素子２ａのゲートは抵抗Ｒ１を介してスイッチング素子２のゲートに接続されると共に抵抗Ｒ２を介して自身のソース端子及びスイッチング素子２ｂのソース端子に接続されて接地されている。
【００２２】
スイッチ素子２ｂのゲートはスイッチ素子２ａのドレイン端子に接続されており、ドレイン端子は電流検出回路３の出力端子に接続されている。Ｆはスイッチング素子２ｂのゲートに印加される電圧である。他の部分の構成は図６と同様なのでここでの説明は省略する。
【００２３】
上記の構成において、スイッチ素子２がオフの時、スイッチング素子２ａはオフ、スイッチ素子２ｂはオンとなり、電流検出回路３の出力はLowレベルにクランプ（マスキング）される。
【００２４】
スイッチ素子２がターンオンすると、抵抗R1とスイッチ素子２ａの入力容量（ゲート・ソース間容量ｆ）の時定数で遅延されたタイミングでスイッチング素子２ａがオン、スイッチング素子２ｂはオフとなりマスキングが解除される。抵抗R1とスイッチング素子２ａの入力（寄生）容量を調整することにより、スイッチングパルスのオン期間の最小値を任意の値に設定できる。
【００２５】
ところで、上記の構成においては、起動時のような過渡状態で出力電圧Voutが安定化されていない時、誤差増幅器の出力は定常時のレベル以上のものとなる。
図５はそのような定常時のレベルを超えない対策を施したもので、起動時のスイッチング素子２の電流対策としてトランジスタ１２を設けたものである。
【００２６】
このトランジスタ１２のコレクタはスイッチ素子２ａのドレイン端子とスイッチ素子２bのゲート端子に接続され、エミッタは接地されている。また、ゲート端子は抵抗R４を介して誤差増幅器７の出力端子に接続されると共に抵抗Ｒ５を介して接地されている。
【００２７】
図５において、誤差増幅器６の出力が定常時のレベルを超えるとトランジスタ１２ゲートがオンとなり、スイッチ素子２ｂはオフとなる。従ってスイッチ素子のオン期間が設定した最小値の制限を受けなくなりスイッチ素子２の電流ストレスが抑制される。
【００２８】
なお、本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。
【００２９】
例えば、図１ではオン期間の最小値を任意の値に設定できるオン期間調整手段１１が電流検出回路３と比較器８の間に接続されているが、フリップフロップ４と比較器８の間や、フリップフロップ４とスイッチング素子２の間にあっても同様の効果を得ることができる。
【００３０】
また、電流検出を用いない制御方式のコンバータに対してもオン期間の最小値を任意の値に設定できるオン期間調整手段を設けることにより同様の効果を得ることができる。
特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【００３１】
【発明の効果】
以上説明したように本発明によれば次のような効果がある。
請求項１に記載の発明によれば、最小パルス幅をａ倍に設定した時に軽負荷時のスイッチング損失がａの２乗分の１となるようなスイッチングコンバータを構成することができる（例えば、最小パルス幅を１．０(μsec)から１．５(μsec)に変化させた場合、スイッチング損失は（１．０／１．５）²＝４／９倍となる）。
【００３２】
請求項２に記載の発明によれば、抵抗R1とスイッチング素子２ａの入力容量を調整することにより、スイッチングパルスのオン期間の最小値を任意の値に設定することができる。
【００３３】
また、請求項３に記載の発明によれば、スイッチ素子のオン期間が設定した最小値の制限を受けなくなり、スイッチング素子２の電流ストレスを抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態の一例を示すブロック構成図である。
【図２】図１の各動作波形を示す図である。
【図３】パルス数が最小パルス幅の２乗分の１に比例する状態を示す説明図である。
【図４】他の実施例を示すブロック構成図である。
【図５】他の実施例を示すブロック構成図である。
【図６】従来例を示すブロック構成図である。
【符号の説明】
１トランス
２，２ａ，２ｂスイッチング素子
３電流検出回路
４フリップフロップ
５クロック発生器
６誤差増幅器
７基準電圧発生器
８比較器
１０マスキング回路
１１最小オン期間調整手段
１２トランジスタ

Claims

負荷変動に関連してオンオフされる第１のスイッチ素子（２）と、
この第１のスイッチ素子に流れる電流を検出する電流検出回路（３）と、
前記負荷に供給される出力電圧と基準電圧との差を増幅する誤差増幅器（６）と、
この誤差増幅器（６）からの出力と前記電流検出回路（３）からの電流を比較する比較器（８）と、からなり、
前記比較器（８）からの出力に応じて前記第１スイッチ素子（２）のオンオフを制御するスイッチングコンバータ装置であって、
前記電流検出手段（３）からの信号を所定の時間マスキングする第２スイッチ（２ｂ）を備え、
前記第２スイッチ（２ｂ）は第３スイッチ（２ａ）を含んでマスキング回路（１０ａ）を構成し、前記第２スイッチ（２ｂ）はドレインが前記電流検出回路（３）の出力端子に接続されソースが接地されており、
前記第３スイッチ（２ａ）は、ドレインが前記第２のスイッチ素子（２ｂ）のゲートに接続され、ゲート抵抗（Ｒ１）を介して前記第１スイッチ素子（２）のゲートに接続され、ゲート・ソース間に抵抗（Ｒ２）と入力容量（ｆ）を有しており、
前記ゲート抵抗（Ｒ１）と前記第３のスイッチ素子のゲート・ドレイン間に生じる入力容量（ｆ）を調整するようにしたことを特徴とするスイッチングコンバータ装置。
前記誤差増幅器（６）の出力がある一定値以上となった場合に、前記第２スイッチ素子（２ｂ）をオフにするトランジスタ（１２）を備えたことを特徴とする請求項１記載のスイッチングコンバータ装置。