JP2780220B2 - 電子楽器システム - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明が属する技術分野】この発明は、パラレルデータ
転送とシリアルデータ転送の双方を行なって、複数の音
源回路を制御することが出来る電子楽器システムに関す
る。 【０００２】 【従来の技術】近年、１つの制御部により主音源回路、
伴奏音源回路あるいは鍵盤走査回路に対し、制御信号を
パラレルデータにて夫々送出し、各種制御をおこなうも
のが開発されている。 【０００３】また近年、ＭＩＤＩ（Ｍｕｓｉｃａｌ Ｉ
ｎｓｔｒｕｍｅｎｔ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａ
ｃｅ）システムとよばれる、電子楽器をディジタル信号
で制御するためのインターフェース部と転送データのフ
ォーマットを決めたものがあり、例えば、パーソナルコ
ンピュ−夕から電子楽器にデータ転送をして、外部より
電子楽器を制御することが行われている。 【０００４】 【発明が解決しようとする課題】しかしながら、制御信
号をパラレルデータで夫々送出するものは、被制御部の
数が多くなれば、データ転送の為のインターフェース回
路（Ｉ／Ｏ部）が複雑となる。 【０００５】更に、複数の楽器（コンポーネント）を接
続してシステム的な電子楽器をつくる場合も、データ転
送をパラレルに行うことは実用的でないと思われる。 【０００６】またＭＩＤＩシステムも、パーソナルコン
ピュー夕のパラレルデータを特定フォーマットでシリア
ルデータに変換して転送されるのみであって汎用性に乏
しい。 【０００７】本発明は上記従来の課題に鑑み為されたも
のであり、制御部と被制御部とのデータ転送を効率的に
おこない、しかもそのインターフェース回路を簡略化す
ることの出来る電子楽器システムを提供することを目的
とする。 【０００８】 【課題を解決するための手段】本発明は上記目的を達成
するために、入力されるパラレル形式の楽音制御データ
を処理し、当該処理された楽音制御データをパラレル形
式で出力する制御部と、鍵盤およびメロディ音を少なく
とも発生する主音源部を含む外部より供給されるパラレ
ル形式の楽音制御データをこの制御部に与えるととも
に、上記制御部から出力されるパラレル形式の処理され
た楽音制御データを上記外部に出力するパラレルインタ
フェース回路と、他の外部より供給されるシリアル形式
の楽音制御データをパラレル形式のデータに変換して上
記制御部に与えるとともに、上記制御部から出力される
パラレル形式の処理された楽音制御データをシリアル形
式のデータに変換して上記他の外部に出力するシリアル
インタフェース回路とを有することを特徴とする。 【０００９】 【発明の実施の形態】以下、図面に示す一実施形態につ
き詳細に説明する。図１は、本実施例のシステム構成を
示すもので、図中１は、制御部（ＣＰＵ）であり、マイ
クロプロセッサからなる。なお、この制御部１として
は、パーソナルコンピュー夕などの電子式計算機であっ
てもよい。この制御部１からはデータバスＤＢＵＳを介
してパラレルＩ／Ｏ（ＩＮＰＵＴ／ＯＵＴＰＵＴ）部２
とシリアルＩ／Ｏ部３とに対し、端子ＤＢ０〜ＤＢＮ
（Ｎ十１ビット）からデータを送出することが出来、逆
にパラレルＩ／Ｏ部２およびシリアルＩ／Ｏ部３よりデ
ータが供給され得る。 【００１０】そして、パラレルＩ／Ｏ部２は、鍵走査部
４，主音源部５，操作スイッチ部６とデータバスＰＢＵ
Ｓ−１，ＰＢＵＳ−２，ＰＢＵＳ−３を介し接続されて
いて、データの授受が可能となっている。 【００１１】上記鍵走査部４は、上記パラレルＩ／Ｏ部
２より与えられる情報に従って、鍵盤７の鍵の操作を検
出すべく走査信号をバスＫＣを介して送出し、そしてそ
の結果鍵盤７から出力されるキーオン／オフ信号がバス
ＫＩを介して与えられる。 【００１２】上記主音源部５は、例えばメロディ音を発
生する回路であって、上記鍵走査部４などによって指示
された如何なる楽音を発生すべきかを指定する情報がパ
ラレルＩ／Ｏ部２を介して制御部１より供給され、当該
楽音を発生するようになっている。 【００１３】また、この主音源部５からは、データバス
ＰＢＵＳ一２を介して、その発音状態あるいはエンベロ
一プ状態などを示す情報が逆にパラレルＩ／Ｏ部へ送出
出来るようになつている。 【００１４】そして、この主音源部５から発生するディ
ジタル楽音信号は、Ｄ／Ａ変換器８に与えられ、アナロ
グ信号に変換された後、ミキサ９に供給される。 【００１５】上記操作スイッチ部６は、音色や各種エフ
ェクトあるいは自動演奏などのための指定スイッチを有
しており、データバスＰＢＵＳ一３を介して与えられる
情報により走査され、その結果出力が再びパラレルＩ／
Ｏ部２を介して制御部１へ送出される。 【００１６】上記シリアルＩ／Ｏ部３は、データバスＤ
ＢＵＳを介してパラレル転送された信号をシリアル信号
に変換した後、ラインＬ１を介して、外部伴奏音源部１
０にデータ信号が送出される。例えば、如何なる伴奏音
を発生すべきかを指定するシリアル信号がこのラインＬ
１を介して与えられるため、外部伴奏音源部１０はその
伴奏音を生成し、Ｄ／Ａ変換器１１にディジタル信号に
て送出する。更に、シリアルＩ／Ｏ部３と外部伴奏音源
部１０の間には後述する制御信号ライン０１，０２，０
３がある。 【００１７】この外部伴奏音源部１０は、本体即ち主音
源部５、鍵操作部４などが設けられた筐体とは別体の筐
体に入っているもので、本体にピンジヤックなどで電気
的に接続することによって、上記シリアルＩ／Ｏ部３か
らのデータ等を授受出来る。そして、伴奏音としてコー
ド音、アルペジオ音、ベース音などを発生する。この外
部伴奏音源部１０には、内部に例えばマイクロプロセッ
サを有しており、例えば制御部１より送出された情報、
例えはコ一ド名を指定する情報に対し如何なる伴奏音を
例えばリズミックに出力するかを制御可能となっている
ため、制御部１からの外部伴奏音源部１０に対する転送
情報は、高速転送を要求されるものではない。 【００１８】なお、この外部伴奏音源部１０のかわり
に、本体内部に、そのような伴奏音源部を設けた場合
も、例えば、コード名を指定する情報は１小節単位ある
いは半小節単位で制御部１から転送すればよいものであ
って、同様にシリアルのデータ転送によればよい。 【００１９】そして、Ｄ／Ａ変換器１１にてアナログ信
号に変換された伴奏音信号は、ミキサ９にてＤ／Ａ変換
器８より送出されるアナログ信号とミキシングされた
後、アンプ１２、スピーカ１３を介して放音される。 【００２０】上記シリアルＩ／Ｏ部３は更に外部システ
ム１４へラインＬ２を介してデータを転送あるいは、逆
に外部システム１４からデータの受信を可能とする。こ
の外部システム１４としては、各種音源回路のほか、他
の電子楽器であつてもよい。即ち、制御部１がパーソナ
ルコンピュー夕のような電子式計算機であった場合、複
数の楽器、あるいは自動演奏装置を同時制御する場合
に、シリアルＩ／Ｏ部３からラインＬ２を介して情報を
シリアル転送する。なお、このシリアルＩ／Ｏ部３と外
部システム１４との間には後述する制御ラインＣ４，Ｃ
５，Ｃ６がある。 【００２１】さらに、上記制御部１は、コントロールバ
スＣＯＮを介して、パラレルＩ／Ｏ部２、シリアルＩ／
Ｏ部３、鍵走査部４、主音源部５に対し、制御信号を送
出するようになつている。 【００２２】次に、図２を参照して、パラレルＩ／Ｏ部
２を説明する。この場合、データバスＤＢＵＳとして８
ビットパラレルのバスラインがあり、制御部１と双方向
性のラインとなつている。 【００２３】制御部１からは更にゲート群Ｇ１，Ｇ２，
Ｇ３に対するコントロール信号をコントロールバスＣＯ
Ｎ内のラインＣＯＮ−１，ＣＯＮ−２，ＣＯＮ−３より
送出可能となつていて、このゲート群Ｇ１を介して、デ
ータバスＤＢＵＳとデータバスＰＢＵＳ−１とが、ゲー
ト群Ｇ２を介してデータバスＤＢＵＳとデータバスＰＢ
ＵＳ−２とが、ゲートＧ３を介してデータバスＤＢＵＳ
とデータバスＰＢＵＳ−３とが接続される。 【００２４】従って、パラレルＩ／Ｏ部２においては、
データバスＤＢＵＳ上のデータを、鍵走査部４、主音源
部５、操作スイッチ部６に選択的に送出可能となってお
り、またその逆方向へのデータ転送も可能となってい
る。 【００２５】次に、図３を参照してシリアルＩ／Ｏ部３
を詳細に説明する。データバスＤＢＵＳとして８ビット
パラレルのバスラインが制御部１と接続されている。そ
して、このデータバスＤＢＵＳには、制御部１からデー
タが転送されて記憶される８ビットのレジスタ１５が接
続されている。このレジス夕１５は入力端子Ｓに供給さ
れるデータをラッチし、それを８ビットシリアル信号に
変換する機能を有する。 【００２６】即ち、制御部１からのコントロールバスＣ
ＯＮ内のラインＣＯＮ一４より送出されるリセット信号
ＲｅｓｅｔＴがレジスタ１５の端子Ｒに供給されてその
内容がリセットされ、更にラインＣＯＮ−５，ＣＯＮ−
６を介して制御部１からの転送要求信号、転送クロック
φｎが送出されるとき、両入力信号が供給されるァンド
ゲート１６の出力、即ちクロックφｎ’が、上記レジス
タ１５の次段へのデータ転送信号即ちシフト信号とな
り、従って上述したように一度パラレルにセットされた
レジスタ１５の内容はクロックのｄによりシフトされて
シリアル信号変換される。そして、そのシリアル信号
は、アンドゲート１７に出力される。このアンドゲート
１７の他方の入力端子には、ラインＣＯＮ−５を介して
転送要求信号が与えられる。そして、このアンドゲート
１７の出力はトランスフアゲート１８を介し、更にトラ
ンスフアゲート１９を介して、上記双方向性のデータラ
インＬ１に接続される。 【００２７】更に、上記トランスフアゲート１８の出力
は、トランスフアゲート２０を介して、上記双方向性の
データラインＬ２に接続される。 【００２８】上記トランスファゲート１８には、外部伴
奏音源部１０より、ラインＣ１を介して入力されるデ一
夕入力要求信号、通常Ｌｏｗ（“０”）レベルで、外部
伴奏音源部１０よりデータを転送する場合に限りＨｉｇ
ｈ（“１”）レベルとなる信号が一方の入力信号として
与えられ、更に、ラインＣ４を介して入力されるデータ
入力要求信号、通常Ｌｏｗ（“０”）レベルで、外部シ
ステム１４よりデータを転送する場合に限りＨｉｇｈ
（“１”）レベルとなる信号が他方の入力信号として与
えられるノアゲ−ト２１ｂの出力がゲ−ト信号として与
えられる。 【００２９】従って、外部伴奏音源部１０あるいは外部
システム１４よりデータが入力されない場合は、換言す
れば、制御部１より外部伴奏音源部１０あるいは外部シ
ステム１４に対しデータを転送可能となっている場合
は、上記ノアゲート２１ｂの出力はＨｉｇｈレベルとな
り、従つて、上記トランスフアゲート１９，２０にデー
タを出力可能となる。 【００３０】上記トランスフアゲート１９のゲートに
は、制御部１よりコントロールラィンＣＯＮ−７を介し
て供給される外部伴奏音源部／外部システム選択信号が
印加されまた上記トランスフアゲート２０のゲートに
は、上記外部伴奏音源部／外部システム選択信号がイン
バータ２１を介して反転されて与えられる。この外部伴
奏音源部／外部システム選択信号は、Ｈｉｇｈレベルの
とき、外部伴奏音源１０を選択し、Ｌｏｗレベルのこ
き、外部システム１４を選択することが可能となる。 【００３１】制御部１からラインＣＯＮ−５を介して供
給される転送要求信号は、アンドゲート２２に印加さ
れ、更にこのアンドゲート２２の他方の入力端子にはラ
インＣＯＮ一７を介して供給される外部伴奏音源部／外
部システム選択信号が印加されて、その結果アンドゲー
ト２２の出力がラインＣ３を介して外部伴奏音源部１０
に送出される。このラインＣ３の出力がＨｉｇｈになる
と、外部伴奏音源部１０へデータを転送することを指示
する。 【００３２】また、上記ラインＣＯＮ一７を介して供給
される外部伴奏音源部／外部システム選択信号がインー
バータ２１にて反転されてアンドゲート２３の一方の入
力端子に印加され、更に他の入力端子にはライン０ＯＮ
−５を介して転送要求信号が供給され、その結果このア
ンドゲート２３から出力する信号がラインＣ６を介して
外部システム１４に転送される。このラインＣ６の出力
がＨｉｇｈになると、外部システム１４へデータを転送
することを指示する。 【００３３】更に、上記外部伴奏音源部１０，外部シス
テム１４に対し制御部１よりラインＣＯＮ−６を介して
与えられる転送クロックのｎがラインＣ２，Ｃ５を介し
て送出され、データの授受がこのシリアルＩ／Ｏ部３と
同期をとつて行えるようになつている。 【００３４】また逆に、ラインＬ１あるいはラインＬ２
を介して、外部伴奏音源部１０，外部システム１４より
データか転送されてくる場合、トランスフアゲート１９
あるいはトランスフアゲート２０を介して、レジスタ２
４に印加される。このとき、上記トランスフアゲート１
８は、ラインＣ１あるいはラインＣ４の出力がＨｉｇｈ
であるため、ノアゲ一ト２１の出力がｌｏｗとなつて閉
成状態となる。また、上記ノアゲート２１の出力がイン
バータ２５にて反転されて供給されるアンドゲート２６
は開成状態となり、その結果上記転送クロックφｎを、
クロックφｎ”として出力する。 【００３５】このクロツクφｎ”は、上記レジスタ２４
のシフトクロックとして与えられ、ラインＬ１，Ｌ２を
介してシリアル状態で入力する信号は、８ビット毎に、
パラレル信号に変換され、その結果、デ一タバスＤＢＵ
Ｓに対しゲート群Ｇ４を介し出力することが出来る。な
お、上記ゲート群Ｇ４には制御部１よりラインＣＯＮ−
８を介して信号ＩＮが与えられて、必要なときのみ開成
される。 【００３６】次に、図４を参照して、シリアルＩ／Ｏ部
３よりデータを外部伴奏音源部１０あるいは外部システ
ム１４へ転送する場合につき説明する。制御部１から
は、外部伴奏音源部／外部システム選択信号をＬｏｗま
たはＨｉｇｈの特定レベルに設定すると共に、リセット
信号Ｒｅｓｅｔを出力し、レジスタ１５の内容をクリア
する。そして、データをレジスタ１５にセットした後転
送要求信号をラインＣＯＮ−５に出力し、アンドゲート
１７を図中のタイミングで開成せしめる。そして、クロ
ックφｎ’が図に示すように８発出力することによって
１つの命令（データ）がシリアル信号に変換されて出力
することになる。 【００３７】次に図５を参照して、外部伴奏音源部１０
あるいは外部システム１４からシリアルＩ／Ｏ部３にデ
ータを転送する場合につき説明する。データ入力要求信
号がラインＣ１，Ｃ４を介して与えられ、ラインＬ１ま
たはラインＬ２を介して、レジスタ２４にデータが印加
されると、クロックφｎ”が図に示すように８発出力す
る間に、レジスタ２４にそのデータがストアされ、そし
てパラレル信号に変換されて、ゲート群Ｇ４を介して、
制御部１へデータバスＤＢＵＳにより転送される。 【００３８】なお、上記実施形態では、シリアルＩ／Ｏ
部３にて外部伴奏音源部１０，外部システム１４の２つ
の転送先に対しデータ転送を行なうようにしたが、勿論
１つでもよく、また３以上であってもよい。そして、制
御部１にて、種々転送先を変更するようにしてもよい。
また同機のことがパラレルＩ／Ｏ部２についてもいえ
る。 【００３９】 【発明の効果】以上詳述したように、例えば高速にデー
タを転送して処理を行なう必要がある音源回路には、デ
ータをパラレル転送し、データ転送の頻度が少なく、高
速転送の必要性がない音源回路には、データをシリアル
転送することが出来るよう、パラレルインタフエ−ス回
路とシリアルインタフエース回路との両方を、制御部と
上記各音源回路との間に設けたから、最適なデータ転送
がおこなえる。そして、例えば、低速データ転送で動作
する音源部を別体にするなどしても、接続ラインの数は
シリアルデータ転送を行うため少数でよく、接続ピン
数、接線配線数の低減が可能となり、実用的である。

【図面の簡単な説明】 【図１】本発明の実施例を示すシステム構成図である。 【図２】パラレルＩ／Ｏ部の詳細図である。 【図３】シリアルＩ／Ｏ部の詳細図である。 【図４】シリアルＩ／Ｏ部の動作を説明するタイムチャ
ートである。 【図５】シリアルＩ／Ｏ部の動作を説明するタイムチャ
ートである。 【符号の説明】 １ 制御部 ２ パラレルＩ／Ｏ部 ３ シリァルＩ／Ｏ部 ５ 主音源部 １０ 外部伴奏音源部 １４ 外部システム １５ レジスタ ２４ レジスタ

Claims (1)

1. (57)【特許請求の範囲】 １．入力されるパラレル形式の楽音制御データを処理
   し、当該処理された楽音制御データをパラレル形式で出
   力する制御部と、鍵盤およびメロディ音を少なくとも発生する主音源部を
   含む 外部より供給されるパラレル形式の楽音制御データ
   をこの制御部に与えるとともに、上記制御部から出力さ
   れるパラレル形式の処理された楽音制御データを上記外
   部に出力するパラレルインタフェース回路と、他の 外部より供給されるシリアル形式の楽音制御データ
   をパラレル形式のデータに変換して上記制御部に与える
   とともに、上記制御部から出力されるパラレル形式の処
   理された楽音制御データをシリアル形式のデータに変換
   して上記他の外部に出力するシリアルインタフェース回
   路とを有することを特徴とする電子楽器システム。 ２．前記パラレルインタフェース回路が、上記鍵盤から
   のパラレル形式の楽音制御データを上記制御部に与える
   とともに、上記制御部からのパラレル形式の楽音制御デ
   ータを上記主音源部に供給することを特徴とする請求項
   １に記載の電子楽器システム。 ３．上記シリアルインタフェース回路には伴奏音を発生
   する伴奏音源部および／または外部システムが接続さ
   れ、上記外部システムからのシリアル形式の楽音制御デ
   ータをパラレル形式のデータに変換して上記制御部に与
   えるとともに、上記制御部からのパラレル形式の楽音制
   御データをシリアル形式のデータに変換して上記伴奏音
   源部に供給することを特徴とする請求項１または２に記
   載の電子楽器システム。