JPH0782322B2 - 電子楽器システム - Google Patents
電子楽器システムInfo
- Publication number
- JPH0782322B2 JPH0782322B2 JP58079955A JP7995583A JPH0782322B2 JP H0782322 B2 JPH0782322 B2 JP H0782322B2 JP 58079955 A JP58079955 A JP 58079955A JP 7995583 A JP7995583 A JP 7995583A JP H0782322 B2 JPH0782322 B2 JP H0782322B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- tremolo
- vibrato
- unit
- tone generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、パラレルデータ転送とシリアルデータ転送
の双方を行なつて、複数の音源回路を制御することが出
来る電子楽器システムに関する。
の双方を行なつて、複数の音源回路を制御することが出
来る電子楽器システムに関する。
近年、１つの制御部により主音源回路、伴奏音源回路あ
るいは鍵盤走査回路に対し、制御信号をパラレルデータ
にて夫々送出し、各種制御をおこなうものが開発されて
いるが、このような被制御部の数が多くなれば、データ
転送の為のインターフエイス回路（I/O部）が複雑とな
る。
るいは鍵盤走査回路に対し、制御信号をパラレルデータ
にて夫々送出し、各種制御をおこなうものが開発されて
いるが、このような被制御部の数が多くなれば、データ
転送の為のインターフエイス回路（I/O部）が複雑とな
る。
ところで、メロデイ音などを発音する主音源回路あるい
は鍵走査部に対してはその制御を高速に行わねばならぬ
ために、パラレルにデータ転送しなければならぬが、伴
奏音源回路などにおいてはデータ転送はそれほど高速に
行なう必要はない。
は鍵走査部に対してはその制御を高速に行わねばならぬ
ために、パラレルにデータ転送しなければならぬが、伴
奏音源回路などにおいてはデータ転送はそれほど高速に
行なう必要はない。
更に、複数の楽器（コンポーネント）を接続してシステ
ム的な電子楽器をつくる場合も、データ転送をパラレル
に行うことは実用的でないと思われる。
ム的な電子楽器をつくる場合も、データ転送をパラレル
に行うことは実用的でないと思われる。
また近年、MIDI（Musical Instrument Digital Interfa
ce）システムとよばれる、電子楽器をデイジタル信号で
制御するためのインターフエイス部と転送データのフオ
ーマツトを決めたものがあり、例えば、パーソナルコン
ピユータから電子楽器にデータ転送をして、外部より電
子楽器を制御することが行われているが、そのデータ
は、パーソナルコンピユータのパラレルデータを特定フ
オーマツトでシリアルデータに変換して転送されるのみ
であつて汎用性に乏しい。
ce）システムとよばれる、電子楽器をデイジタル信号で
制御するためのインターフエイス部と転送データのフオ
ーマツトを決めたものがあり、例えば、パーソナルコン
ピユータから電子楽器にデータ転送をして、外部より電
子楽器を制御することが行われているが、そのデータ
は、パーソナルコンピユータのパラレルデータを特定フ
オーマツトでシリアルデータに変換して転送されるのみ
であつて汎用性に乏しい。
制御部と被制御部とのデータ転送を効率的におこない、
しかもそのインターフエイス回路を簡略化することの出
来る電子楽器システムを提供することを目的とする。
しかもそのインターフエイス回路を簡略化することの出
来る電子楽器システムを提供することを目的とする。
制御部から第１の音源回路にデータ転送を行うときはパ
ラレルにおこない、上記制御部から第２の音源回路にデ
ータ転送を行うときはシリアルにおこなう電子楽器シス
テムである。
ラレルにおこない、上記制御部から第２の音源回路にデ
ータ転送を行うときはシリアルにおこなう電子楽器シス
テムである。
以下、図面に示す一実施例につき詳細に説明する。第１
図は、本実施例のシステム構成を示すもので、図中１
は、制御部（CPU）であり、マイクロプロセツサからな
る。なお、この制御部１としては、パーソナルコンピユ
ータなどの電子式計算機であつてもよい。この制御部１
からはデータバスDBUSを介してパラレルI/O（INPUT/OUT
PUT）部２とシリアルI/O部３とに対し、端子DBO〜DBN
（Ｎ＋１ビツト）からデータを送出することが出来、逆
にパラレルI/O部２およびシリアルI/O部３よりデータが
供給され得る。
図は、本実施例のシステム構成を示すもので、図中１
は、制御部（CPU）であり、マイクロプロセツサからな
る。なお、この制御部１としては、パーソナルコンピユ
ータなどの電子式計算機であつてもよい。この制御部１
からはデータバスDBUSを介してパラレルI/O（INPUT/OUT
PUT）部２とシリアルI/O部３とに対し、端子DBO〜DBN
（Ｎ＋１ビツト）からデータを送出することが出来、逆
にパラレルI/O部２およびシリアルI/O部３よりデータが
供給され得る。
そして、パラレルI/O部２は、鍵走査部4,主音源部5,操
作スイツチ部６とデータバスPBUS−1,PBUS−2,PBUS−３
を介し接続されていて、データの授受が可能となつてい
る。
作スイツチ部６とデータバスPBUS−1,PBUS−2,PBUS−３
を介し接続されていて、データの授受が可能となつてい
る。
上記鍵走査部４は、上記パラレルI/O部２より与えられ
る情報に従つて、鍵盤７の鍵の操作を検出すべく走査信
号をバスKCを介して送出し、そしてその結果鍵盤７から
出力されるキーオン／オフ信号がバスKIを介して与えら
れる。
る情報に従つて、鍵盤７の鍵の操作を検出すべく走査信
号をバスKCを介して送出し、そしてその結果鍵盤７から
出力されるキーオン／オフ信号がバスKIを介して与えら
れる。
上記主音源部５は、例えばメロデイ音を発生する回路で
あつて、上記鍵走査部４などによつて指示された如何な
る楽音を発生すべきかを指定する情報がパラレルI/O部
２を介して制御部１より供給され、当該楽音を発生する
ようになつている。また、この主音源部５からは、デー
タバスPBUS−２を介して、その発音状態あるいはエンベ
ロープ状態などを示す状態が逆にパラレルI/O部２へ送
出出来るようになつている。
あつて、上記鍵走査部４などによつて指示された如何な
る楽音を発生すべきかを指定する情報がパラレルI/O部
２を介して制御部１より供給され、当該楽音を発生する
ようになつている。また、この主音源部５からは、デー
タバスPBUS−２を介して、その発音状態あるいはエンベ
ロープ状態などを示す状態が逆にパラレルI/O部２へ送
出出来るようになつている。
そして、この主音源部５から発生するデイジタル楽音信
号は、D/A変換器８に与えられ、アナログ信号に変換さ
れた後、ミキサ９に供給される。
号は、D/A変換器８に与えられ、アナログ信号に変換さ
れた後、ミキサ９に供給される。
上記操作スイツチ部６は、音色や各種エフエクトあるい
は自動演奏などのための指定スイツチを有しており、デ
ータバスPBUS−３を介して与えられる情報により走査さ
れ、その結果出力が再びパラレルI/O部２を介して制御
部１へ送出される。
は自動演奏などのための指定スイツチを有しており、デ
ータバスPBUS−３を介して与えられる情報により走査さ
れ、その結果出力が再びパラレルI/O部２を介して制御
部１へ送出される。
上記シリアルI/O部３は、データバスDBUSを介してパラ
レル転送された信号をシリアル信号に変換した後、ライ
ンL1を介して、外部伴奏音源部10にデータ信号が送出さ
れる。例えば、如何なる伴奏音を発生すべきかを指定す
るシリアル信号がこのラインL1を介して与えられるた
め、外部伴奏音源部10はその伴奏音を生成し、D/A変換
器11にデイジタル信号にて送出する。更に、シリアルI/
O部３と外部伴奏音源部10の間には後述する制御信号ラ
インC1,C2,C3がある。
レル転送された信号をシリアル信号に変換した後、ライ
ンL1を介して、外部伴奏音源部10にデータ信号が送出さ
れる。例えば、如何なる伴奏音を発生すべきかを指定す
るシリアル信号がこのラインL1を介して与えられるた
め、外部伴奏音源部10はその伴奏音を生成し、D/A変換
器11にデイジタル信号にて送出する。更に、シリアルI/
O部３と外部伴奏音源部10の間には後述する制御信号ラ
インC1,C2,C3がある。
この外部伴奏音源部10は、本体即ち主音源部５、鍵操作
部４などが設けられた筐体とは別体の筐体に入つている
もので、本体にピンジヤツクなどで電気的に接続するこ
とによつて、上記シリアルI/O部３からのデータ等を授
受出来る。そして、伴奏音としてコード音、アルペジオ
音、ベース音などを発生する。この外部伴奏音源部10に
は、内部に例えばマイクロプロセツサを有しており、例
えば制御部１より送出された情報、例えばコード名を指
定する情報に対し如何なる伴奏音を例えばリズミツクに
出力するかを制御可能となつているため、制御部１から
の外部伴奏音源部10に対する転送情報は、高速転送を要
求されるものではない。
部４などが設けられた筐体とは別体の筐体に入つている
もので、本体にピンジヤツクなどで電気的に接続するこ
とによつて、上記シリアルI/O部３からのデータ等を授
受出来る。そして、伴奏音としてコード音、アルペジオ
音、ベース音などを発生する。この外部伴奏音源部10に
は、内部に例えばマイクロプロセツサを有しており、例
えば制御部１より送出された情報、例えばコード名を指
定する情報に対し如何なる伴奏音を例えばリズミツクに
出力するかを制御可能となつているため、制御部１から
の外部伴奏音源部10に対する転送情報は、高速転送を要
求されるものではない。
なお、この外部伴奏音源部10のかわりに、本体内部に、
そのような伴奏音源部を設けた場合も、例えば、コード
名を指定する情報は１小節単位あるいは半小節単位で制
御部１から転送すればよいものであつて、同様にシリア
ルのデータ転送によればよい。
そのような伴奏音源部を設けた場合も、例えば、コード
名を指定する情報は１小節単位あるいは半小節単位で制
御部１から転送すればよいものであつて、同様にシリア
ルのデータ転送によればよい。
そして、D/A変換器11にてアナログ信号に変換された伴
奏音信号は、ミキサ９にてD/A変換器８より送出される
アナログ信号とミキシングされた後、アンプ12、スピー
カ13を介して放音される。
奏音信号は、ミキサ９にてD/A変換器８より送出される
アナログ信号とミキシングされた後、アンプ12、スピー
カ13を介して放音される。
上記シリアルI/O部３は更に外部システム14へラインL2
を介してデータを転送あるいは、逆に外部システム14か
らデータの受信を可能とする。この外部システム14とし
ては、各種音源回路のほか、他の電子楽器であつてもよ
い。即ち、制御部１がパーソナルコンピユータのような
電子式計算機であつた場合、複数の楽器、あるいは自動
演奏装置を同時制御する場合に、シリアルI/O部３から
ラインL2を介して情報をシリアル転送する。なお、この
シリアルI/O部３と外部システム14との間には後述する
制御ラインC4,C5,C6がある。
を介してデータを転送あるいは、逆に外部システム14か
らデータの受信を可能とする。この外部システム14とし
ては、各種音源回路のほか、他の電子楽器であつてもよ
い。即ち、制御部１がパーソナルコンピユータのような
電子式計算機であつた場合、複数の楽器、あるいは自動
演奏装置を同時制御する場合に、シリアルI/O部３から
ラインL2を介して情報をシリアル転送する。なお、この
シリアルI/O部３と外部システム14との間には後述する
制御ラインC4,C5,C6がある。
さらに、上記制御部１は、コントロールバスCONを介し
て、パラレルI/O部２、シリアルI/O部３、鍵走査部４、
主音源部５に対し、制御信号を送出するようになつてい
る。
て、パラレルI/O部２、シリアルI/O部３、鍵走査部４、
主音源部５に対し、制御信号を送出するようになつてい
る。
次に、第２図を参照して、パラレルI/O部２を説明す
る。この場合、データバスDBUSとして８ビツトパラレル
のバスラインがあり、制御部１と双方向性のラインとな
つている。
る。この場合、データバスDBUSとして８ビツトパラレル
のバスラインがあり、制御部１と双方向性のラインとな
つている。
制御部１からは更にゲート群G1,G2,G3に対するコントロ
ール信号をコントロールバスCON内のラインCON−1,CON
−2,CON−３より送出可能となつていて、このゲート群G
1を介して、データバスDBUSとデータバスPBUS−１と
が、ゲート群G2を介してデータバスDBUSとデータバスPB
US−２とが、ゲート群G3を介してデータバスDBUSとデー
タバスPBUS−３とが接続される。
ール信号をコントロールバスCON内のラインCON−1,CON
−2,CON−３より送出可能となつていて、このゲート群G
1を介して、データバスDBUSとデータバスPBUS−１と
が、ゲート群G2を介してデータバスDBUSとデータバスPB
US−２とが、ゲート群G3を介してデータバスDBUSとデー
タバスPBUS−３とが接続される。
従つて、パラレルI/O部２においては、データバスDBUS
上のデータを、鍵走査部４、主音源部５、操作スイツチ
部６に選択的に送出可能となつており、またその逆方向
へのデータ転送も可能となつている。
上のデータを、鍵走査部４、主音源部５、操作スイツチ
部６に選択的に送出可能となつており、またその逆方向
へのデータ転送も可能となつている。
次に、第３図を参照してシリアルI/O部３を詳細に説明
する。データバスDBUSとして８ビツトパラレルのバスラ
インが制御部１と接続されている。そして、このデータ
バスDBUSには、制御部１からデータが転送されて記憶さ
れる８ビツトのレズスタ15が接続されている。このレジ
スタ15は入力端子８に供給されるデータをラツチし、そ
れを８ビツトシリアル信号に変換する機能を有する。
する。データバスDBUSとして８ビツトパラレルのバスラ
インが制御部１と接続されている。そして、このデータ
バスDBUSには、制御部１からデータが転送されて記憶さ
れる８ビツトのレズスタ15が接続されている。このレジ
スタ15は入力端子８に供給されるデータをラツチし、そ
れを８ビツトシリアル信号に変換する機能を有する。
即ち、制御部１からのコントロールバスCON内のラインC
ON−４より送出されるリセツト信号Resetがレジスタ15
の端子Ｒに供給されてその内容がリセツトされ、更にラ
インCON−5,CON−６を介して制御部１からの転送要求信
号、転送クロツクφｎが送出されるとき、両入力信号が
供給されるアンドゲート16の出力、即ちクロツクφｎ′
が、上記レジスタ15の次段へのデータ転送信号即ちシフ
ト信号となり、従つて上述したように一度パラレルにセ
ツトされたレジスタ15の内容はクロツクφｎ′によりシ
フトされてシリアル信号変換される。そして、そのシリ
アル信号は、アンドゲート17に出力される。このアンド
ゲート17の他方の入力端子には、ラインCON−５を介し
て転送要求信号が与えられる。そして、このアンドゲー
ト17の出力はトランスフアゲート18を介し、更にトラン
スフアゲート19を介して、上記双方向性のデータライン
L1に接続される。
ON−４より送出されるリセツト信号Resetがレジスタ15
の端子Ｒに供給されてその内容がリセツトされ、更にラ
インCON−5,CON−６を介して制御部１からの転送要求信
号、転送クロツクφｎが送出されるとき、両入力信号が
供給されるアンドゲート16の出力、即ちクロツクφｎ′
が、上記レジスタ15の次段へのデータ転送信号即ちシフ
ト信号となり、従つて上述したように一度パラレルにセ
ツトされたレジスタ15の内容はクロツクφｎ′によりシ
フトされてシリアル信号変換される。そして、そのシリ
アル信号は、アンドゲート17に出力される。このアンド
ゲート17の他方の入力端子には、ラインCON−５を介し
て転送要求信号が与えられる。そして、このアンドゲー
ト17の出力はトランスフアゲート18を介し、更にトラン
スフアゲート19を介して、上記双方向性のデータライン
L1に接続される。
更に、上記トランスフアゲート18の出力は、トランスフ
アゲート20の介して、上記双方向性のデータラインL2に
接続される。
アゲート20の介して、上記双方向性のデータラインL2に
接続される。
上記トランスフアゲート18には、外部伴奏音源部10よ
り、ラインC1を介して入力されるデータ入力要求信号、
通常Low（“0"）レベルで、外部伴奏音源部10よりデー
タを転送する場合に限りHigh（“1"）レベルとなる信号
が一方の入力信号として与えられ、更に、ラインC4を介
して入力されるデータ入力要求信号、通常Low（“0"）
レベルで、外部システム14よりデータを転送する場合に
限りHigh（“1"）レベルとなる信号が他方の入力信号と
して与えられるノアゲート21bの出力がゲート信号とし
て与えられる。
り、ラインC1を介して入力されるデータ入力要求信号、
通常Low（“0"）レベルで、外部伴奏音源部10よりデー
タを転送する場合に限りHigh（“1"）レベルとなる信号
が一方の入力信号として与えられ、更に、ラインC4を介
して入力されるデータ入力要求信号、通常Low（“0"）
レベルで、外部システム14よりデータを転送する場合に
限りHigh（“1"）レベルとなる信号が他方の入力信号と
して与えられるノアゲート21bの出力がゲート信号とし
て与えられる。
従つて、外部伴奏音源部10あるいは外部システム14より
データが入力されない場合は、換言すれば、制御部１よ
り外部伴奏音源部10あるいは外部システム14に対しデー
タを転送可能となつている場合は、上記ノアゲート21b
の出力はHighレベルとなり、従つて、上記トランスフア
ゲート19,20にデータを出力可能となる。
データが入力されない場合は、換言すれば、制御部１よ
り外部伴奏音源部10あるいは外部システム14に対しデー
タを転送可能となつている場合は、上記ノアゲート21b
の出力はHighレベルとなり、従つて、上記トランスフア
ゲート19,20にデータを出力可能となる。
上記トランスフアゲート19のゲートには、制御部１より
コントロールラインCON−７を介して供給される外部伴
奏音源部／外部システム選択信号が印加されまた上記ト
ランスフアゲート20のゲートには、上記外部伴奏音源部
／外部システム選択信号がインバータ21aを介して反転
されて与えられる。この外部伴奏音源部／外部システム
選択信号は、Highレベルのとき、外部伴奏音源部10を選
択し、Lowレベルのとき、外部システム14を選択するこ
とが可能となる。
コントロールラインCON−７を介して供給される外部伴
奏音源部／外部システム選択信号が印加されまた上記ト
ランスフアゲート20のゲートには、上記外部伴奏音源部
／外部システム選択信号がインバータ21aを介して反転
されて与えられる。この外部伴奏音源部／外部システム
選択信号は、Highレベルのとき、外部伴奏音源部10を選
択し、Lowレベルのとき、外部システム14を選択するこ
とが可能となる。
制御部１からラインCON−５を介して供給される転送要
求信号は、アンドゲート22に印加され、更にこのアンド
ゲート22の他方の入力端子にはラインCON−７を介して
供給される外部伴奏音源部／外部システム選択信号が印
加されて、その結果アンドゲート22の出力がラインC3を
介して外部伴奏音源部10に送出される。このラインC3の
出力がHighになると、外部伴奏音源部10へデータを転送
することを指示する。
求信号は、アンドゲート22に印加され、更にこのアンド
ゲート22の他方の入力端子にはラインCON−７を介して
供給される外部伴奏音源部／外部システム選択信号が印
加されて、その結果アンドゲート22の出力がラインC3を
介して外部伴奏音源部10に送出される。このラインC3の
出力がHighになると、外部伴奏音源部10へデータを転送
することを指示する。
また、上記ラインCON−７を介して供給される外部伴奏
音源部／外部システム選択信号がインバータ21aにて反
転されてアンドゲート23の一方の入力端子に印加され、
更に他の入力端子にはラインCON−５を介して転送要求
信号が供給され、その結果このアンドゲート23から出力
する信号がラインC6を介して外部システム14に転送され
る。このラインC6の出力がHighになると、外部システム
14へデータを転送することを指示する。
音源部／外部システム選択信号がインバータ21aにて反
転されてアンドゲート23の一方の入力端子に印加され、
更に他の入力端子にはラインCON−５を介して転送要求
信号が供給され、その結果このアンドゲート23から出力
する信号がラインC6を介して外部システム14に転送され
る。このラインC6の出力がHighになると、外部システム
14へデータを転送することを指示する。
更に、上記外部伴奏音源部10,外部システム14に対し制
御部１よりラインCON−６を介して与えられる転送クロ
ツクφｎがラインC2,C5を介して送出され、データの授
受がこのシリアルI/O部３と同期をとつて行えるように
なつている。
御部１よりラインCON−６を介して与えられる転送クロ
ツクφｎがラインC2,C5を介して送出され、データの授
受がこのシリアルI/O部３と同期をとつて行えるように
なつている。
また逆に、ラインL1あるいはラインL2を介して、外部伴
奏音源部10,外部システム14よりデータが転送されてく
る場合、トランスフアゲート19あるいはトランスフアゲ
ート20を介して、レジスタ24に印加される。このとき、
上記トランスフアゲート18は、ラインC1あるいはライン
C4の出力がHighであるため、ノアゲート21の出力がlow
となつて閉成状態となる。また、上記ノアゲート21の出
力がインバータ25にて反転されて供給されるアンドゲー
ト26は開成状態となり、その結果上記転送クロツクφｎ
を、クロツクφｎ″として出力する。
奏音源部10,外部システム14よりデータが転送されてく
る場合、トランスフアゲート19あるいはトランスフアゲ
ート20を介して、レジスタ24に印加される。このとき、
上記トランスフアゲート18は、ラインC1あるいはライン
C4の出力がHighであるため、ノアゲート21の出力がlow
となつて閉成状態となる。また、上記ノアゲート21の出
力がインバータ25にて反転されて供給されるアンドゲー
ト26は開成状態となり、その結果上記転送クロツクφｎ
を、クロツクφｎ″として出力する。
このクロツクφｎ″は、上記レジスタ24のシフトクロツ
クとして与えられ、ラインL1,L2を介してシリアル状態
で入力する信号は、８ビツト毎に、パラレル信号に変換
され、その結果、データバスDBUSに対しゲート群G4を介
し出力することが出来る。なお、上記ゲート群G4には制
御部１よりラインCON−８を介して信号INが与えられ
て、必要なときのみ開成される。
クとして与えられ、ラインL1,L2を介してシリアル状態
で入力する信号は、８ビツト毎に、パラレル信号に変換
され、その結果、データバスDBUSに対しゲート群G4を介
し出力することが出来る。なお、上記ゲート群G4には制
御部１よりラインCON−８を介して信号INが与えられ
て、必要なときのみ開成される。
次に、第４図を参照して、シリアルI/O部３よりデータ
を外部伴奏音源部10あるいは外部システム14へ転送する
場合につき説明する。制御部１からは、外部伴奏音源部
／外部システム選択信号をLowまたはHighの特定レベル
に設定すると共に、リセツト信号Resetを出力し、レジ
スタ15の内容をクリアする。そして、データをレジスタ
15にセツトした後転送要求信号をラインCON−５に出力
し、アンドゲート17を図中のタイミングで開成せしめ
る。
を外部伴奏音源部10あるいは外部システム14へ転送する
場合につき説明する。制御部１からは、外部伴奏音源部
／外部システム選択信号をLowまたはHighの特定レベル
に設定すると共に、リセツト信号Resetを出力し、レジ
スタ15の内容をクリアする。そして、データをレジスタ
15にセツトした後転送要求信号をラインCON−５に出力
し、アンドゲート17を図中のタイミングで開成せしめ
る。
そして、クロツクφｎ′が図に示すように８発出力する
ことによつて１つの命令（データ）がシリアル信号に変
換されて出力することになる。
ことによつて１つの命令（データ）がシリアル信号に変
換されて出力することになる。
次に第５図を参照して、外部伴奏音源部10あるいは外部
システム14からシリアルI/O部３にデータを転送する場
合につき説明する。データ入力要求信号がラインC1,C4
を介して与えられ、ラインL1またはラインL2を介して、
レジスタ24にデータが印加されると、クロツクφｎ″が
図に示すように８発出力する間に、レジスタ24にそのデ
ータがストアされ、そしてパラレル信号に変換されて、
ゲート群G4を介して、制御部１へデータバスDBUSにより
転送される。
システム14からシリアルI/O部３にデータを転送する場
合につき説明する。データ入力要求信号がラインC1,C4
を介して与えられ、ラインL1またはラインL2を介して、
レジスタ24にデータが印加されると、クロツクφｎ″が
図に示すように８発出力する間に、レジスタ24にそのデ
ータがストアされ、そしてパラレル信号に変換されて、
ゲート群G4を介して、制御部１へデータバスDBUSにより
転送される。
なお、上記実施例では、シリアルI/O部３にて外部伴奏
音源部10,外部システム14の２つの転送先に対しデータ
転送を行なうようにしたが、勿論１つでもよく、また３
以上であつてもよい。そして、制御部１にて、種々転送
先を変更するようにしてもよい。また同様のことがパラ
レルI/O部２についてもいえる。
音源部10,外部システム14の２つの転送先に対しデータ
転送を行なうようにしたが、勿論１つでもよく、また３
以上であつてもよい。そして、制御部１にて、種々転送
先を変更するようにしてもよい。また同様のことがパラ
レルI/O部２についてもいえる。
以上詳述したように、高速にデータを転送して処理を行
なう必要がある音源回路には、データをパラレル転送
し、データ転送の頻度が少なく、高速転送の必要性がな
い音源回路には、データをシリアル転送することが出来
るよう、パラレルインターフエイス回路とシリアルイン
ターフエイス回路とを、制御部と上記各音源回路との間
に設けたから、最適なデータ転送がおこなえる。そし
て、例えば、低速データ転送で動作する音源部を別体に
するなどしても、接続ラインの数はシリアルデータ転送
を行うため少数でよく、接続ピン数、接続配線数の低減
が可能となり、実用的である。
なう必要がある音源回路には、データをパラレル転送
し、データ転送の頻度が少なく、高速転送の必要性がな
い音源回路には、データをシリアル転送することが出来
るよう、パラレルインターフエイス回路とシリアルイン
ターフエイス回路とを、制御部と上記各音源回路との間
に設けたから、最適なデータ転送がおこなえる。そし
て、例えば、低速データ転送で動作する音源部を別体に
するなどしても、接続ラインの数はシリアルデータ転送
を行うため少数でよく、接続ピン数、接続配線数の低減
が可能となり、実用的である。
図面は、本発明の実施例を示し、第１図はそのシステム
構成図、第２図はパラレルI/O部の詳細図、第３図はシ
リアルI/O部の詳細図、第４図、第５図は、シリアルI/O
部の動作を説明するためのタイムチヤート図である。 １……制御部、２……パラレルI/O部、３……シリアルI
/O部、５……主音源部、10……外部伴奏音源部、14……
外部システム、15,24……レジスタ、16,17,22,23,26…
…アンドゲート。 ステップSa3〜Sa7の処理は以下の通りである。まず、ス
テップSa3においてフラグTF,TCFに“1"を代入し、フラ
グTCYF,TSPF,TDPFに“0"を代入する。このステップSa3
において、フラグTF,TCFにそれぞれ“1"が代入される
と、トレモロパラメータ設定モードとなるとともに、ト
レモロコピイ表示モードなる。次に、ステップSa4にお
いては、ビブラートに関連するフラグVF,VCF,VCYF,VDL
F,VSPF,VDPFを全てクリアし、トレモロパラメータの設
定／表示と、ビブラートパラメータの設定／表示とが競
合しないようにしている。そして、ステップSa5に移る
と、LCD表示器19に TREMOLO MODE COPY Y/Ｎ なる文字を表示させる。なお、以下この表示をトレモロ
コピイ表示という。このトレモロコピイ表示は次の意味
をもつ。 「トレモロ効果のパラメータ設定モードです。ファクト
リプリセットトレモロパラメータでいいですか、それと
も変更しますか？」 ここで、「Ｎ」の下のバーは、カーソルである。 次に、ステップSa6へ進むと、LED41aを点灯し、演奏者
にトレモロ効果の付加が実行に入ったことを示す。ステ
ップSa7に移ると、トレモロ作動フラグTR（内容は
“1"）と、レジスタ13a（第３図）内の音色コードTCに
対応するエリア13e（第３図）内のプリセットトレモロ
パラメータPTP（TC）とをトレモロ制御回路29bへ出力す
る。この場合、イニシャライズ処理S0実行後において最
初にステップSb7を実行するときは、トレモロ制御回路2
9bに設定されるパラメータは、ファクトリプリセットト
レモロパラメータFTP（TC）である。上記処理後は、メ
インルーチンへ戻る。ここで、演奏者がキーボード15に
よって演奏を行うと、発生楽音にファクトリプリセット
トレモロパラメータFTP（TC）によるトレモロがかけら
れ、したがって、演奏者は同パラメータFTP（TC）によ
るビブラート効果を耳で確かめることができる。また、
後述するパラメータ書き換え処理が行なわれた後は、ス
テップSa7において送出されるパラメータは、新たに設
定されたパラメータである。 一方、ステップSa2における判定が「NO」の場合は、ス
テップSa8に移り、トレモロフラグTFが“1"かどうかが
判定される。この判断が「YES」の場合は、ステップSa9
に移ってトレモロに関連するフラグTF,TCF,TCYF,TSPF,T
DPFを全てクリアし、さらに、ステップSa10に移ってLCD
表示器19の表示を消すとともに、ステップSa11に移って
LED41aを消燈する。一方、ステップSa8の判断が「NO」
の場合は、直にステップSa11に移ってLED41aを消燈す
る。このステップSa11の処理が終了するとステップSa12
に移り、ここで、トレモロ作動フラグTR（値は“0"）を
トレモロ制御回路29bへ送出してトレモロ効果を停止
し、メインルーチンに戻る。 （iii−２）ビブラートスイッチ40 ビブラートスイッチ40のオンイベントが検出されると、
CPU11の処理がサブルーチンSBR1′（図示略）に進む。
このサブルーチンSBR1′は処理されるフラグの種類がビ
ブラートに関するものとなる他は、上記サブルーチンSB
Rとほぼ同様であるためその詳細は省略する。 なお、ビブラートコピイモードにおけるLCD表示19の表
示画面には、 VIBRATO MODE COPY Y/Ｎ なる文字を表示させる（以下この表示をビブラートコピ
イ表示という）。 （iii−３）メニューセレクトスイッチ20L スイッチ20Lのオンイベントが検出された時は、CPU11の
処理が第７図に示すサブルーチンSBR2へ進む。このサブ
ルーチンSBR2へ進むと、まず、ステップSb1において、
ビブラートフラグVF（第３図）が“1"か否かを判断す
る。そして、このステップSb1の判断結果が「YES」の場
合（ビブラートパラメータ設定モードの場合）は、ステ
ップSb2へ進み、ビブラートコピイ表示フラグVCFが“1"
か否かを判断する。そして、この判断結果が「YES」の
場合、すなわち、LCD表示器19にビブラートコピイ表示
が行なわれている時は、ステップSb3へ進み、ビブラー
トコピイイエスフラグVCYFが“1"か否かを判断する。こ
こで、ビブラートコピイイエスフラグVCYFとは、ビブラ
ートコピイ表示におけるカーソルが「Ｙ」の下にある時
（すなち、コピイイエスの時）“1"、「Ｎ」の下にある
時（コピイノウの時）“0"となるフラグである。そし
て、このステップSb3における判断結果が「YES」の場合
（カーソルが「Ｎ」の下にある場合）は、ステップSb4
へ進み、カーソルを「Ｙ」の下へ移動させる。次にステ
ップSb5へ進むと、ビブラートコピイイエスフラグVCYF
として、エリア13b内に“1"を書き込む。そして、メイ
ンルーチンへ戻る。また、ステップSb2の判断結果が「N
O」の場合、すなわち、ビブラートコピイ表示が行なわ
れていない場合、および、ステップSb3の判断結果が「N
O」の場合、すなわち、カーソルが「Ｙ」の下にある場
合はそのままメインルーチンへ戻る。 また、ステップSb1における判断結果が「NO」の場合
は、ステップSb21に移り、トレモロフラグTF（第３図）
が“1"が否かを判断する。そして、このステップSb21の
判断結果が「YES」の場合（トレモロパラメータ設定モ
ードの場合）は、ステップSb22へ進み、トレモロコピイ
表示フラグTCFが“1"か否かを判断する。そして、この
判断結果が「YES」の場合、すなわち、LCD表示器19にト
レモロコピイ表示が行なわれている時は、ステップSb23
へ進み、トレモロコピイイエスフラグTCYFが“1"か否か
を判断する。ここで、トレモロコピイイエスフラグTCYF
とは、トレモロコピイ表示におけるカーソルが「Ｙ」の
下にある時（すなわち、コピイイエスの時）“1"、
「Ｎ」の下にある時（コピイノウの時）“0"となるフラ
グである。そして、このステップSb23における判断結果
が「YES」の場合（カーソルが「Ｎ」の下にある場合）
は、ステップSb24へ進み、カーソルを「Ｙ」の下へ移動
させる。次にステップSb25へ進むと、トレモロコピイイ
エスフラグVCYFとして、エリア13d内に“1"を書き込
み、メインルーチンへ戻る。また、ステップSb22の判断
結果が「NO」の場合、すなわち、トレモロコピイ表示が
行なわれていない場合、および、ステップSb23の判断結
果が「NO」の場合、すなわち、カーソルが「Ｙ」の下に
ある場合はそのままメインルーチンへ戻る。 また一方、ステップSb1およびステップSb21においてい
ずれも「NO」と判断された場合、すなわち、ビブラート
およびトレモロパラメータ以外の他のパラメータの設定
モードの場合は、ステップSb26へ進み、他のパラメータ
について上述したようなスイッチ20Lのオンイベント処
理を行った後、メインルーチンへ戻る。 以上の処理過程から明らかなように、トレモロおよびビ
ブラートパラメータの設定モードにおいては、スイッチ
20Lをオンとすることにより、各々のコピイ表示におけ
るカーソルが「Ｙ」の下に移動する。 （iii−４）メニューセレクトスイッチ20R スイッチ20Rのオンイベントが検出された時は、CPU11の
処理がサブルーチンSBR3（図示略）へ進む。このサブル
ーチンSBR3の処理過程は上述したサブルーチンSBR2とほ
ぼ同じである。但し、処理内容が次の点で異なる。すな
わち、ステップSb3およびSb23の判断が各々「VCYF＝
“1"?」および「TCYF＝“1"?」となり、ステップSb4お
よびステップSb24の処理が、共に「カーソルをY/Ｎの位
置へ移動」となり、また、ステップSb5およびステップS
b25の処理が、各々「VCYF←“0"」および「TCYF←
“0"」となる。すなわち、トレモロおよびビブラートパ
ラメータ設定モードにおいてスイッチ20Rがオンとされ
ると、各々のコピイ表示におけるカーソルが「Ｎ」の処
理へ移動する。 （iii−５）エンタースイッチ22 演奏者は、トレモロあるいはビブラートコピイ表示にお
けるカーソル位置を、上述したスイッチ20Lまたは20Rで
選択した後、このエンタースイッチ22をオンとする。こ
のスイッチ22のオンイベントが検出されると、CPU11が
第８図に示すサブルーチンSBR4へ進む。このサブルーチ
ンSBR4へ進むと、まず、ステップSc1においてビブラー
トフラグVFが“1"か否かを判断する。そして、この判断
結果が「YES」の時は、ステップSc2へ進み、ビブラート
コピイ表示フラグVCFが“1"か否かを判断する。そし
て、この判断結果が「YES」の場合は、ステップSc3へ進
み、ビブラートコピイイエスフラグVCYFが“1"か否かを
判断する。そして、この判断結果が「YES」の場合は、
すなわち、演奏者がファクトリプリセットビブラートパ
ラメータを選択した場合は、ステップSc4へ進み、レジ
スタ13a（第３図）内の音色コードTCに対応するファク
トリプリセットビブラートパラメータFVP（TC）をROM12
のエリア12cから読み出し、RAM13のエリア13c内に、プ
レーヤービブラートパラメータPVP（TC）として書き込
む。次にステップSc5へ進むと、そのプレーヤービブラ
ートパラメータPVP（TC）を楽音発生部29内のビブラー
ト制御回路29aへ出力する。これにより、ファクトリプ
リセットビブラートパラメータFVP（TC）がビブラート
制御回路29a内に設定される。次にステップSc6へ進む
と、ビブラートコピイ表示フラグVCFとして“0"を、ま
た、ビブラートディレイ表示フラグVDLFとして“1"を各
々エリア13bに書き込む。ビブラートディレイ表示フラ
グVDLFが“1"となることにより、以後、ビブラートディ
レイパラメータ設定モードとなる。次にステップSc7へ
進むと、LCD表示器19につぎの表示（以下、ビブラート
ディレイ表示という）を行う。 PLAYER VIBRATO 1.DELAY □□ ここで、□□内にはプレーヤービブラートパラメータPV
P（TC）のディレイパラメータPVDLが表示される。そし
て、メインルーチンへ戻る。 また、ステップSc2の判断結果が「NO」の場合は、その
ままメインルーチンへ戻り、ステップSc3の判断結果が
「NO」の場合は、ステップSc4,ステップSc5をジャンプ
してステップSc6へ進む。 一方、ステップSc1の判断結果が「NO」の場合は、ステ
ップSc11へ進み、トレモロフラグTFが“1"かどうかが判
断される。この判断結果が「YES」の時は、ステップSc1
2へ進み、トレモロコピイ表示フラグTCFが“1"か否かを
判断する。そして、この判断結果が「YES」の場合は、
ステップSc13へ進み、トレモロコピイイエスフラグTCYF
が“1"か否かを判断する。そして、この判断結果が「YE
S」の場合、すなわち、演奏者がファクトリプリセット
トレモロパラメータを選択した場合は、ステップSc14へ
進み、レジスタ13a（第３図）内の音色コードTCに対応
するファクトリプリセットトレモロパラメータFTP（T
C）をROM12のエリア12dから読み出し、RAM13のエリア13
e内に、プレーヤートレモロパラメータPTP（TC）として
書き込む。次にステップSc15へ進むと、そのプレーヤー
トレモロパラメータPTP（TC）を楽音発生部29内のトレ
モロ制御回路29bへ出力する。これにより、ファクトリ
プリセットトレモロパラメータFTP（TC）がトレモロ制
御回路29b内に設定される。次にステップSc16へ進む
と、トレモロコピイ表示フラグTCFとして“0"を、ま
た、トレモロスピード表示フラグTSPFとして“1"を各々
エリア13bに書き込む。トレモロスピード表示フラグTSP
Fが“1"となることにより、以後、トレモロスピードパ
ラメータ設定モードとなる。次にステップSc7へ進む
と、LCD表示器19につぎの表示（以下、トレモロスピー
ド表示という）を行う。 PLAYER TOREMORO 1.SPEED □□ ここで、□□内にはプレーヤートレモロパラメータPTP
（TC）のトレモロスピードパラメータPTSDが表示され
る。そして、メインルーチンへ戻る。 また、ステップSc12の判断結果が「NO」の場合は、その
ままメインルーチンへ戻り、ステップSc13の判断結果が
「NO」の場合は、ステップSc14,ステップSc15をジャン
プしてステップSc16へ進む。 一方、ステップSc11NIおいて「NO」と判断された場合
は、ステップSc18に移り、他のパラメータについて上述
したようなエンタースイッチオンイベント処理を行う。 しかして、演奏者が音色選択スイッチ27をオンとした
後、コピイ表示のカーソル位置を選択し、次いで、エン
タースイッチ22をオンとすると、カーソル位置が「Ｙ」
の場合にはファクトリプリセットビブラートパラメータ
FVP（Ｎ）、あるいはファクトリプリセットトレモロパ
ラメータFTP（Ｎ）がそのままRAM13のエリア13cあるい
はエリア13eに転送され、アーソル位置が「Ｎ」の場合
には、上記パラメータの転送は行なわれずに、ビブラー
トディレイ表示あるいはトレモロディレイ表示が行なわ
れる。 （iii−６）データスイッチ21U このデータスイッチ21Uのオンイベントが検出される
と、CPU11が第９図に示すサブルーチンSBR5へ進む。こ
のサブルーチンSBR5では、まず、ステップSd1におい
て、ビブラートフラグVFが“1"か否かを判断する。この
判断が「YES」の場合は、ステップSd3へ進む。このステ
ップSd3では、ビブラートコピイ表示フラグVCFが“0"か
否かを判断する。そして、この判断結果が「NO」の場合
は、メインルーチンへ戻り、「YES」の場合は、ステッ
プSd4へ進む。ステップSd4では、ビブラートディレイ表
示フラグDLFが“1"か否かを判断する。そして、この判
断結果が「YES」の場合は、ステップSd5へ進む。ステッ
プSd5では、プレーヤービブラートパラメータPVP（TC）
（第３図のエリア13c参照）内のディレイパラメータPVD
Lをインクリメントする。そして、ステップSd6へ進む。
ステップSd6では、上記のパラメータPVDLをLCD表示器19
へ出力する。これにより、前述したビブラートディレイ
表示における□□の部分の表示が変更される。次にステ
ップSd7へ進み、上記のパラメータPVDLを楽音発生部29
内のビブラート制御回路29aへ出力する。 このように、ビブラートディレイ表示が行なわれている
場合（VDLF＝“1"）において、データスイッチ21Uが１
回オンとされると、プレーヤービブラートパラメータPV
DLの値が「１」増加する。２回、３回……と繰り返しオ
ンとされると、同パラメータPVDLの値が「２」，「３」
…と逐増加する。 一方、前述したステップSd4の判断結果が「NO」の場合
は、ステップSd8へ進む。ステップSd8では、ビブラート
スプード表示フラグVSPFが“1"か否かを判断する。そし
て、この判断結果が「YES」の場合は、ステップSd9へ進
み、プレーヤービブラートパラメータPVP（TC）の内の
ビブラートスピードパラメータPVSPをインクリメントす
る。また、ステップSd8の判断結果が「NO」の場合は、
ステップSd10へ進み、パラメータPVP（TC）の内のビブ
ラートデプスパラメータPVDPをインクリメントする。 なお、パラメータPVDL,PVSP,PVDPの各最大値は決まって
おり、データスイッチ21Uの操作によってこれらのパラ
メータPVDL,PVSP,PVDPが最大値に達した場合は、以後、
スイッチ21Uがさらに操作されても、これらのパラメー
タが増加しないようになっている。
構成図、第２図はパラレルI/O部の詳細図、第３図はシ
リアルI/O部の詳細図、第４図、第５図は、シリアルI/O
部の動作を説明するためのタイムチヤート図である。 １……制御部、２……パラレルI/O部、３……シリアルI
/O部、５……主音源部、10……外部伴奏音源部、14……
外部システム、15,24……レジスタ、16,17,22,23,26…
…アンドゲート。 ステップSa3〜Sa7の処理は以下の通りである。まず、ス
テップSa3においてフラグTF,TCFに“1"を代入し、フラ
グTCYF,TSPF,TDPFに“0"を代入する。このステップSa3
において、フラグTF,TCFにそれぞれ“1"が代入される
と、トレモロパラメータ設定モードとなるとともに、ト
レモロコピイ表示モードなる。次に、ステップSa4にお
いては、ビブラートに関連するフラグVF,VCF,VCYF,VDL
F,VSPF,VDPFを全てクリアし、トレモロパラメータの設
定／表示と、ビブラートパラメータの設定／表示とが競
合しないようにしている。そして、ステップSa5に移る
と、LCD表示器19に TREMOLO MODE COPY Y/Ｎ なる文字を表示させる。なお、以下この表示をトレモロ
コピイ表示という。このトレモロコピイ表示は次の意味
をもつ。 「トレモロ効果のパラメータ設定モードです。ファクト
リプリセットトレモロパラメータでいいですか、それと
も変更しますか？」 ここで、「Ｎ」の下のバーは、カーソルである。 次に、ステップSa6へ進むと、LED41aを点灯し、演奏者
にトレモロ効果の付加が実行に入ったことを示す。ステ
ップSa7に移ると、トレモロ作動フラグTR（内容は
“1"）と、レジスタ13a（第３図）内の音色コードTCに
対応するエリア13e（第３図）内のプリセットトレモロ
パラメータPTP（TC）とをトレモロ制御回路29bへ出力す
る。この場合、イニシャライズ処理S0実行後において最
初にステップSb7を実行するときは、トレモロ制御回路2
9bに設定されるパラメータは、ファクトリプリセットト
レモロパラメータFTP（TC）である。上記処理後は、メ
インルーチンへ戻る。ここで、演奏者がキーボード15に
よって演奏を行うと、発生楽音にファクトリプリセット
トレモロパラメータFTP（TC）によるトレモロがかけら
れ、したがって、演奏者は同パラメータFTP（TC）によ
るビブラート効果を耳で確かめることができる。また、
後述するパラメータ書き換え処理が行なわれた後は、ス
テップSa7において送出されるパラメータは、新たに設
定されたパラメータである。 一方、ステップSa2における判定が「NO」の場合は、ス
テップSa8に移り、トレモロフラグTFが“1"かどうかが
判定される。この判断が「YES」の場合は、ステップSa9
に移ってトレモロに関連するフラグTF,TCF,TCYF,TSPF,T
DPFを全てクリアし、さらに、ステップSa10に移ってLCD
表示器19の表示を消すとともに、ステップSa11に移って
LED41aを消燈する。一方、ステップSa8の判断が「NO」
の場合は、直にステップSa11に移ってLED41aを消燈す
る。このステップSa11の処理が終了するとステップSa12
に移り、ここで、トレモロ作動フラグTR（値は“0"）を
トレモロ制御回路29bへ送出してトレモロ効果を停止
し、メインルーチンに戻る。 （iii−２）ビブラートスイッチ40 ビブラートスイッチ40のオンイベントが検出されると、
CPU11の処理がサブルーチンSBR1′（図示略）に進む。
このサブルーチンSBR1′は処理されるフラグの種類がビ
ブラートに関するものとなる他は、上記サブルーチンSB
Rとほぼ同様であるためその詳細は省略する。 なお、ビブラートコピイモードにおけるLCD表示19の表
示画面には、 VIBRATO MODE COPY Y/Ｎ なる文字を表示させる（以下この表示をビブラートコピ
イ表示という）。 （iii−３）メニューセレクトスイッチ20L スイッチ20Lのオンイベントが検出された時は、CPU11の
処理が第７図に示すサブルーチンSBR2へ進む。このサブ
ルーチンSBR2へ進むと、まず、ステップSb1において、
ビブラートフラグVF（第３図）が“1"か否かを判断す
る。そして、このステップSb1の判断結果が「YES」の場
合（ビブラートパラメータ設定モードの場合）は、ステ
ップSb2へ進み、ビブラートコピイ表示フラグVCFが“1"
か否かを判断する。そして、この判断結果が「YES」の
場合、すなわち、LCD表示器19にビブラートコピイ表示
が行なわれている時は、ステップSb3へ進み、ビブラー
トコピイイエスフラグVCYFが“1"か否かを判断する。こ
こで、ビブラートコピイイエスフラグVCYFとは、ビブラ
ートコピイ表示におけるカーソルが「Ｙ」の下にある時
（すなち、コピイイエスの時）“1"、「Ｎ」の下にある
時（コピイノウの時）“0"となるフラグである。そし
て、このステップSb3における判断結果が「YES」の場合
（カーソルが「Ｎ」の下にある場合）は、ステップSb4
へ進み、カーソルを「Ｙ」の下へ移動させる。次にステ
ップSb5へ進むと、ビブラートコピイイエスフラグVCYF
として、エリア13b内に“1"を書き込む。そして、メイ
ンルーチンへ戻る。また、ステップSb2の判断結果が「N
O」の場合、すなわち、ビブラートコピイ表示が行なわ
れていない場合、および、ステップSb3の判断結果が「N
O」の場合、すなわち、カーソルが「Ｙ」の下にある場
合はそのままメインルーチンへ戻る。 また、ステップSb1における判断結果が「NO」の場合
は、ステップSb21に移り、トレモロフラグTF（第３図）
が“1"が否かを判断する。そして、このステップSb21の
判断結果が「YES」の場合（トレモロパラメータ設定モ
ードの場合）は、ステップSb22へ進み、トレモロコピイ
表示フラグTCFが“1"か否かを判断する。そして、この
判断結果が「YES」の場合、すなわち、LCD表示器19にト
レモロコピイ表示が行なわれている時は、ステップSb23
へ進み、トレモロコピイイエスフラグTCYFが“1"か否か
を判断する。ここで、トレモロコピイイエスフラグTCYF
とは、トレモロコピイ表示におけるカーソルが「Ｙ」の
下にある時（すなわち、コピイイエスの時）“1"、
「Ｎ」の下にある時（コピイノウの時）“0"となるフラ
グである。そして、このステップSb23における判断結果
が「YES」の場合（カーソルが「Ｎ」の下にある場合）
は、ステップSb24へ進み、カーソルを「Ｙ」の下へ移動
させる。次にステップSb25へ進むと、トレモロコピイイ
エスフラグVCYFとして、エリア13d内に“1"を書き込
み、メインルーチンへ戻る。また、ステップSb22の判断
結果が「NO」の場合、すなわち、トレモロコピイ表示が
行なわれていない場合、および、ステップSb23の判断結
果が「NO」の場合、すなわち、カーソルが「Ｙ」の下に
ある場合はそのままメインルーチンへ戻る。 また一方、ステップSb1およびステップSb21においてい
ずれも「NO」と判断された場合、すなわち、ビブラート
およびトレモロパラメータ以外の他のパラメータの設定
モードの場合は、ステップSb26へ進み、他のパラメータ
について上述したようなスイッチ20Lのオンイベント処
理を行った後、メインルーチンへ戻る。 以上の処理過程から明らかなように、トレモロおよびビ
ブラートパラメータの設定モードにおいては、スイッチ
20Lをオンとすることにより、各々のコピイ表示におけ
るカーソルが「Ｙ」の下に移動する。 （iii−４）メニューセレクトスイッチ20R スイッチ20Rのオンイベントが検出された時は、CPU11の
処理がサブルーチンSBR3（図示略）へ進む。このサブル
ーチンSBR3の処理過程は上述したサブルーチンSBR2とほ
ぼ同じである。但し、処理内容が次の点で異なる。すな
わち、ステップSb3およびSb23の判断が各々「VCYF＝
“1"?」および「TCYF＝“1"?」となり、ステップSb4お
よびステップSb24の処理が、共に「カーソルをY/Ｎの位
置へ移動」となり、また、ステップSb5およびステップS
b25の処理が、各々「VCYF←“0"」および「TCYF←
“0"」となる。すなわち、トレモロおよびビブラートパ
ラメータ設定モードにおいてスイッチ20Rがオンとされ
ると、各々のコピイ表示におけるカーソルが「Ｎ」の処
理へ移動する。 （iii−５）エンタースイッチ22 演奏者は、トレモロあるいはビブラートコピイ表示にお
けるカーソル位置を、上述したスイッチ20Lまたは20Rで
選択した後、このエンタースイッチ22をオンとする。こ
のスイッチ22のオンイベントが検出されると、CPU11が
第８図に示すサブルーチンSBR4へ進む。このサブルーチ
ンSBR4へ進むと、まず、ステップSc1においてビブラー
トフラグVFが“1"か否かを判断する。そして、この判断
結果が「YES」の時は、ステップSc2へ進み、ビブラート
コピイ表示フラグVCFが“1"か否かを判断する。そし
て、この判断結果が「YES」の場合は、ステップSc3へ進
み、ビブラートコピイイエスフラグVCYFが“1"か否かを
判断する。そして、この判断結果が「YES」の場合は、
すなわち、演奏者がファクトリプリセットビブラートパ
ラメータを選択した場合は、ステップSc4へ進み、レジ
スタ13a（第３図）内の音色コードTCに対応するファク
トリプリセットビブラートパラメータFVP（TC）をROM12
のエリア12cから読み出し、RAM13のエリア13c内に、プ
レーヤービブラートパラメータPVP（TC）として書き込
む。次にステップSc5へ進むと、そのプレーヤービブラ
ートパラメータPVP（TC）を楽音発生部29内のビブラー
ト制御回路29aへ出力する。これにより、ファクトリプ
リセットビブラートパラメータFVP（TC）がビブラート
制御回路29a内に設定される。次にステップSc6へ進む
と、ビブラートコピイ表示フラグVCFとして“0"を、ま
た、ビブラートディレイ表示フラグVDLFとして“1"を各
々エリア13bに書き込む。ビブラートディレイ表示フラ
グVDLFが“1"となることにより、以後、ビブラートディ
レイパラメータ設定モードとなる。次にステップSc7へ
進むと、LCD表示器19につぎの表示（以下、ビブラート
ディレイ表示という）を行う。 PLAYER VIBRATO 1.DELAY □□ ここで、□□内にはプレーヤービブラートパラメータPV
P（TC）のディレイパラメータPVDLが表示される。そし
て、メインルーチンへ戻る。 また、ステップSc2の判断結果が「NO」の場合は、その
ままメインルーチンへ戻り、ステップSc3の判断結果が
「NO」の場合は、ステップSc4,ステップSc5をジャンプ
してステップSc6へ進む。 一方、ステップSc1の判断結果が「NO」の場合は、ステ
ップSc11へ進み、トレモロフラグTFが“1"かどうかが判
断される。この判断結果が「YES」の時は、ステップSc1
2へ進み、トレモロコピイ表示フラグTCFが“1"か否かを
判断する。そして、この判断結果が「YES」の場合は、
ステップSc13へ進み、トレモロコピイイエスフラグTCYF
が“1"か否かを判断する。そして、この判断結果が「YE
S」の場合、すなわち、演奏者がファクトリプリセット
トレモロパラメータを選択した場合は、ステップSc14へ
進み、レジスタ13a（第３図）内の音色コードTCに対応
するファクトリプリセットトレモロパラメータFTP（T
C）をROM12のエリア12dから読み出し、RAM13のエリア13
e内に、プレーヤートレモロパラメータPTP（TC）として
書き込む。次にステップSc15へ進むと、そのプレーヤー
トレモロパラメータPTP（TC）を楽音発生部29内のトレ
モロ制御回路29bへ出力する。これにより、ファクトリ
プリセットトレモロパラメータFTP（TC）がトレモロ制
御回路29b内に設定される。次にステップSc16へ進む
と、トレモロコピイ表示フラグTCFとして“0"を、ま
た、トレモロスピード表示フラグTSPFとして“1"を各々
エリア13bに書き込む。トレモロスピード表示フラグTSP
Fが“1"となることにより、以後、トレモロスピードパ
ラメータ設定モードとなる。次にステップSc7へ進む
と、LCD表示器19につぎの表示（以下、トレモロスピー
ド表示という）を行う。 PLAYER TOREMORO 1.SPEED □□ ここで、□□内にはプレーヤートレモロパラメータPTP
（TC）のトレモロスピードパラメータPTSDが表示され
る。そして、メインルーチンへ戻る。 また、ステップSc12の判断結果が「NO」の場合は、その
ままメインルーチンへ戻り、ステップSc13の判断結果が
「NO」の場合は、ステップSc14,ステップSc15をジャン
プしてステップSc16へ進む。 一方、ステップSc11NIおいて「NO」と判断された場合
は、ステップSc18に移り、他のパラメータについて上述
したようなエンタースイッチオンイベント処理を行う。 しかして、演奏者が音色選択スイッチ27をオンとした
後、コピイ表示のカーソル位置を選択し、次いで、エン
タースイッチ22をオンとすると、カーソル位置が「Ｙ」
の場合にはファクトリプリセットビブラートパラメータ
FVP（Ｎ）、あるいはファクトリプリセットトレモロパ
ラメータFTP（Ｎ）がそのままRAM13のエリア13cあるい
はエリア13eに転送され、アーソル位置が「Ｎ」の場合
には、上記パラメータの転送は行なわれずに、ビブラー
トディレイ表示あるいはトレモロディレイ表示が行なわ
れる。 （iii−６）データスイッチ21U このデータスイッチ21Uのオンイベントが検出される
と、CPU11が第９図に示すサブルーチンSBR5へ進む。こ
のサブルーチンSBR5では、まず、ステップSd1におい
て、ビブラートフラグVFが“1"か否かを判断する。この
判断が「YES」の場合は、ステップSd3へ進む。このステ
ップSd3では、ビブラートコピイ表示フラグVCFが“0"か
否かを判断する。そして、この判断結果が「NO」の場合
は、メインルーチンへ戻り、「YES」の場合は、ステッ
プSd4へ進む。ステップSd4では、ビブラートディレイ表
示フラグDLFが“1"か否かを判断する。そして、この判
断結果が「YES」の場合は、ステップSd5へ進む。ステッ
プSd5では、プレーヤービブラートパラメータPVP（TC）
（第３図のエリア13c参照）内のディレイパラメータPVD
Lをインクリメントする。そして、ステップSd6へ進む。
ステップSd6では、上記のパラメータPVDLをLCD表示器19
へ出力する。これにより、前述したビブラートディレイ
表示における□□の部分の表示が変更される。次にステ
ップSd7へ進み、上記のパラメータPVDLを楽音発生部29
内のビブラート制御回路29aへ出力する。 このように、ビブラートディレイ表示が行なわれている
場合（VDLF＝“1"）において、データスイッチ21Uが１
回オンとされると、プレーヤービブラートパラメータPV
DLの値が「１」増加する。２回、３回……と繰り返しオ
ンとされると、同パラメータPVDLの値が「２」，「３」
…と逐増加する。 一方、前述したステップSd4の判断結果が「NO」の場合
は、ステップSd8へ進む。ステップSd8では、ビブラート
スプード表示フラグVSPFが“1"か否かを判断する。そし
て、この判断結果が「YES」の場合は、ステップSd9へ進
み、プレーヤービブラートパラメータPVP（TC）の内の
ビブラートスピードパラメータPVSPをインクリメントす
る。また、ステップSd8の判断結果が「NO」の場合は、
ステップSd10へ進み、パラメータPVP（TC）の内のビブ
ラートデプスパラメータPVDPをインクリメントする。 なお、パラメータPVDL,PVSP,PVDPの各最大値は決まって
おり、データスイッチ21Uの操作によってこれらのパラ
メータPVDL,PVSP,PVDPが最大値に達した場合は、以後、
スイッチ21Uがさらに操作されても、これらのパラメー
タが増加しないようになっている。
Claims (2)
- 【請求項１】制御部と、この制御部により制御される第
１の音源回路と、上記制御部により制御される第２の音
源回路と、上記第１の音源回路に対し上記制御部から情
報をパラレルデータにて転送するパラレルインターフエ
ース回路と、上記第２の音源回路に対し上記制御部から
情報をシリアルデータにて転送するシリアルインターフ
エース回路とを具備してなる電子楽器システム。 - 【請求項２】上記第１の音源回路は、高速にデータ転送
をすることが必要な主音源回路であり、上記第２の音源
回路は、低速でデータ転送をすればよい伴奏音源回路で
あることを特徴とする特許請求の範囲第１項記載の電子
楽器システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079955A JPH0782322B2 (ja) | 1983-05-07 | 1983-05-07 | 電子楽器システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079955A JPH0782322B2 (ja) | 1983-05-07 | 1983-05-07 | 電子楽器システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8206291A Division JP2780220B2 (ja) | 1996-08-06 | 1996-08-06 | 電子楽器システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59204888A JPS59204888A (ja) | 1984-11-20 |
| JPH0782322B2 true JPH0782322B2 (ja) | 1995-09-06 |
Family
ID=13704728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58079955A Expired - Lifetime JPH0782322B2 (ja) | 1983-05-07 | 1983-05-07 | 電子楽器システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782322B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745744A (en) * | 1986-04-08 | 1988-05-24 | Vickers, Incorporated | Power transmission |
| JPS63113624A (ja) * | 1986-10-30 | 1988-05-18 | Tokyo Electric Co Ltd | 電子秤のプリンタインタ−フエ−ス |
| US4771671A (en) * | 1987-01-08 | 1988-09-20 | Breakaway Technologies, Inc. | Entertainment and creative expression device for easily playing along to background music |
| JP2834372B2 (ja) * | 1992-07-01 | 1998-12-09 | 株式会社河合楽器製作所 | 音楽情報処理装置及び音楽情報処理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498227A (en) * | 1978-01-20 | 1979-08-03 | Nippon Gakki Seizo Kk | Key coder apparatus of electronic musical instruments |
| JPS56106284A (en) * | 1980-01-26 | 1981-08-24 | Kawai Musical Instr Mfg Co | Channel handling system for electronic musical instrument |
| JPS5930594A (ja) * | 1982-08-13 | 1984-02-18 | ヤマハ株式会社 | 電子楽器 |
-
1983
- 1983-05-07 JP JP58079955A patent/JPH0782322B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498227A (en) * | 1978-01-20 | 1979-08-03 | Nippon Gakki Seizo Kk | Key coder apparatus of electronic musical instruments |
| JPS56106284A (en) * | 1980-01-26 | 1981-08-24 | Kawai Musical Instr Mfg Co | Channel handling system for electronic musical instrument |
| JPS5930594A (ja) * | 1982-08-13 | 1984-02-18 | ヤマハ株式会社 | 電子楽器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59204888A (ja) | 1984-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031174A (en) | Generation of musical tone signals by the phrase | |
| JP3177374B2 (ja) | 自動伴奏情報発生装置 | |
| US5376750A (en) | Electronic musical instrument having working RAM controlled by plural CPUs | |
| JPH0782322B2 (ja) | 電子楽器システム | |
| US5014586A (en) | Chord setting apparatus and electronic wind instrument using the same | |
| JP2629891B2 (ja) | 楽音信号発生装置 | |
| US5302776A (en) | Method of chord in electronic musical instrument system | |
| JP3169953B2 (ja) | 音源装置 | |
| US6444890B2 (en) | Musical tone-generating apparatus and method and storage medium | |
| JP2780220B2 (ja) | 電子楽器システム | |
| JP2570045B2 (ja) | 電子楽器 | |
| JPH071430B2 (ja) | 電子楽器 | |
| JP2639381B2 (ja) | 電子楽器 | |
| JPS637396B2 (ja) | ||
| JP2001051681A (ja) | 自動伴奏情報発生装置 | |
| JPH10187148A (ja) | Ｍｉｄｉ規格の電子楽器および電子楽器システム | |
| JPS6318199B2 (ja) | ||
| JP3738634B2 (ja) | 自動伴奏装置、及び記録媒体 | |
| JPS59174892A (ja) | 電子楽器 | |
| JPS6141119Y2 (ja) | ||
| JP3271266B2 (ja) | 電子楽器 | |
| JPH0722715Y2 (ja) | ピッチ変調装置 | |
| JPH09106284A (ja) | 和音発生指示装置 | |
| JPS6145840B2 (ja) | ||
| JPH0450599B2 (ja) |