JP2772553B2 - 直列共振形コンバータ - Google Patents
直列共振形コンバータInfo
- Publication number
- JP2772553B2 JP2772553B2 JP23574489A JP23574489A JP2772553B2 JP 2772553 B2 JP2772553 B2 JP 2772553B2 JP 23574489 A JP23574489 A JP 23574489A JP 23574489 A JP23574489 A JP 23574489A JP 2772553 B2 JP2772553 B2 JP 2772553B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- main switching
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は直列共振形コンバータの制御回路に関するも
のである。
のである。
（従来の技術） 直列共振形コンバータは例えば第１図のように、コン
バータの出力電圧を制御信号として動作する制御回路CO
によって作られた第２図（ａ），（ｂ）に示す駆動信号
により、第1,第２の主スイッチングトランジスタQ1及び
Q2を交互にオン−オフさせることにより、トランスＴ
と、インダクタンスL1コンデンサC1，C2からなる直列共
振回路SRに第２図（ｃ）に示す共振電流iTを流し、トラ
ンスＴの２次側の電流をダイオードD3，D4により整流し
たのちコンデンサC3により平滑して、直流出力V0・I0を
負荷に供給するものである。なお第１図においてD1，D2
はコンデンサC1，C2の電圧を入力電圧にクランプするた
めのダイオードである。
バータの出力電圧を制御信号として動作する制御回路CO
によって作られた第２図（ａ），（ｂ）に示す駆動信号
により、第1,第２の主スイッチングトランジスタQ1及び
Q2を交互にオン−オフさせることにより、トランスＴ
と、インダクタンスL1コンデンサC1，C2からなる直列共
振回路SRに第２図（ｃ）に示す共振電流iTを流し、トラ
ンスＴの２次側の電流をダイオードD3，D4により整流し
たのちコンデンサC3により平滑して、直流出力V0・I0を
負荷に供給するものである。なお第１図においてD1，D2
はコンデンサC1，C2の電圧を入力電圧にクランプするた
めのダイオードである。
この直列共振形コンバータは主回路の電流iTが第２図
（ｃ）のように正弦波状であり、第1,第２の主スイッチ
ングトランジスタQ1，Q2を零電波スイッチング動作させ
るため、主回路電流が方形波状である従来のPWM形コン
バータに比べて、スイッチング損失とスイッチングノイ
ズが小さい利点があり、通信機用電源装置等によく使用
される。
（ｃ）のように正弦波状であり、第1,第２の主スイッチ
ングトランジスタQ1，Q2を零電波スイッチング動作させ
るため、主回路電流が方形波状である従来のPWM形コン
バータに比べて、スイッチング損失とスイッチングノイ
ズが小さい利点があり、通信機用電源装置等によく使用
される。
ところでこのような直列共振形コンバータにおいては
制御部COに次の機能、即ち出力電圧値の制御のため、
共振回路に流す電流の周波数制御を行いうること、零
電流スイッチング動作を行わせるため、第２図のように
少なくもと共振電流iTが流れ始めからその半周期が終わ
るまでの間、主スイッチングトランスを導通状態を保ち
うるようにすること、出力電力を回路の能力限界まで
有効に取り出しうるようにするため、第２図（ｃ）のよ
うに動作周波数fsの上限を直列共振回路SRの固有振動周
波数f0にできる限り近付けうることなどの機能をもたせ
ることが要求される。
制御部COに次の機能、即ち出力電圧値の制御のため、
共振回路に流す電流の周波数制御を行いうること、零
電流スイッチング動作を行わせるため、第２図のように
少なくもと共振電流iTが流れ始めからその半周期が終わ
るまでの間、主スイッチングトランスを導通状態を保ち
うるようにすること、出力電力を回路の能力限界まで
有効に取り出しうるようにするため、第２図（ｃ）のよ
うに動作周波数fsの上限を直列共振回路SRの固有振動周
波数f0にできる限り近付けうることなどの機能をもたせ
ることが要求される。
そこで従来においては制御部COとして、第３図に示す
如き回路構成と作用をもつものを使用して、上記
の要求に応えることが行われている。
如き回路構成と作用をもつものを使用して、上記
の要求に応えることが行われている。
この回路は入力電圧、出力電圧電流が定格付近の場合
次のように動作する。即ち第３図のように第１図のコン
バータの出力端子（１）から得られた出力電圧V0を誤差
振幅器（２）において出力電圧の設定基準電圧VS1と比
較する。そしてこれにより得られた誤差電圧により出力
制御用発振器（３）を制御して、その発振周波数をコン
バータの出力電圧V0が低いときは高い周波数、高いとき
には低い周波数の出力を送出させる。そしてこれにより
得られた第４図Ａ（…ABCDE…は第３図中に記載したABC
…に一致する）の周波数出力の立上がりエッジにおいて
単安定マルチ（４）をトリガして、第４図Ｂのようにそ
の設定時間τ1の間のローレベル、次の周波数出力の立
上りエッジまでハイレベルとなる出力を送出してナンド
回路（５）に加える。
次のように動作する。即ち第３図のように第１図のコン
バータの出力端子（１）から得られた出力電圧V0を誤差
振幅器（２）において出力電圧の設定基準電圧VS1と比
較する。そしてこれにより得られた誤差電圧により出力
制御用発振器（３）を制御して、その発振周波数をコン
バータの出力電圧V0が低いときは高い周波数、高いとき
には低い周波数の出力を送出させる。そしてこれにより
得られた第４図Ａ（…ABCDE…は第３図中に記載したABC
…に一致する）の周波数出力の立上がりエッジにおいて
単安定マルチ（４）をトリガして、第４図Ｂのようにそ
の設定時間τ1の間のローレベル、次の周波数出力の立
上りエッジまでハイレベルとなる出力を送出してナンド
回路（５）に加える。
一方コンバータの主回路の電流iTを変流器（11）（第
１図参照）と抵抗（12）により電圧として検出して、こ
れを比較器（13）（14）において基準電圧VS2，VS3と正
負半波毎に比較したのち合成して第４図Ｄのように電流
iTが流れている期間比較器（13）（14）の出力レベルを
ローレベルとしてナンド回路（５）の他端子に入力す
る。そして第４図Ｅの出力を得、これをフリップフロッ
プ（８）とアンド回路（６）（７）により、第４図Ｆの
ように半周期毎に振り分けて端子（９）（10）に駆動部
信号を送出して、これらにより主スイッチングトランジ
スタQ1，Q2を交互に共振電流の半波の期間だけオンさせ
るようにして、前記の要求即ち周波数制御と、零電
流スイッチング動作の要求に応えることが行われてい
る。
１図参照）と抵抗（12）により電圧として検出して、こ
れを比較器（13）（14）において基準電圧VS2，VS3と正
負半波毎に比較したのち合成して第４図Ｄのように電流
iTが流れている期間比較器（13）（14）の出力レベルを
ローレベルとしてナンド回路（５）の他端子に入力す
る。そして第４図Ｅの出力を得、これをフリップフロッ
プ（８）とアンド回路（６）（７）により、第４図Ｆの
ように半周期毎に振り分けて端子（９）（10）に駆動部
信号を送出して、これらにより主スイッチングトランジ
スタQ1，Q2を交互に共振電流の半波の期間だけオンさせ
るようにして、前記の要求即ち周波数制御と、零電
流スイッチング動作の要求に応えることが行われてい
る。
しかし、この回路ではコンバータの出力条件を固定し
たままの状態で入力電圧が低下された場合には、前記
によって要求される零電流スイッチング動作が不能とな
り、前記の要求即ち出力電力を回路の能力限度まで有
効に取り出せなくなる。即ち入力電圧の低下と共に、第
３図の出力制御用発振器（３）の発振周波数は上昇し、
これに伴い、コンバータの動作周波数fsも上昇して、遂
には直列共振回路SRの固有周波数f0よりも高いfs＞f0の
状態になろうとする。このため第1,第２主スイッチング
トランジスタQ1，Q2の同時オンを生じて零電流スイッチ
ング動作が行えなくなり、出力電圧を回路の能力限界ま
で有効に取出すことができなくなる。
たままの状態で入力電圧が低下された場合には、前記
によって要求される零電流スイッチング動作が不能とな
り、前記の要求即ち出力電力を回路の能力限度まで有
効に取り出せなくなる。即ち入力電圧の低下と共に、第
３図の出力制御用発振器（３）の発振周波数は上昇し、
これに伴い、コンバータの動作周波数fsも上昇して、遂
には直列共振回路SRの固有周波数f0よりも高いfs＞f0の
状態になろうとする。このため第1,第２主スイッチング
トランジスタQ1，Q2の同時オンを生じて零電流スイッチ
ング動作が行えなくなり、出力電圧を回路の能力限界ま
で有効に取出すことができなくなる。
そこで従来においては第３図中に示すように更に単安
定マルチ（15）とアンド回路（16）を設けて、の要求
を満足させることが行われている。即ち比較器（13）
（14）の出力を単安定マルチ（15）に加えて第５図に示
す出力を作り、これと比較器（13）（14）の出力とをア
ンド回路（16）に加え、更にその出力を発振器（３）の
出力に加えて単安定マルチ（４）をトリガすることによ
り、第５図F,Gに示すように駆動信号にデッドタイムTD
をもたせる。そしてこれにより第５図（ｃ）のiTのよう
にデッドタイムTDを加えた期間後に次の半周期の電流の
流れが開始されるようにして、動作周波数fsの最大周波
数fmaxがf0を共振回路の固有周波数としたとき fmax＝1/（T0＋2TD） ただしT0＝1/2f0 によって与えられるようにして、常に回路の能力限界ま
で出力を取出しうるようにしている。
定マルチ（15）とアンド回路（16）を設けて、の要求
を満足させることが行われている。即ち比較器（13）
（14）の出力を単安定マルチ（15）に加えて第５図に示
す出力を作り、これと比較器（13）（14）の出力とをア
ンド回路（16）に加え、更にその出力を発振器（３）の
出力に加えて単安定マルチ（４）をトリガすることによ
り、第５図F,Gに示すように駆動信号にデッドタイムTD
をもたせる。そしてこれにより第５図（ｃ）のiTのよう
にデッドタイムTDを加えた期間後に次の半周期の電流の
流れが開始されるようにして、動作周波数fsの最大周波
数fmaxがf0を共振回路の固有周波数としたとき fmax＝1/（T0＋2TD） ただしT0＝1/2f0 によって与えられるようにして、常に回路の能力限界ま
で出力を取出しうるようにしている。
（従来技術と問題点） しかし以上説明した従来の制御部では、トランスＴの
励磁インダクタンスにもとづく励磁電流と、ダイオード
D3，D4のリカバリ電流が大きいと、コンバータの動作周
波数が発振器（３）の発振周波数と全く無関係となる場
合があり、周波数制御が不能となる場合がある。即ちト
ランスＴの励磁電流などが大きい場合には、第７図のiT
のようにトランジスタQ1とQ2が同時にオフとなっている
時刻t1からt2の時期にも電流が流れることになる。この
ため変流器（11）によって検出された電流が比較器（1
3）（14）に入力されるとその出力レベルは第７図Ｄの
ように半周期内においてハイ，ローのレベル変化を数回
繰返す。従ってこのままではこれを入力とするナンド回
路（５）は、比較器（13）（14）の出力がハイレベルと
なる毎にローレベルとなって次の半サイクルが始まるた
め、コンバータの周波数は発振器（３）の周波数と無関
係となり、出力の制御が不能となる。
励磁インダクタンスにもとづく励磁電流と、ダイオード
D3，D4のリカバリ電流が大きいと、コンバータの動作周
波数が発振器（３）の発振周波数と全く無関係となる場
合があり、周波数制御が不能となる場合がある。即ちト
ランスＴの励磁電流などが大きい場合には、第７図のiT
のようにトランジスタQ1とQ2が同時にオフとなっている
時刻t1からt2の時期にも電流が流れることになる。この
ため変流器（11）によって検出された電流が比較器（1
3）（14）に入力されるとその出力レベルは第７図Ｄの
ように半周期内においてハイ，ローのレベル変化を数回
繰返す。従ってこのままではこれを入力とするナンド回
路（５）は、比較器（13）（14）の出力がハイレベルと
なる毎にローレベルとなって次の半サイクルが始まるた
め、コンバータの周波数は発振器（３）の周波数と無関
係となり、出力の制御が不能となる。
これを防ぐためには励磁電流が問題とならない程度に
小さいトランスＴや、超高速のダイオード等の特別なも
のを使用すればよいが、これでは装置を高価額とするな
どの難点がある。
小さいトランスＴや、超高速のダイオード等の特別なも
のを使用すればよいが、これでは装置を高価額とするな
どの難点がある。
（発明の目的） 本発明は従来の制御部に簡単な回路を付加するのみ
で、励磁電流の小さいトランスや超高速のダイオードな
どの特殊の構成部品を用いることなく、常に正常な動作
を行いうる直列共振形コンバータの提供を目的とするも
のである。
で、励磁電流の小さいトランスや超高速のダイオードな
どの特殊の構成部品を用いることなく、常に正常な動作
を行いうる直列共振形コンバータの提供を目的とするも
のである。
（問題点を解決するための本発明の手段） 本発明は発振器の出力パルス１箇毎にそのパルスの発
生時間から見て最初の比較器出力を選択して取出し、こ
れを電流半波幅信号とすることにより従来回路の問題点
の解決を図ったものである。次に本発明を実施例により
説明する。
生時間から見て最初の比較器出力を選択して取出し、こ
れを電流半波幅信号とすることにより従来回路の問題点
の解決を図ったものである。次に本発明を実施例により
説明する。
（実施例） 第６図は本発明の制御部の一実施例ブロック回路図、
第７図は動作説明用の回路各部の波形図である。第６図
において（１）はコンバータ出力端子、（２）は誤差増
幅器、VS1は基準電圧、（３）は発振器、（４）は単安
定マルチ、（５）はナンドゲート回路、（６）及び
（７）はアンドゲート回路、（８）はフリップフロップ
回路、（９）（10）はコンバータの主スイッチングトラ
ンジスタQ1，Q2のベース端子、（11）は主回路電流検出
用変流器、（12）は電圧変換用抵抗、（13）（14）は比
較器、VS2，VS3は基準電圧、（15）は単安定マルチ、
（16）はアンドゲート回路であって、以上の構成作用は
前記第３図に示した従来の制御回路と同様である。
第７図は動作説明用の回路各部の波形図である。第６図
において（１）はコンバータ出力端子、（２）は誤差増
幅器、VS1は基準電圧、（３）は発振器、（４）は単安
定マルチ、（５）はナンドゲート回路、（６）及び
（７）はアンドゲート回路、（８）はフリップフロップ
回路、（９）（10）はコンバータの主スイッチングトラ
ンジスタQ1，Q2のベース端子、（11）は主回路電流検出
用変流器、（12）は電圧変換用抵抗、（13）（14）は比
較器、VS2，VS3は基準電圧、（15）は単安定マルチ、
（16）はアンドゲート回路であって、以上の構成作用は
前記第３図に示した従来の制御回路と同様である。
本発明においては以上の従来回路にフリップフロップ
回路（17）を設けて、そのリセット端子Ｒに比較器（1
3）（14）の出力を接続し、セット端子Ｓに発振器
（３）の出力により動作する単安定マルチ（４）の出力
を接続したものである。
回路（17）を設けて、そのリセット端子Ｒに比較器（1
3）（14）の出力を接続し、セット端子Ｓに発振器
（３）の出力により動作する単安定マルチ（４）の出力
を接続したものである。
（作用） このようにすれば第１図のトランスＴの励磁電流やダ
イオードD3，D4のリカバリ電流によりトランジスタQ1，
Q2のオフ期間において第７図のiTのように電流が流れて
比較器（13）（14）の出力がハイローを数回繰返して
も、フリップフロップ回路（17）は第７図Ｂの時刻t0に
おける単安定マルチ回路（４）の出力の最初の立上りエ
ッジでセットされたのち、第７図のＤの時刻t1における
比較器（13）（14）の最初の立上りエッジにおいてリセ
ットされる。従ってセットからリセットされるまでの
間、即ち時刻t0からt1までの間フリップフロップ回路
（17）の出力は第７図Ｉに示すようにローレベルとな
り、その後第７図Ｂの時刻t2において立下る単安定マル
チ回路（４）の出力により再びセットされるまでハイレ
ベルとなる。このためフリップフロップ（17）の出力と
単安定マルチ（４）の出力が入力されるナンドゲート回
路（５）の出力は、第７図Ｅのようになり、これをアン
ド回路（６）（７）とフリップフロップ回路（８）によ
り半周期毎に振り分けて作られた、第１図の主スイッチ
ングトランジスタQ1，Q2のベース制御信号は第７図F,G
となり零スイッチング動作が行われる。
イオードD3，D4のリカバリ電流によりトランジスタQ1，
Q2のオフ期間において第７図のiTのように電流が流れて
比較器（13）（14）の出力がハイローを数回繰返して
も、フリップフロップ回路（17）は第７図Ｂの時刻t0に
おける単安定マルチ回路（４）の出力の最初の立上りエ
ッジでセットされたのち、第７図のＤの時刻t1における
比較器（13）（14）の最初の立上りエッジにおいてリセ
ットされる。従ってセットからリセットされるまでの
間、即ち時刻t0からt1までの間フリップフロップ回路
（17）の出力は第７図Ｉに示すようにローレベルとな
り、その後第７図Ｂの時刻t2において立下る単安定マル
チ回路（４）の出力により再びセットされるまでハイレ
ベルとなる。このためフリップフロップ（17）の出力と
単安定マルチ（４）の出力が入力されるナンドゲート回
路（５）の出力は、第７図Ｅのようになり、これをアン
ド回路（６）（７）とフリップフロップ回路（８）によ
り半周期毎に振り分けて作られた、第１図の主スイッチ
ングトランジスタQ1，Q2のベース制御信号は第７図F,G
となり零スイッチング動作が行われる。
従って主スイッチングトランジスタQ1，Q2のオフ期間
中に励磁電流などにより主回路に電流が流れて、コンバ
ータの半周期中において比較器（13）（14）の出力が複
数箇のローレベルの繰返し期間を生じても、発振器
（３）の周波数とコンバータの周波数とが無関係になる
ことがなく確実な周波数制御を行うことができる。
中に励磁電流などにより主回路に電流が流れて、コンバ
ータの半周期中において比較器（13）（14）の出力が複
数箇のローレベルの繰返し期間を生じても、発振器
（３）の周波数とコンバータの周波数とが無関係になる
ことがなく確実な周波数制御を行うことができる。
即ち本発明においては、一つの主スイッチングトラン
ジスタのオン時流れる共振回路の零クロス点から、他の
一つの主スイッチングトランジスタのオン開始までの
間、一つの主スイッチングトランジスタのオフ状態を保
持するようにして、制御不能とならないようにしたもの
である。
ジスタのオン時流れる共振回路の零クロス点から、他の
一つの主スイッチングトランジスタのオン開始までの
間、一つの主スイッチングトランジスタのオフ状態を保
持するようにして、制御不能とならないようにしたもの
である。
（発明の効果） 以上のように本発明によれば、主回路の電流にトラン
スの励磁電流やダイオードのリカバリ電流が重畳して
も、周波数制御機能の失われることのない直列共振形コ
ンバータが得られ、従来のように高価な励磁電流の少な
いトランスＴや超高速のダイオードを用いる必要がない
ので価額を低下できる。
スの励磁電流やダイオードのリカバリ電流が重畳して
も、周波数制御機能の失われることのない直列共振形コ
ンバータが得られ、従来のように高価な励磁電流の少な
いトランスＴや超高速のダイオードを用いる必要がない
ので価額を低下できる。
第１図，第２図，第３図，第４図，第５図は従来装置の
説明図、第６図，第７図は本発明の一実施例の説明図で
ある。 CO…制御回路、Q1，Q2…主スイッチングトランジスタ、
Ｔ…トランス、L1，C1，C2…共振回路、D1，D2…電圧ク
ランプ用ダイオード、D3，D4…整流用イオード、C3…平
滑用コンデンサ、（１）…コンバータの出力端子、
（２）誤差増幅器、（３）…出力制御用発振器、（４）
…単安定マルチ、（５）…ナンドゲート回路、（６）
（７）…アンドゲート回路、（８）…フリップフロップ
回路、（９）（10）…トランジスタQ1，Q2のベース入力
端子、（11）…変流器、（12）…抵抗、（13）（14）…
比較器、（15）…単安定マルチ、（16）…アンドゲート
回路、（17）…フリップフロップ回路。
説明図、第６図，第７図は本発明の一実施例の説明図で
ある。 CO…制御回路、Q1，Q2…主スイッチングトランジスタ、
Ｔ…トランス、L1，C1，C2…共振回路、D1，D2…電圧ク
ランプ用ダイオード、D3，D4…整流用イオード、C3…平
滑用コンデンサ、（１）…コンバータの出力端子、
（２）誤差増幅器、（３）…出力制御用発振器、（４）
…単安定マルチ、（５）…ナンドゲート回路、（６）
（７）…アンドゲート回路、（８）…フリップフロップ
回路、（９）（10）…トランジスタQ1，Q2のベース入力
端子、（11）…変流器、（12）…抵抗、（13）（14）…
比較器、（15）…単安定マルチ、（16）…アンドゲート
回路、（17）…フリップフロップ回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 靖生 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 鍬田 豊 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平１−264564（ＪＰ，Ａ) 特開 平１−274661（ＪＰ，Ａ) 特開 昭56−168240（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44
Claims (1)
- 【請求項１】出力制御用発振器の出力の一周期毎にオン
・オフを交互に繰り返す第1,第２の主スイッチング素子
と、該第1,第２の主スイッチング素子のオン・オフによ
って動作する直列共振回路と、該直列共振回路の電流検
出用の変流器とを備え、前記第1,第２の主スイッチング
素子は、前記直列共振回路の固有振動周期より短い幅の
駆動信号によりオンされると共に、前記変流器によって
検出された直列共振回路電流の流れている間、前記第１
又は第２の主スイッチング素子に駆動信号を与えてオン
状態を継続させて出力を得るようにした直列共振形コン
バータにおいて、 前記変流器の検出出力側にフリップフロップ回路を設
け、前記出力制御用発振器の出力により前記第１又は第
２の主スイッチング素子をオン状態とした後、前記変流
器によって検出された直列共振回路電流の半周期毎の最
初の零クロス点で前記フリップフロップ回路をリセット
して前記第１又は第２の主スイッチング素子をオフ状態
とし、次の前記出力制御用発振器の出力により前記フリ
ップフロップ回路がセットされるまで、前記オフ状態を
保持するようにしたことを特徴とする直列共振形コンバ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23574489A JP2772553B2 (ja) | 1989-09-13 | 1989-09-13 | 直列共振形コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23574489A JP2772553B2 (ja) | 1989-09-13 | 1989-09-13 | 直列共振形コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103069A JPH03103069A (ja) | 1991-04-30 |
| JP2772553B2 true JP2772553B2 (ja) | 1998-07-02 |
Family
ID=16990581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23574489A Expired - Lifetime JP2772553B2 (ja) | 1989-09-13 | 1989-09-13 | 直列共振形コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772553B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1217720A1 (en) * | 2000-12-21 | 2002-06-26 | Semiconductor Components Industries, LLC | Apparatus and method for controlling the power output of a power supply using comparators |
| TWI221351B (en) * | 2003-07-30 | 2004-09-21 | Renesas System Solution Asia P | Symmetrical duty-cycle control device of current-mode controlled half-bridge DC/DC converter |
| JP3744525B2 (ja) * | 2004-04-28 | 2006-02-15 | サンケン電気株式会社 | スイッチング電源装置 |
-
1989
- 1989-09-13 JP JP23574489A patent/JP2772553B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103069A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459142B2 (ja) | 駆動パルス出力制限回路 | |
| US4691270A (en) | Current fed inverter bridge with lossless snubbers | |
| JP4515683B2 (ja) | 同期整流の外部駆動方式 | |
| JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| US7869237B1 (en) | Phase-shifted bridge with auxiliary circuit to maintain zero-voltage-switching | |
| US6583993B2 (en) | Self-driven synchronous rectification scheme for wide output range | |
| US6061254A (en) | Forward converter with active clamp circuit | |
| JPH0546189B2 (ja) | ||
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP2772553B2 (ja) | 直列共振形コンバータ | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP3531155B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP2990481B2 (ja) | １次・２次ｐｗｍ制御によるソフトスイッチング方法 | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP3456839B2 (ja) | スイッチング電源 | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP2772554B2 (ja) | 直列共振形コンバータ | |
| JPH06303769A (ja) | 降圧チョッパ型スイッチング電源 | |
| JP3522125B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3525427B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JP3324774B2 (ja) | 電源装置 | |
| JP2554158B2 (ja) | マグアンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080424 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090424 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |