JP2771242B2 - メモリーモジュール - Google Patents
メモリーモジュールInfo
- Publication number
- JP2771242B2 JP2771242B2 JP1104446A JP10444689A JP2771242B2 JP 2771242 B2 JP2771242 B2 JP 2771242B2 JP 1104446 A JP1104446 A JP 1104446A JP 10444689 A JP10444689 A JP 10444689A JP 2771242 B2 JP2771242 B2 JP 2771242B2
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- circuit board
- printed circuit
- heat radiation
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に適用して有効な技術に関する
もので、例えば、メモリーモジュール用のプリント基板
に利用して有効な技術に関するものである。
もので、例えば、メモリーモジュール用のプリント基板
に利用して有効な技術に関するものである。
［従来の技術］ SOJ、SOP、PLCC等のメモリーを多数集合させてガラス
エポキシ樹脂（例えばFR-4）等を素材としたプリント基
板に実装するようにした半導体装置が知られている。
エポキシ樹脂（例えばFR-4）等を素材としたプリント基
板に実装するようにした半導体装置が知られている。
この多数のメモリーを集合するようにした所謂メモリ
ーモジュールの外形についてはJEDECにその形状が厳格
に規格化されているが、JEDECにおいては特にメモリー
モジュールからの放熱については考慮されていない。
ーモジュールの外形についてはJEDECにその形状が厳格
に規格化されているが、JEDECにおいては特にメモリー
モジュールからの放熱については考慮されていない。
なお、プリント基板に関する技術を述べた文献として
は、電子材料（1985年10月発行）が挙げられる。
は、電子材料（1985年10月発行）が挙げられる。
［発明が解決しようとする課題］ ここで、近年においては、メモリーモジュールの高速
化が望まれており、この高速化に伴う消費電力アップに
よりかなりの熱が該メモリーモジュールに発生すること
が考えられる。しかしながら、上記従来の構成の半導体
装置においては、上述の如く何らメモリーモジュールか
らの放熱については考慮されていないので、発熱による
該半導体装置の特性劣化を招くおそれがある。
化が望まれており、この高速化に伴う消費電力アップに
よりかなりの熱が該メモリーモジュールに発生すること
が考えられる。しかしながら、上記従来の構成の半導体
装置においては、上述の如く何らメモリーモジュールか
らの放熱については考慮されていないので、発熱による
該半導体装置の特性劣化を招くおそれがある。
本発明は係る問題点に鑑みなされたものであって、メ
モリーモジュールに発生する熱を効率良く放熱して特性
劣化を防ぎ、品質向上を図ることができるメモリーモジ
ュールを提供することを目的としている。
モリーモジュールに発生する熱を効率良く放熱して特性
劣化を防ぎ、品質向上を図ることができるメモリーモジ
ュールを提供することを目的としている。
［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、対向する一対の第１の辺と前記第１の辺よ
り短い対向する一対の第２の辺とを有する平面形状のプ
リント基板と、前記プリント基板の一主面に前記第１の
辺に沿って搭載される複数のメモリーとを有するメモリ
モジュールであって、前記複数のメモリーは、それぞれ
のメモリーの複数のピンそれぞれの突出方向が前記第１
の辺と平行となるように前記プリント基板に搭載され、
さらに前記複数のメモリーそれぞれのVccピン又はVssピ
ンは前記プリント基板の一主面の前記第２の辺と前記複
数のメモリーの端部のメモリーとの間に前記第２の辺に
沿って延在するように形成された放熱用のパターンに接
続されていることを特徴とするメモリーモジュールとし
たものである。
り短い対向する一対の第２の辺とを有する平面形状のプ
リント基板と、前記プリント基板の一主面に前記第１の
辺に沿って搭載される複数のメモリーとを有するメモリ
モジュールであって、前記複数のメモリーは、それぞれ
のメモリーの複数のピンそれぞれの突出方向が前記第１
の辺と平行となるように前記プリント基板に搭載され、
さらに前記複数のメモリーそれぞれのVccピン又はVssピ
ンは前記プリント基板の一主面の前記第２の辺と前記複
数のメモリーの端部のメモリーとの間に前記第２の辺に
沿って延在するように形成された放熱用のパターンに接
続されていることを特徴とするメモリーモジュールとし
たものである。
［作用］ 上記した手段によれば、メモリーモジュール用のプリ
ント基板の一主面の第２の辺と複数のメモリーの端部の
メモリーとの間に第２の辺に沿って延在するように放熱
用のパターンを形成するようにしたので、メモリーモジ
ュールに発生する熱が放熱用のパターンから効率よく放
熱されるという作用により、メモリーICのチップ温度上
昇がおさえられるようになり、特性劣化の防止が図られ
て品質を向上させるという上記目的が達成されることに
なる。
ント基板の一主面の第２の辺と複数のメモリーの端部の
メモリーとの間に第２の辺に沿って延在するように放熱
用のパターンを形成するようにしたので、メモリーモジ
ュールに発生する熱が放熱用のパターンから効率よく放
熱されるという作用により、メモリーICのチップ温度上
昇がおさえられるようになり、特性劣化の防止が図られ
て品質を向上させるという上記目的が達成されることに
なる。
［実施例］ 以下、本発明の実施例を図面を参照しながら説明す
る。
る。
第１図には本発明に係るメモリーモジュールの第１実
施例が、第２図には第１図のＡ−Ａ断面図がそれぞれ示
されている。その概要を説明すれば次のとおりである。
施例が、第２図には第１図のＡ−Ａ断面図がそれぞれ示
されている。その概要を説明すれば次のとおりである。
第１図、第２図において、符号１は素材が、例えばFR
-4等のガラスエポキシ樹脂とされたメモリーモジュール
用のプリント基板を示しており、このプリント基板１表
面には、図示されていないが必要な配線が形成されてい
る。この配線の形成されている部分の表面には配線の保
護膜としてのソルダーレジスト（絶縁体）６が塗付され
ており、その上方には多数の、例えばSOJ、SOP、PLCC等
のメモリーIC2,2‥‥２が図における左右方向に向かっ
て規則正しく配置されている。このメモリーIC2には下
方に向かう多数のピン4aが形成されており、これらピン
4aは、ピン4aの配置される部位のみソルダーレジスト６
が塗付されずに露出状態となっている配線８に接続され
ている。なお、第１図、第２図においては図が煩雑にな
るので、ピン4a及び配線８は右側のメモリーIC2だけに
示されている。これらの配線８はプリント基板１上に形
成され電気的信号のやり取りを行う接栓７に接続されて
いる。一方、メモリーIC2のピン4aの中の一本、本実施
例においては供給電源Vcc用のピン（以下放熱ピンと記
す）４はプリント基板１上に形成される放熱手段たる放
熱パターン３に接続されている。この放熱パターン３は
放熱を目的として形成されたエリアであり、プリント基
板１上に搭載された全てのメモリーIC2,2‥‥２の各放
熱ピン4,4‥‥４がこの放熱パターン３に全て接続され
ている。この放熱パターン３は上述の如く放熱を目的と
していることからその放熱効果を最大限に上げるために
表面にソルダーレジスト６が塗付されておらず、本実施
例においてはこの放熱パターン３はプリント基板の左右
両端の２箇所に形成されている。
-4等のガラスエポキシ樹脂とされたメモリーモジュール
用のプリント基板を示しており、このプリント基板１表
面には、図示されていないが必要な配線が形成されてい
る。この配線の形成されている部分の表面には配線の保
護膜としてのソルダーレジスト（絶縁体）６が塗付され
ており、その上方には多数の、例えばSOJ、SOP、PLCC等
のメモリーIC2,2‥‥２が図における左右方向に向かっ
て規則正しく配置されている。このメモリーIC2には下
方に向かう多数のピン4aが形成されており、これらピン
4aは、ピン4aの配置される部位のみソルダーレジスト６
が塗付されずに露出状態となっている配線８に接続され
ている。なお、第１図、第２図においては図が煩雑にな
るので、ピン4a及び配線８は右側のメモリーIC2だけに
示されている。これらの配線８はプリント基板１上に形
成され電気的信号のやり取りを行う接栓７に接続されて
いる。一方、メモリーIC2のピン4aの中の一本、本実施
例においては供給電源Vcc用のピン（以下放熱ピンと記
す）４はプリント基板１上に形成される放熱手段たる放
熱パターン３に接続されている。この放熱パターン３は
放熱を目的として形成されたエリアであり、プリント基
板１上に搭載された全てのメモリーIC2,2‥‥２の各放
熱ピン4,4‥‥４がこの放熱パターン３に全て接続され
ている。この放熱パターン３は上述の如く放熱を目的と
していることからその放熱効果を最大限に上げるために
表面にソルダーレジスト６が塗付されておらず、本実施
例においてはこの放熱パターン３はプリント基板の左右
両端の２箇所に形成されている。
なお、本実施例のメモリーモジュールは両面実装品
（裏面にもメモリーIC2が搭載されている）であるが、
第２図においては図が煩雑になるのを避けるために片面
しか示されていない。
（裏面にもメモリーIC2が搭載されている）であるが、
第２図においては図が煩雑になるのを避けるために片面
しか示されていない。
このように、本実施例によれば、メモリーモジュール
用のプリント基板１に、搭載されるメモリーIC2の放熱
ピン４に接続される放熱手段としての放熱パターン３を
設けるようにしているので、各メモリーIC2から発せら
れる熱が該放熱パターン３から効率良く放熱されるとい
う作用により、メモリーIC2のチップ温度上昇が抑えら
れるようになる。
用のプリント基板１に、搭載されるメモリーIC2の放熱
ピン４に接続される放熱手段としての放熱パターン３を
設けるようにしているので、各メモリーIC2から発せら
れる熱が該放熱パターン３から効率良く放熱されるとい
う作用により、メモリーIC2のチップ温度上昇が抑えら
れるようになる。
ここで、プリント基板１表面における放熱ピン４と放
熱パターン３との結線が不可能な場合には、放熱ピン４
からの配線をプリント基板１の内層面または裏面を通し
て第１図に示される放熱パターン３内に設けられるスル
ーホール５に接続するようにして放熱ピン４と放熱パタ
ーン３との結線がなされる。
熱パターン３との結線が不可能な場合には、放熱ピン４
からの配線をプリント基板１の内層面または裏面を通し
て第１図に示される放熱パターン３内に設けられるスル
ーホール５に接続するようにして放熱ピン４と放熱パタ
ーン３との結線がなされる。
なお、本実施例においては、放熱ピン４を供給電源Vc
c用のピンとしているが、接地電源Vss用のピンとしても
良く、要は電流が最大となるピンを放熱ピンとして放熱
パターン３に結線するようにすれば良い。
c用のピンとしているが、接地電源Vss用のピンとしても
良く、要は電流が最大となるピンを放熱ピンとして放熱
パターン３に結線するようにすれば良い。
因に、上記放熱パターン３の面積はその放熱効果を上
げるために当然のことながら最大限広くすることが望ま
しい。従って、メモリーモジュールが片面実装品である
場合（裏面にはメモリーモジュールが搭載されていない
場合）には放熱パターン３の面積を広くとるべく、メモ
リーIC2を搭載しない裏面全面を放熱パターン３とする
のが効果が最大となって良い。
げるために当然のことながら最大限広くすることが望ま
しい。従って、メモリーモジュールが片面実装品である
場合（裏面にはメモリーモジュールが搭載されていない
場合）には放熱パターン３の面積を広くとるべく、メモ
リーIC2を搭載しない裏面全面を放熱パターン３とする
のが効果が最大となって良い。
第３図には本発明に係るメモリーモジュールの第２の
実施例が示されている。
実施例が示されている。
この第２の実施例のメモリーモジュールが第１の実施
例のそれと違う点は、メモリーモジュール用のプリント
基板１に形成される放熱手段を放熱パターン３に代えて
放熱フィン12にした点である。
例のそれと違う点は、メモリーモジュール用のプリント
基板１に形成される放熱手段を放熱パターン３に代えて
放熱フィン12にした点である。
この放熱フィン12は、例えばアルミニウムよりなり、
放熱効果を上げるために凹凸に加工されプリント基板１
の両端に形成されている。この放熱フィン12の形成され
るプリント基板１の両端はJEDECの規定における所謂オ
プショナルイヤーズ（Optional Ears）の位置であるの
で、放熱フィン12を取り付けるようにしても何ら問題は
ない。この放熱フィン12はノイズ防止のためにプリント
基板１に形成され各メモリーIC2に接続されるVssプレー
ン13またはVss配線に接続されている。このVssプレーン
13またはVss配線は、メモリモジュールが両面実装品の
場合にはプリント基板１の内部に、片面実装品の場合に
はプリント基板１の裏面にそれぞれ形成されるケースが
多い。
放熱効果を上げるために凹凸に加工されプリント基板１
の両端に形成されている。この放熱フィン12の形成され
るプリント基板１の両端はJEDECの規定における所謂オ
プショナルイヤーズ（Optional Ears）の位置であるの
で、放熱フィン12を取り付けるようにしても何ら問題は
ない。この放熱フィン12はノイズ防止のためにプリント
基板１に形成され各メモリーIC2に接続されるVssプレー
ン13またはVss配線に接続されている。このVssプレーン
13またはVss配線は、メモリモジュールが両面実装品の
場合にはプリント基板１の内部に、片面実装品の場合に
はプリント基板１の裏面にそれぞれ形成されるケースが
多い。
このように、本実施例によれば、メモリモジュール用
のプリント基板１の両端のオプショナルイヤーズに、Vs
sプレーン13またはVss配線に接続される放熱手段として
の放熱フィン12を設けるようにしたので、メモリーモジ
ュールに発生する熱が内層Vssプレーン13または内層Vss
配線を介して該放熱フィン12から効率良く放熱されると
いう作用により、メモリーICのチップ温度上昇が抑えら
れるようになる。
のプリント基板１の両端のオプショナルイヤーズに、Vs
sプレーン13またはVss配線に接続される放熱手段として
の放熱フィン12を設けるようにしたので、メモリーモジ
ュールに発生する熱が内層Vssプレーン13または内層Vss
配線を介して該放熱フィン12から効率良く放熱されると
いう作用により、メモリーICのチップ温度上昇が抑えら
れるようになる。
因に、上記実施例においては放熱フィン12をアルミニ
ウムとしているが、それに限定されるものではなく、放
熱性の良い素材であればなんでも良い。
ウムとしているが、それに限定されるものではなく、放
熱性の良い素材であればなんでも良い。
なお、第２実施例と第１実施例のメモリーモジュール
を組み合わるように構成する、すなわち、メモリモジュ
ール用のプリント基板１に、メモリーIC2の放熱ピン４
に接続される放熱パターン３と、オプショナルイヤーズ
の位置にVssプレーン13またはVss配線に接続される放熱
フィン12とを設けることも可能であり、このように構成
すれば放熱効果がさらに良化されるというのはいうまで
もない。その場合、放熱ピン４を放熱フィン12に接続す
るようにすればさらに効果は大となる。
を組み合わるように構成する、すなわち、メモリモジュ
ール用のプリント基板１に、メモリーIC2の放熱ピン４
に接続される放熱パターン３と、オプショナルイヤーズ
の位置にVssプレーン13またはVss配線に接続される放熱
フィン12とを設けることも可能であり、このように構成
すれば放熱効果がさらに良化されるというのはいうまで
もない。その場合、放熱ピン４を放熱フィン12に接続す
るようにすればさらに効果は大となる。
以下本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、上記各実施例においては、プリント基板１の
素材を例えばFR-4等のガラスエポキシ樹脂としている
が、それに限定されるものではない。
素材を例えばFR-4等のガラスエポキシ樹脂としている
が、それに限定されるものではない。
［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
って得られる効果を簡単に説明すれば下記のとおりであ
る。
すなわち、メモリーモジュール用のプリント基板の一
主面の第２の辺と複数のメモリーの端部のメモリーとの
間に第２の辺に沿って延在するように放熱用のパターン
を形成するようにしたので、メモリーモジュールに発生
する熱が該放熱手段から効率良く放熱されることとな
る。その結果、メモリーICのチップ温度上昇が抑えられ
るようになり、特性劣化の防止が図られて品質が向上さ
れるようになる。
主面の第２の辺と複数のメモリーの端部のメモリーとの
間に第２の辺に沿って延在するように放熱用のパターン
を形成するようにしたので、メモリーモジュールに発生
する熱が該放熱手段から効率良く放熱されることとな
る。その結果、メモリーICのチップ温度上昇が抑えられ
るようになり、特性劣化の防止が図られて品質が向上さ
れるようになる。
第１図は本発明に係るメモリーモジュールの第１実施例
の平面図、 第２図は第１図中のＡ−Ａ断面図、 第３図は本発明に係るメモリーモジュールの第２実施例
の斜視図である。 １……メモリーモジュール用プリント基板、3,12……放
熱手段。
の平面図、 第２図は第１図中のＡ−Ａ断面図、 第３図は本発明に係るメモリーモジュールの第２実施例
の斜視図である。 １……メモリーモジュール用プリント基板、3,12……放
熱手段。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/10
Claims (2)
- 【請求項１】対向する一対の第１の辺と前記第１の辺よ
り短い対向する一対の第２の辺とを有する平面形状のプ
リント基板と、前記プリント基板の一主面に前記第１の
辺に沿って搭載される複数のメモリーとを有するメモリ
モジュールであって、前記複数のメモリーは、それぞれ
のメモリーの複数のピンそれぞれの突出方向が前記第１
の辺と平行となるように前記プリント基板に搭載され、
さらに前記複数のメモリーそれぞれのVccピン又はVssピ
ンは前記プリント基板の一主面の前記第２の辺と前記複
数のメモリーの端部のメモリーとの間に前記第２の辺に
沿って延在するように形成された放熱用のパターンに接
続されていることを特徴とするメモリーモジュール。 - 【請求項２】前記プリント基板の一主面に形成された放
熱用のパターンは、プリント基板の対向する第２の辺の
両方に沿って延在していることを特徴とする特許請求の
範囲第１項記載のメモリーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1104446A JP2771242B2 (ja) | 1989-04-26 | 1989-04-26 | メモリーモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1104446A JP2771242B2 (ja) | 1989-04-26 | 1989-04-26 | メモリーモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284452A JPH02284452A (ja) | 1990-11-21 |
| JP2771242B2 true JP2771242B2 (ja) | 1998-07-02 |
Family
ID=14380865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1104446A Expired - Lifetime JP2771242B2 (ja) | 1989-04-26 | 1989-04-26 | メモリーモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771242B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10262012A1 (de) * | 2002-10-09 | 2004-04-22 | Infineon Technologies Ag | Speichermodul mit einer Wärmeableiteinrichtung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425001Y2 (ja) * | 1973-11-15 | 1979-08-22 | ||
| JPS63158764A (ja) * | 1986-12-22 | 1988-07-01 | 日立マクセル株式会社 | メモリカ−トリツジ |
-
1989
- 1989-04-26 JP JP1104446A patent/JP2771242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284452A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109479B2 (ja) | 放熱体及び放熱体を装着したメモリモジュール | |
| JP2636777B2 (ja) | マイクロプロセッサ用半導体モジュール | |
| US5567983A (en) | Semiconductor apparatus capable of cooling a semiconductor element with radiation efficiency | |
| US20070108599A1 (en) | Semiconductor chip package with a metal substrate and semiconductor module having the same | |
| US7616445B2 (en) | Structure and method for efficient thermal dissipation in an electronic assembly | |
| JP2882116B2 (ja) | ヒートシンク付パッケージ | |
| JPH0810730B2 (ja) | パッケージのシールド構造 | |
| JP2771242B2 (ja) | メモリーモジュール | |
| JP2861322B2 (ja) | フィルムキャリァ実装構造体 | |
| US5315482A (en) | Semiconductor apparatus of module installing type | |
| JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
| JP2001007280A (ja) | 半導体装置およびその実装構造 | |
| JPH06318486A (ja) | Ｉｃ部品実装用のピン型ソケットおよび集合型ソケット | |
| JP3003617B2 (ja) | 樹脂封止型半導体パッケージ | |
| JP2855833B2 (ja) | ヒートシンク付パッケージ | |
| JP2624362B2 (ja) | 半導体素子の放熱兼用シールドケース | |
| JP2782969B2 (ja) | 集積回路装置の放熱構造 | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| KR200325122Y1 (ko) | 반도체패키지의히트싱크 | |
| JP3295299B2 (ja) | カード状電子部品の放熱構造 | |
| JP2828385B2 (ja) | Ｉｃパッケージの構造 | |
| JP3348485B2 (ja) | 半導体装置と実装基板 | |
| JPH0521665A (ja) | ヒートシンク付半導体パツケージ | |
| JP2724243B2 (ja) | 放熱装置 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |