JP2766088B2 - 発光素子製造方法 - Google Patents
発光素子製造方法Info
- Publication number
- JP2766088B2 JP2766088B2 JP14482391A JP14482391A JP2766088B2 JP 2766088 B2 JP2766088 B2 JP 2766088B2 JP 14482391 A JP14482391 A JP 14482391A JP 14482391 A JP14482391 A JP 14482391A JP 2766088 B2 JP2766088 B2 JP 2766088B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting device
- substrate
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は発光素子の製造方法に関
する。
する。
【０００２】
【従来の技術】図6(a),(b)はそれぞれ電子写真プリンタ
におけるLED アレイヘッドと感光ドラムとの関係の、従
来例とその改良形を示す説明図である。
におけるLED アレイヘッドと感光ドラムとの関係の、従
来例とその改良形を示す説明図である。
【０００３】従来、電子写真プリンタに用いられてきた
LED アレイヘッドは特開昭60-48384に示されるように 1
〜2 cm程度の長さの化合物半導体単結晶基板上に、単結
晶基板に対して垂直方向を中心に光が放出されるLED ア
レイ402 を支持基板403 上に並べて接着していた。
LED アレイヘッドは特開昭60-48384に示されるように 1
〜2 cm程度の長さの化合物半導体単結晶基板上に、単結
晶基板に対して垂直方向を中心に光が放出されるLED ア
レイ402 を支持基板403 上に並べて接着していた。
【０００４】そのため、図6(a)のように支持基板403 全
体は、書き込まれる感光ドラムの表面に並行に保持され
ることになり、感光ドラム周辺にLED アレイヘッドを設
置するためのスペースを広く取る必要がある。
体は、書き込まれる感光ドラムの表面に並行に保持され
ることになり、感光ドラム周辺にLED アレイヘッドを設
置するためのスペースを広く取る必要がある。
【０００５】ー方、このスペースを広く取らなければな
らないという問題を解決するための手段として、図6(b)
に示すように、支持基板403 を感光ドラムの表面と垂直
な方向に保持し、支持基板と水平方向に光の放出方向が
向くようにしたアレイヘッドが提案されている。（特開
平2-125765）しかし、いずれのLED アレイの実装方法も
多数の小さな化合物半導体単結晶基板を支持基板の上に
光軸合わせを行いながら並べて接着している。このた
め、実装時間が長くなり、つなぎ部分の発光素子間隔、
発光強度にむらがでやすい。
らないという問題を解決するための手段として、図6(b)
に示すように、支持基板403 を感光ドラムの表面と垂直
な方向に保持し、支持基板と水平方向に光の放出方向が
向くようにしたアレイヘッドが提案されている。（特開
平2-125765）しかし、いずれのLED アレイの実装方法も
多数の小さな化合物半導体単結晶基板を支持基板の上に
光軸合わせを行いながら並べて接着している。このた
め、実装時間が長くなり、つなぎ部分の発光素子間隔、
発光強度にむらがでやすい。
【０００６】図５は、この解決策として本発明者らが既
に提案を行なっている選択核形成法を用いて製造した半
導体素子の説明図である。
に提案を行なっている選択核形成法を用いて製造した半
導体素子の説明図である。
【０００７】選択核形成法とは、非晶質あるいは多結晶
である核形成密度の小さい非核形成面と、単ー核のみよ
り結晶成長するに充分小さい面積を有し、該非核形成面
の核形成密度より大きい核形成密度を有する非晶質ある
いは多結晶である核形成面とを隣接して配された自由表
面を有する基板に、結晶成長処理を施して該単ー核より
単結晶を成長させる方法である。
である核形成密度の小さい非核形成面と、単ー核のみよ
り結晶成長するに充分小さい面積を有し、該非核形成面
の核形成密度より大きい核形成密度を有する非晶質ある
いは多結晶である核形成面とを隣接して配された自由表
面を有する基板に、結晶成長処理を施して該単ー核より
単結晶を成長させる方法である。
【０００８】しかし、前記選択核形成法においては、単
結晶化率を高めるような成長条件にすると占有率が低下
し、占有率を高めるような成長条件にすると単結晶化率
が低下するという相反する問題があり、これを解決する
方法の１つとして、多結晶による選択的半導体素子形成
法を提案している。
結晶化率を高めるような成長条件にすると占有率が低下
し、占有率を高めるような成長条件にすると単結晶化率
が低下するという相反する問題があり、これを解決する
方法の１つとして、多結晶による選択的半導体素子形成
法を提案している。
【０００９】
【発明が解決しようとする課題】上述した従来の発光素
子製造方法は、ダブルヘテロ構造を有する結晶島に、前
記単結晶あるいは多結晶による発光素子を形成する工程
の中で、内部構造を露出させるために行う外側半導体領
域の除去を1 回のエッチングにより行っているので、図
５に示すように、サイドエッチング（アンダーカット）
によって活性領域209 が縮小し、そのために発光強度の
低下が生じるという欠点がある。
子製造方法は、ダブルヘテロ構造を有する結晶島に、前
記単結晶あるいは多結晶による発光素子を形成する工程
の中で、内部構造を露出させるために行う外側半導体領
域の除去を1 回のエッチングにより行っているので、図
５に示すように、サイドエッチング（アンダーカット）
によって活性領域209 が縮小し、そのために発光強度の
低下が生じるという欠点がある。
【００１０】本発明の目的は、内部オーミックコンタク
ト領域に電極を形成する際、外側半導体領域の除去によ
り活性領域が縮小する度合の極めて少ない発光素子製造
方法を提供することである。
ト領域に電極を形成する際、外側半導体領域の除去によ
り活性領域が縮小する度合の極めて少ない発光素子製造
方法を提供することである。
【００１１】
【課題を解決するための手段】本発明の発光素子製造方
法は、ダブルへテロ構造を有する結晶島に発光素子形成
工程を施す際に、従来の1 回で行う内部構造露出工程に
替えて、表面に露出している外側の第2 オーミックコン
タクト領域のー部に第2 の電極を形成し、該電極を形成
した部分以外の表面に、内側にある第1 のクラッド領域
を露出させる工程と、表面に露出した内側の第1 のクラ
ッド領域のー部を除去し、内側の第1 のオーミックコン
タクト領域を表面に露出させる工程との2 回に分け、表
面に露出した内側の第1 のオーミックコンタクト領域に
第1 の電極を形成する工程とを含んでいる。
法は、ダブルへテロ構造を有する結晶島に発光素子形成
工程を施す際に、従来の1 回で行う内部構造露出工程に
替えて、表面に露出している外側の第2 オーミックコン
タクト領域のー部に第2 の電極を形成し、該電極を形成
した部分以外の表面に、内側にある第1 のクラッド領域
を露出させる工程と、表面に露出した内側の第1 のクラ
ッド領域のー部を除去し、内側の第1 のオーミックコン
タクト領域を表面に露出させる工程との2 回に分け、表
面に露出した内側の第1 のオーミックコンタクト領域に
第1 の電極を形成する工程とを含んでいる。
【００１２】
【作用】内部構造露出工程を2 回に分けることにより、
外側半導体領域除去の際に生じるサイドエッチングによ
る活性領域の縮小が抑えられる。
外側半導体領域除去の際に生じるサイドエッチングによ
る活性領域の縮小が抑えられる。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図1 (a),(b),(c),(d),(e),図2(a),(b),
(c),(d),(e)は本発明の発光素子製造方法の概念を工程
毎に示す断面図である。
(c),(d),(e)は本発明の発光素子製造方法の概念を工程
毎に示す断面図である。
【００１５】まず、Si単結晶基板、GaAs単結晶基板等の
半導体単結晶基板あるいは石英基板、セラミック基板等
の非晶質基板、あるいはW 基板、Ti基板等の高融点金属
基板等の耐熱性基板101 上に、熱酸化処理あるいは蒸
着、スパッタ等により基板表面に核形成密度の小さいSi
02，SiNx等の非単結晶質（非核形成面）102 を形成す
る。図1(a)にその状態を示す。
半導体単結晶基板あるいは石英基板、セラミック基板等
の非晶質基板、あるいはW 基板、Ti基板等の高融点金属
基板等の耐熱性基板101 上に、熱酸化処理あるいは蒸
着、スパッタ等により基板表面に核形成密度の小さいSi
02，SiNx等の非単結晶質（非核形成面）102 を形成す
る。図1(a)にその状態を示す。
【００１６】あるいは図1(b)のように、石英基板等の基
板自体が非核形成面となりうる耐熱性基板108 を用いる
ことにより、基板表面を非核形成面としても良い。
板自体が非核形成面となりうる耐熱性基板108 を用いる
ことにより、基板表面を非核形成面としても良い。
【００１７】次に、SiO2, SiNx等の非単結晶質（非核形
成面）102 上に、核形成密度が大きいAl2O3, Ta2O5等の
非単結晶質をEB（電子ビーム）蒸着、抵抗加熱蒸着等に
より形成する。微細な領域（核形成面）103 （ー般には
10μm 平方以下 、望ましくは6 μm 平方以下、最適には
3μm 平方以下）を残し、それ以外の部分をRIBE（リア
クティブイオンビームエッチング）、IBE （イオンビー
ムエッチング）等により除去する。あるいは、Al, As等
のイオンを微細な領域にFIB （フォーカスイオンビー
ム）を用いて注入し、核形成面としても良い。あるい
は、微細な領域を残し、他の部分にマスクをし、基板表
面にAl, As等のイオンを打ち込み、マスクを除去し、微
細な領域のみ核形成密度を増加させても良い。
成面）102 上に、核形成密度が大きいAl2O3, Ta2O5等の
非単結晶質をEB（電子ビーム）蒸着、抵抗加熱蒸着等に
より形成する。微細な領域（核形成面）103 （ー般には
10μm 平方以下 、望ましくは6 μm 平方以下、最適には
3μm 平方以下）を残し、それ以外の部分をRIBE（リア
クティブイオンビームエッチング）、IBE （イオンビー
ムエッチング）等により除去する。あるいは、Al, As等
のイオンを微細な領域にFIB （フォーカスイオンビー
ム）を用いて注入し、核形成面としても良い。あるい
は、微細な領域を残し、他の部分にマスクをし、基板表
面にAl, As等のイオンを打ち込み、マスクを除去し、微
細な領域のみ核形成密度を増加させても良い。
【００１８】ここで、非核形成面および核形成面を形成
する方法として、図1(c)に示すようにしても良い。つま
り、耐熱性基板に核形成密度が大きいAl2O3, Ta2O5等の
非単結晶質103 を堆積させ、つぎにSiO2, SiNx等の非単
結晶質を堆積させる。堆積法としては、EB蒸着、抵抗加
熱蒸着、スパッタ等が用いられる。つぎに、微細な領域
の非核形成面を取り去ることにより、核形成面を露出さ
せる方法でも良い。
する方法として、図1(c)に示すようにしても良い。つま
り、耐熱性基板に核形成密度が大きいAl2O3, Ta2O5等の
非単結晶質103 を堆積させ、つぎにSiO2, SiNx等の非単
結晶質を堆積させる。堆積法としては、EB蒸着、抵抗加
熱蒸着、スパッタ等が用いられる。つぎに、微細な領域
の非核形成面を取り去ることにより、核形成面を露出さ
せる方法でも良い。
【００１９】次に、非核形成面と核形成面の核形成密度
の差を利用して、MOCVD 法（有機金属気相成長法）を用
いて、核形成面を起点として第1 のオーミックコンタク
ト領域104、第1 のクラッド領域105、活性領域109 、第1
のクラッド領域と逆の導電型を示す第2 のクラッド領
域110 、第1 のオーミックコンタクト領域と逆の導電型
を示す第2 のオーミックコンタクト領域111 を順次形成
する。その結果を図1(d)に示す。
の差を利用して、MOCVD 法（有機金属気相成長法）を用
いて、核形成面を起点として第1 のオーミックコンタク
ト領域104、第1 のクラッド領域105、活性領域109 、第1
のクラッド領域と逆の導電型を示す第2 のクラッド領
域110 、第1 のオーミックコンタクト領域と逆の導電型
を示す第2 のオーミックコンタクト領域111 を順次形成
する。その結果を図1(d)に示す。
【００２０】半導体原料はTMG （トリメチルガリウ
ム）、TEG （トリエチルガリウム）やTMA （トリメチル
アルミニウム）、TEA （トリエチルアルミニウム）、TM
In（トリメチルインジウム）、TEIn（トリエチルインジ
ウム）とTBAs（ターシャルブチルアルシン）、TMAs（ト
リメチルアルシン）、TEAs（トリエチルアルシン）、DM
As( ジメチルアルシン）、DEAs（ジエチルアルシン）、
AsH3、 TBP （ターシャルブチルホスフィン）、TMP
（トリメチルホスフィン）、TEP （トリエチルホスフィ
ン）、PH3、 NH3等の原料およびドーピング原料として
は、DMSe（ジメチルセレン）、DESe（ジエチルセレ
ン）、DMTe（ジメチルテルル）、DETe（ジエチルテル
ル）、SiH4、 DEZn（ジエチルジンク）、cp2Mg （シク
ロペンタンマグネシウム）、（Mecp）2Mg （メチルシク
ロペンタンマグネシウム）等を用いて行う。
ム）、TEG （トリエチルガリウム）やTMA （トリメチル
アルミニウム）、TEA （トリエチルアルミニウム）、TM
In（トリメチルインジウム）、TEIn（トリエチルインジ
ウム）とTBAs（ターシャルブチルアルシン）、TMAs（ト
リメチルアルシン）、TEAs（トリエチルアルシン）、DM
As( ジメチルアルシン）、DEAs（ジエチルアルシン）、
AsH3、 TBP （ターシャルブチルホスフィン）、TMP
（トリメチルホスフィン）、TEP （トリエチルホスフィ
ン）、PH3、 NH3等の原料およびドーピング原料として
は、DMSe（ジメチルセレン）、DESe（ジエチルセレ
ン）、DMTe（ジメチルテルル）、DETe（ジエチルテル
ル）、SiH4、 DEZn（ジエチルジンク）、cp2Mg （シク
ロペンタンマグネシウム）、（Mecp）2Mg （メチルシク
ロペンタンマグネシウム）等を用いて行う。
【００２１】成長条件として、成長温度は500 〜1200℃
であり、窒化物系の場合には800 〜1200℃である。圧力
はー般には80Torr以下、望ましくは30Torr以下、最適に
は20Torr以下で行う。ただし、これらの成長条件は装置
依存性があり、使用する装置によりこれらの条件は変化
する。成長時間は半導体素子の大きさにより決定され
る。
であり、窒化物系の場合には800 〜1200℃である。圧力
はー般には80Torr以下、望ましくは30Torr以下、最適に
は20Torr以下で行う。ただし、これらの成長条件は装置
依存性があり、使用する装置によりこれらの条件は変化
する。成長時間は半導体素子の大きさにより決定され
る。
【００２２】次に、MOCVD 法を用いて形成された結晶核
表面のー部に電極106 を形成する。電極の形成法は抵抗
加熱蒸着法、電子線加熱蒸着法を用いる。パターニング
としては、あらかじめレジストによりパターニングし、
その後、電極を形成し、レジストを剥離するリフトオ
フ、あるいは電極を全面に形成した後、不必要な部分の
電極を取り去る手法等により行う。その結果を図1(e)に
示す。
表面のー部に電極106 を形成する。電極の形成法は抵抗
加熱蒸着法、電子線加熱蒸着法を用いる。パターニング
としては、あらかじめレジストによりパターニングし、
その後、電極を形成し、レジストを剥離するリフトオ
フ、あるいは電極を全面に形成した後、不必要な部分の
電極を取り去る手法等により行う。その結果を図1(e)に
示す。
【００２３】図2(a)は、電極106 を形成した部分以外の
結晶核表面のー部を除去し、第1 のクラッド領域105 を
基板表面に露出させた状態を示す断面図である。これに
はRIBE,IBE等のドライエッチングあるいはウエットエッ
チング等のエッチングを用いる。もうー方の電極を形成
する部分以外をレジスト112 により被う。その結果を図
2(b)に示す。
結晶核表面のー部を除去し、第1 のクラッド領域105 を
基板表面に露出させた状態を示す断面図である。これに
はRIBE,IBE等のドライエッチングあるいはウエットエッ
チング等のエッチングを用いる。もうー方の電極を形成
する部分以外をレジスト112 により被う。その結果を図
2(b)に示す。
【００２４】次に、レジストにより被われていない部分
の第1 クラッド領域を、図2(a)の第1 回と同様にして除
去し、図2(c)に示すように第1 のオーミックコンタクト
領域104 を表面に露出させる。もうー方の電極107 を抵
抗加熱蒸着法、電子線加熱蒸着法等を用いて図2(d)に示
すように形成する。レジストを取り去り、レジスト上部
に形成された不要な電極を除去し、図2(e)に示すような
発光素子とする。
の第1 クラッド領域を、図2(a)の第1 回と同様にして除
去し、図2(c)に示すように第1 のオーミックコンタクト
領域104 を表面に露出させる。もうー方の電極107 を抵
抗加熱蒸着法、電子線加熱蒸着法等を用いて図2(d)に示
すように形成する。レジストを取り去り、レジスト上部
に形成された不要な電極を除去し、図2(e)に示すような
発光素子とする。
【００２５】次に、本発明による発光素子の製造方法に
よる具体的な第1 の実施例について、図1(a)〜(e) およ
び図2(a)〜(e) により説明する。
よる具体的な第1 の実施例について、図1(a)〜(e) およ
び図2(a)〜(e) により説明する。
【００２６】図1(a)に示すように、Si基板101 に、EB蒸
着によりSiO2102 と、Al2O3103を形成した。ここで蒸着
は1x10-6Torr まで真空にし、酸素を10cc/min. 供給し
て行なう。その後、ホトリソグラフィにより50μm 間隔
でAl2O3103の微細な領域(3.5μm 平方）を残し、他の部
分をH2SO4,H2O2,H2Oの混合溶液によりウエットエッチン
グで除去する。
着によりSiO2102 と、Al2O3103を形成した。ここで蒸着
は1x10-6Torr まで真空にし、酸素を10cc/min. 供給し
て行なう。その後、ホトリソグラフィにより50μm 間隔
でAl2O3103の微細な領域(3.5μm 平方）を残し、他の部
分をH2SO4,H2O2,H2Oの混合溶液によりウエットエッチン
グで除去する。
【００２７】次に、MOCVD 法を用いて図1(d)に示すよう
に、n 型GaAs多結晶（n=1x1018cm-3)104、n 型Al0.5Ga
0.5As多結晶(n=5x1017cm-3)105 、ノンドープAl0.28,Ga
0.72As 多結晶109 、p 型Al0.5Ga0.5As多結晶(n=5x1017
cm-3)110 、p 型GaAs多結晶(n=1x1018cm-3)111 を成長
させる。
に、n 型GaAs多結晶（n=1x1018cm-3)104、n 型Al0.5Ga
0.5As多結晶(n=5x1017cm-3)105 、ノンドープAl0.28,Ga
0.72As 多結晶109 、p 型Al0.5Ga0.5As多結晶(n=5x1017
cm-3)110 、p 型GaAs多結晶(n=1x1018cm-3)111 を成長
させる。
【００２８】成長はV/III 比40で、AsH3供給量は1.8x10
-5mol/min.ー定で行い、III 族原料としてTMG,TMA を用
いる。また、ドーピング原料としてn 型にはSiH4、p型
にはDEZnを用いる。キャリアガスとしてH2を10l/min.供
給する。また、基板温度は670℃、 圧力は20Torrで行な
い、成長時間は各々45分、10分、7 分、12分、3 分とす
る。
-5mol/min.ー定で行い、III 族原料としてTMG,TMA を用
いる。また、ドーピング原料としてn 型にはSiH4、p型
にはDEZnを用いる。キャリアガスとしてH2を10l/min.供
給する。また、基板温度は670℃、 圧力は20Torrで行な
い、成長時間は各々45分、10分、7 分、12分、3 分とす
る。
【００２９】次に図1(e)に示すように、電極を形成する
部分以外にレジスト（膜厚5 μm)を形成させ、ついで、
Cr(500Å)/Au(5000Å)106 を抵抗加熱蒸着により形成す
る。ついで、レジスト剥離液中で20分間超音波洗浄を行
なう。
部分以外にレジスト（膜厚5 μm)を形成させ、ついで、
Cr(500Å)/Au(5000Å)106 を抵抗加熱蒸着により形成す
る。ついで、レジスト剥離液中で20分間超音波洗浄を行
なう。
【００３０】次に図2(a)になるように電極106 をマスク
としてn 型Al0.5Ga0.5As多結晶105が露出するまでエッ
ッチングする。エッチングはCH3COOH, H2O2, H2SO4, H2
O の混合溶液に45秒浸けることにより行なう。次に、図
2(b)に示すように、n 型電極を形成する部分以外にレジ
スト112 を形成した。レジストはAZ4620を使い、露光後
AZデベロッパーに3 分間浸けることによりパターニング
する。次に、図2(c)に示すように、レジストをマスクと
してn 型GaAs多結晶104 が表面に露出するまでエッチン
グする。エッチングはCH3COOH, H2O2, H2SO4,H2O の混
合溶液に10秒浸けることにより行なう。
としてn 型Al0.5Ga0.5As多結晶105が露出するまでエッ
ッチングする。エッチングはCH3COOH, H2O2, H2SO4, H2
O の混合溶液に45秒浸けることにより行なう。次に、図
2(b)に示すように、n 型電極を形成する部分以外にレジ
スト112 を形成した。レジストはAZ4620を使い、露光後
AZデベロッパーに3 分間浸けることによりパターニング
する。次に、図2(c)に示すように、レジストをマスクと
してn 型GaAs多結晶104 が表面に露出するまでエッチン
グする。エッチングはCH3COOH, H2O2, H2SO4,H2O の混
合溶液に10秒浸けることにより行なう。
【００３１】次に、図2(d)に示すように、AuGe(2000Å)
/Au(5000Å)107を抵抗加熱蒸着により堆積させる。
/Au(5000Å)107を抵抗加熱蒸着により堆積させる。
【００３２】次に、図2(e)に示すように、レジスト剥離
液中で20分間超音波洗浄を行ない、レジストを除去し不
要部分の電極を除去して、本発明による発光素子の製造
を行なう。
液中で20分間超音波洗浄を行ない、レジストを除去し不
要部分の電極を除去して、本発明による発光素子の製造
を行なう。
【００３３】従来法により形成した発光素子は、発光強
度10μW で飽和していたが、以上のようにして形成した
発光素子では３０μW まで飽和しない。
度10μW で飽和していたが、以上のようにして形成した
発光素子では３０μW まで飽和しない。
【００３４】次に本発明の第2 の実施例について、図3
(a)〜(c)および図4 (a)〜(e)により説明する。
(a)〜(c)および図4 (a)〜(e)により説明する。
【００３５】図3(a),(b),(c), 図4(a),(b),(c),(d),(e)
は本発明の発光素子の製造方法の第2 の実施例の工程
毎の断面図である。
は本発明の発光素子の製造方法の第2 の実施例の工程
毎の断面図である。
【００３６】図3(a)に示すように、Si基板301 に、EB蒸
着によりAl2O3 303, SiO2 302,を形成する。ここで蒸着
は1x10-6Torrまで真空にし、酸素を10cc/min. 供給して
行なう。その後、ホトリソグラフィにより50μm 間隔で
SiO2の微細な領域(0.8μm 平方）を除去する。除去する
方法は、CF4 20cc/min, O2 2cc/min, 0.1Torr の雰囲気
中で行なう。
着によりAl2O3 303, SiO2 302,を形成する。ここで蒸着
は1x10-6Torrまで真空にし、酸素を10cc/min. 供給して
行なう。その後、ホトリソグラフィにより50μm 間隔で
SiO2の微細な領域(0.8μm 平方）を除去する。除去する
方法は、CF4 20cc/min, O2 2cc/min, 0.1Torr の雰囲気
中で行なう。
【００３７】次に、図3(b)に示すようにMOCVD 法を用い
て、n 型GaAs単結晶(n=1x1018cm-3)304 、n 型Al0.5Ga
0.5As単結晶(n=5x1017cm-3)305 、ノンドープAl0.28Ga
0.72As単結晶309、p 型Al0.5Ga0.5As単結晶(n=5x1017cm
-3)310 、p 型GaAs単結晶(n=1x1018cm-3)311 を成長さ
せる。
て、n 型GaAs単結晶(n=1x1018cm-3)304 、n 型Al0.5Ga
0.5As単結晶(n=5x1017cm-3)305 、ノンドープAl0.28Ga
0.72As単結晶309、p 型Al0.5Ga0.5As単結晶(n=5x1017cm
-3)310 、p 型GaAs単結晶(n=1x1018cm-3)311 を成長さ
せる。
【００３８】成長はV/III 比40で、AsH3供給量は1.8x10
-5mol/min.ー定で行ない、III 族原料としてTMG, TMAを
用いた。また、ドーピング原料としてn 型にはSiH4、p
型にはDEzmを用いる。キャリアガスとしてH2を10l/min.
供給して行なう。また、基板温度は670 ℃、圧力は20To
rrで行った。成長時間は各々45分、10分、7 分、12分、
3 分で行なう。
-5mol/min.ー定で行ない、III 族原料としてTMG, TMAを
用いた。また、ドーピング原料としてn 型にはSiH4、p
型にはDEzmを用いる。キャリアガスとしてH2を10l/min.
供給して行なう。また、基板温度は670 ℃、圧力は20To
rrで行った。成長時間は各々45分、10分、7 分、12分、
3 分で行なう。
【００３９】次に、図3(c)に示すように、電極を形成す
る部分以外にレジスト（膜厚5 μm)を形成し、ついで、
Cr(500Å)/Au(5000Å)306 を抵抗加熱蒸着により形成す
る。その後、レジスト剥離液中で20分間超音波洗浄を行
なう。
る部分以外にレジスト（膜厚5 μm)を形成し、ついで、
Cr(500Å)/Au(5000Å)306 を抵抗加熱蒸着により形成す
る。その後、レジスト剥離液中で20分間超音波洗浄を行
なう。
【００４０】次に図4(a)になるように、電極をマスクと
してn 型Al0.5Ga0.5As単結晶305 が露出するまでエッチ
ングし、エッチングはCH3COOH, H2O2, H2SO4, H2O の混
合液に45秒浸けることにより行なう。
してn 型Al0.5Ga0.5As単結晶305 が露出するまでエッチ
ングし、エッチングはCH3COOH, H2O2, H2SO4, H2O の混
合液に45秒浸けることにより行なう。
【００４１】次に、図4(b)に示すように、n 型電極を形
成する部分以外にレジスト312 を形成し、レジストはAZ
4620を使い、露光後AZデベロッパーに3 分間浸けること
によりパターニングする。
成する部分以外にレジスト312 を形成し、レジストはAZ
4620を使い、露光後AZデベロッパーに3 分間浸けること
によりパターニングする。
【００４２】次に、図4(c)に示すように、レジストをマ
スクとしてn型GaAs単結晶304 が表面に露出するまでエ
ッチングする。エッチングはCH3COOH, H2O2, H2SO4, H2
O の混合溶液に10秒浸けることにより行なう。
スクとしてn型GaAs単結晶304 が表面に露出するまでエ
ッチングする。エッチングはCH3COOH, H2O2, H2SO4, H2
O の混合溶液に10秒浸けることにより行なう。
【００４３】次に図4(d)に示すように、AuGe(2000Å)/A
u(5000Å)307を抵抗加熱蒸着により堆積させる。
u(5000Å)307を抵抗加熱蒸着により堆積させる。
【００４４】次に図4(e)に示すように、レジスト剥離液
中で20分間超音波洗浄を行ない、レジストを除去し、不
要部分の電極を除去して、本発明の方法による発光素子
の製造を行なう。
中で20分間超音波洗浄を行ない、レジストを除去し、不
要部分の電極を除去して、本発明の方法による発光素子
の製造を行なう。
【００４５】これに対して従来法により形成した発光素
子は発光強度70μW で飽和していたが、以上のようにし
て形成した発光素子では100 μW まで飽和しない。
子は発光強度70μW で飽和していたが、以上のようにし
て形成した発光素子では100 μW まで飽和しない。
【００４６】
【発明の効果】以上説明したように本発明は、内部構造
露出工程を2 回に分けるため、外側の半導体領域除去の
際に生じるサイドエッチングによる活性領域の縮小が抑
えられ、発光強度の低下を防ぎ、単位面積あたりの飽和
する発光強度を大きくする効果がある。
露出工程を2 回に分けるため、外側の半導体領域除去の
際に生じるサイドエッチングによる活性領域の縮小が抑
えられ、発光強度の低下を防ぎ、単位面積あたりの飽和
する発光強度を大きくする効果がある。
【図１】(a)〜(e)は本発明による発光素子製造方法の概
念を工程毎に示す断面図である。
念を工程毎に示す断面図である。
【図２】(a)〜(e)は本発明による発光素子製造方法の概
念を工程毎に示す断面図である。
念を工程毎に示す断面図である。
【図３】(a)〜(c)は本発明による発光素子製造方法の第
２の実施例の工程毎の断面図である。
２の実施例の工程毎の断面図である。
【図４】(a)〜(e)は本発明による発光素子製造方法の第
２の実施例の工程毎の断面図である。
２の実施例の工程毎の断面図である。
【図５】従来の製造方法による発光素子の断面図であ
る。
る。
【図６】(a),(b) はそれぞれ電子写真プリンタにおける
LED アレイヘッドと感光ドラムとの関係の従来例と、そ
の改良形を示す説明図である。
LED アレイヘッドと感光ドラムとの関係の従来例と、そ
の改良形を示す説明図である。
101 耐熱基板 102 非核形成面 103 核形成面 104 オーミックコンタクト領域 105 クラッド領域 106 電極 107 電極 108 非核形成基板 109 活性領域 110 クラッド領域 111 オーミックコンタクト領域 112 レジスト 201 耐熱基板 202 非核形成面 203 核形成面 204 オーミックコンタクト領域 205 クラッド領域 206 電極 207 電極 209 活性領域 210 クラッド領域 211 オーミックコンタクト領域 301 Si基板 302 SiO2 303 Al2O3 304 n-GaAs 305 n-Al0.5Ga0.5As 306 Cr/Au 307 AuGe/Au 309 i-Al0.28Ga0.72As 310 p-Al0.5Ga0.5As 311 p-GaAs 312 レジスト 401 感光ドラム 402 LED アレイ 403 支持基板
Claims (4)
- 【請求項１】 非単結晶上に結晶成長用起点を核とし形
成されたダブルへテロ構造を有する半導体結晶島を発光
素子とする製造方法において、表面に露出している第２
のオーミックコンタクト領域のー部に第２の電極を形成
し、該電極を形成した部分以外の表面に、内側にある第
１のクラッド領域を露出させる工程と、表面に露出した
第１のクラッド領域のー部を除去し、第１のオーミック
コンタクト領域を表面に露出させる工程と、表面に露出
した第１のオーミックコンタクト領域に第１の電極を形
成する工程とを含むことを特徴とする発光素子製造方
法。 - 【請求項２】 半導体がIII −Ｖ族化合物半導体である
ことを特徴とする請求項１記載の発光素子製造方法。 - 【請求項３】 半導体が単結晶であることを特徴とする
請求項１記載の発光素子製造方法。 - 【請求項４】 半導体が多結晶であることを特徴とする
請求項１記載の発光素子製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14482391A JP2766088B2 (ja) | 1991-06-17 | 1991-06-17 | 発光素子製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14482391A JP2766088B2 (ja) | 1991-06-17 | 1991-06-17 | 発光素子製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369275A JPH04369275A (ja) | 1992-12-22 |
| JP2766088B2 true JP2766088B2 (ja) | 1998-06-18 |
Family
ID=15371288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14482391A Expired - Fee Related JP2766088B2 (ja) | 1991-06-17 | 1991-06-17 | 発光素子製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766088B2 (ja) |
-
1991
- 1991-06-17 JP JP14482391A patent/JP2766088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04369275A (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408120A (en) | Light-emitting device of gallium nitride compound semiconductor | |
| US5218216A (en) | Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same | |
| US5098850A (en) | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them | |
| JP3620269B2 (ja) | ＧａＮ系半導体素子の製造方法 | |
| JP2003252700A (ja) | Ｉｉｉ族窒化物系化合物半導体 | |
| US9466759B2 (en) | Optoelectronic device and method for producing an optoelectronic device | |
| JP3207918B2 (ja) | Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
| US5243200A (en) | Semiconductor device having a substrate recess forming semiconductor regions | |
| JPH10335701A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2766088B2 (ja) | 発光素子製造方法 | |
| JPH079999B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2753153B2 (ja) | 発光素子 | |
| US12106959B2 (en) | Nonpolar or semipolar group III-nitride substrates | |
| US5548131A (en) | Light-emitting device, optical recording head utilizing said device, and optical printer utilizing said optical recording head | |
| JPH02286358A (ja) | 発光装置 | |
| JPH0684805A (ja) | 化合物半導体結晶成長方法 | |
| JP2831665B2 (ja) | 半導体発光装置 | |
| JP2949886B2 (ja) | 半導体ウェハー及びその製造方法 | |
| JP2001332796A (ja) | 半導体レーザ装置の製造用トレー及びそれを用いた半導体レーザ装置の製造方法 | |
| JP2002217121A (ja) | 有機金属気相成長装置及び有機金属気相成長方法 | |
| KR100695453B1 (ko) | (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드 | |
| JPH04186780A (ja) | 半導体素子およびその製造方法 | |
| JP2885846B2 (ja) | 半導体装置 | |
| JP4247937B2 (ja) | 半導体発光装置の製造方法 | |
| JP3515851B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |