JP2763691B2 - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JP2763691B2 JP2763691B2 JP17525291A JP17525291A JP2763691B2 JP 2763691 B2 JP2763691 B2 JP 2763691B2 JP 17525291 A JP17525291 A JP 17525291A JP 17525291 A JP17525291 A JP 17525291A JP 2763691 B2 JP2763691 B2 JP 2763691B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- silicon substrate
- lsi chip
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、マルチチップモジュ
ールとしてパッケージ化されたＬＳＩチップをシリコン
基板上に実装した電子回路装置に関するものである。
ールとしてパッケージ化されたＬＳＩチップをシリコン
基板上に実装した電子回路装置に関するものである。
【０００２】
【従来の技術】近年のマルチチップモジュールとしてパ
ッケージ化されたＬＳＩチップおよびこのＬＳＩチップ
を実装したシリコン基板の様子は図９に示すようになっ
ている。以下、図面を参照にしながら、従来例を説明す
る。
ッケージ化されたＬＳＩチップおよびこのＬＳＩチップ
を実装したシリコン基板の様子は図９に示すようになっ
ている。以下、図面を参照にしながら、従来例を説明す
る。
【０００３】図９は従来の電子回路装置の構成を示す断
面図である。図９において、１はＬＳＩチップ、２は半
田バンプ、３はＵＶレジン、４は銅（Ｃｕ）からなる信
号層、５は外部パッド、６は銅（Ｃｕ）からなるＧＮＤ
層、７は銅（Ｃｕ）からなる電源層、８ａはＳｉＯ
2 層、１００はシリコン基板、１１はポリイミドからな
る層間絶縁層を示す。また、１２はパッケージ側のパッ
ド、１３はパッケージ、１４はワイヤを示す。
面図である。図９において、１はＬＳＩチップ、２は半
田バンプ、３はＵＶレジン、４は銅（Ｃｕ）からなる信
号層、５は外部パッド、６は銅（Ｃｕ）からなるＧＮＤ
層、７は銅（Ｃｕ）からなる電源層、８ａはＳｉＯ
2 層、１００はシリコン基板、１１はポリイミドからな
る層間絶縁層を示す。また、１２はパッケージ側のパッ
ド、１３はパッケージ、１４はワイヤを示す。
【０００４】また、図１０はプリント基板上に実装した
従来の電子回路装置を示す概略図である。図１０におい
て、１３は内部にＬＳＩチップを搭載したパッケージ、
２１はパッケージ１３の出力信号をドライブするための
バッファ機能を有するＴＴＬ、１７はＬＳＩ等の電子部
品を実装するためのプリント基板を示す。
従来の電子回路装置を示す概略図である。図１０におい
て、１３は内部にＬＳＩチップを搭載したパッケージ、
２１はパッケージ１３の出力信号をドライブするための
バッファ機能を有するＴＴＬ、１７はＬＳＩ等の電子部
品を実装するためのプリント基板を示す。
【０００５】以下、このように構成された従来の電子回
路装置について説明する。図９に示すように、シリコン
基板１００上には、ＳｉＯ2 層８ａまたは層間絶縁層１
１を介して、信号層４，ＧＮＤ層６および電源層７が形
成されている。信号層４とＬＳＩチップ１とは、マイク
ロバンプボンディングにより半田バンプ２を介して電気
的に接続されている。また、信号層４上に設けた外部パ
ッド５と、パッケージ１３上に設けたパッド１２とは、
ワイヤ１４により電気的に接続されている。これによ
り、ＬＳＩチップ１とパッケージ１３のパッド１２とは
電気的に接続される。
路装置について説明する。図９に示すように、シリコン
基板１００上には、ＳｉＯ2 層８ａまたは層間絶縁層１
１を介して、信号層４，ＧＮＤ層６および電源層７が形
成されている。信号層４とＬＳＩチップ１とは、マイク
ロバンプボンディングにより半田バンプ２を介して電気
的に接続されている。また、信号層４上に設けた外部パ
ッド５と、パッケージ１３上に設けたパッド１２とは、
ワイヤ１４により電気的に接続されている。これによ
り、ＬＳＩチップ１とパッケージ１３のパッド１２とは
電気的に接続される。
【０００６】従来、上述のように、シリコン基板１００
の上部には、電源層７，ＧＮＤ層６および信号層４とい
った配線層を設けることが一般的である。したがって、
シリコン基板１００の上部に、高周波領域で使用するＬ
ＳＩチップ１を搭載したパッケージ１３の場合、図１０
に示すように、ＬＳＩチップ１から出力される信号をド
ライブするために、パッケージ１３の外側に、バッファ
機能を有するＴＴＬ２１等を設けることが必要となる。
の上部には、電源層７，ＧＮＤ層６および信号層４とい
った配線層を設けることが一般的である。したがって、
シリコン基板１００の上部に、高周波領域で使用するＬ
ＳＩチップ１を搭載したパッケージ１３の場合、図１０
に示すように、ＬＳＩチップ１から出力される信号をド
ライブするために、パッケージ１３の外側に、バッファ
機能を有するＴＴＬ２１等を設けることが必要となる。
【０００７】
【発明が解決しようとする課題】しかしながら、近年、
ＬＳＩチップ１の高集積化に伴い、信号層すなわち信号
線が非常に多くなり、パッケージ１３の外部ピンが非常
に多くなっている。このようなＬＳＩチップ１の信号を
ドライブするためには、多数のＴＴＬ２１が必要とな
り、実装面積が増大するという問題があった。
ＬＳＩチップ１の高集積化に伴い、信号層すなわち信号
線が非常に多くなり、パッケージ１３の外部ピンが非常
に多くなっている。このようなＬＳＩチップ１の信号を
ドライブするためには、多数のＴＴＬ２１が必要とな
り、実装面積が増大するという問題があった。
【０００８】また、近年、ＬＳＩチップ１は高周波領域
で用いることが一般的となっている。したがって、プリ
ント基板１７上においては、信号供給のための配線の引
き回しを最小限に止めなければならない。ところが、パ
ッケージ１３の多ピン化に伴い、ＴＴＬ２１用の配線に
対して多数の引き回しが要求されるとなると、通常、そ
の他の配線の引き回しも多くなる。その結果、実装後の
電子回路装置において、クロストークによるノイズやイ
ンピーダンス不整合等が生じるという問題がある。
で用いることが一般的となっている。したがって、プリ
ント基板１７上においては、信号供給のための配線の引
き回しを最小限に止めなければならない。ところが、パ
ッケージ１３の多ピン化に伴い、ＴＴＬ２１用の配線に
対して多数の引き回しが要求されるとなると、通常、そ
の他の配線の引き回しも多くなる。その結果、実装後の
電子回路装置において、クロストークによるノイズやイ
ンピーダンス不整合等が生じるという問題がある。
【０００９】一般に、上述、クロストークによるノイズ
問題の対策としては、従来、図９に示すように、シリコ
ン基板１００の上部において、信号層４の下部にＧＮＤ
層６をベタ面で設けたり、また、信号層４の中で、制御
系の信号線およびデータ系の信号線となる信号層を、別
々に設けるといった方法がとられているが、それだけで
は十分と言えない。
問題の対策としては、従来、図９に示すように、シリコ
ン基板１００の上部において、信号層４の下部にＧＮＤ
層６をベタ面で設けたり、また、信号層４の中で、制御
系の信号線およびデータ系の信号線となる信号層を、別
々に設けるといった方法がとられているが、それだけで
は十分と言えない。
【００１０】また、プリント基板１７上の配線密度の低
下を図るためには、ＬＳＩチップ１内部にバッファ機能
を果たす電子回路を設けることも考えられる。この方法
によれば、少数のＬＳＩチップが搭載されるパッケージ
の場合は、シリコン基板上の配線が密になることがな
く、特に問題となるクロストークが起こる可能性は少な
い。しかし、近年のマルチチップパッケージのように内
部に多数のＬＳＩチップ１が搭載されるパッケージ１３
の場合には、パッケージ１３内のシリコン基板上１００
でクロストークの問題が起こる。クロストークは配線間
に磁界が誘起されることによって発生するものであり、
この磁界は配線中を流れる電流の経時変化が大きいほ
ど、強いものとなる。したがって、クロストークを抑え
るには、配線中を流れる電流を抑える必要がある。とこ
ろが、上述、マルチチップパッケージは、多数のＬＳＩ
チップ１を搭載し実装密度を上げたため配線が密になっ
ており、この上、シリコン基板１０の上部に搭載したＬ
ＳＩチップ１内部にバッファ機能を有する電子回路を設
けると、電流の流れを抑制することができなくなり、ク
ロストークの発生要因を増加させることとなり、高周波
領域でのＬＳＩチップ１の使用が不可能となるという問
題があった。
下を図るためには、ＬＳＩチップ１内部にバッファ機能
を果たす電子回路を設けることも考えられる。この方法
によれば、少数のＬＳＩチップが搭載されるパッケージ
の場合は、シリコン基板上の配線が密になることがな
く、特に問題となるクロストークが起こる可能性は少な
い。しかし、近年のマルチチップパッケージのように内
部に多数のＬＳＩチップ１が搭載されるパッケージ１３
の場合には、パッケージ１３内のシリコン基板上１００
でクロストークの問題が起こる。クロストークは配線間
に磁界が誘起されることによって発生するものであり、
この磁界は配線中を流れる電流の経時変化が大きいほ
ど、強いものとなる。したがって、クロストークを抑え
るには、配線中を流れる電流を抑える必要がある。とこ
ろが、上述、マルチチップパッケージは、多数のＬＳＩ
チップ１を搭載し実装密度を上げたため配線が密になっ
ており、この上、シリコン基板１０の上部に搭載したＬ
ＳＩチップ１内部にバッファ機能を有する電子回路を設
けると、電流の流れを抑制することができなくなり、ク
ロストークの発生要因を増加させることとなり、高周波
領域でのＬＳＩチップ１の使用が不可能となるという問
題があった。
【００１１】この発明の目的は、上記問題点に鑑み、ク
ロストークなどの伝送不良を生じることがなく、実装密
度を向上させ、高周波領域においてもＬＳＩチップを使
用可能とした電子回路装置を提供することである。
ロストークなどの伝送不良を生じることがなく、実装密
度を向上させ、高周波領域においてもＬＳＩチップを使
用可能とした電子回路装置を提供することである。
【００１２】
【課題を解決するための手段】請求項１記載の電子回路
装置は、シリコン基板の上部に層間絶縁層を介して設け
たＧＮＤ層および信号層と、この信号層上に設けた外部
パッドの下部のシリコン基板中に設けた能動素子を有す
る電子回路と、マイクロバンプボンディングにより信号
層に電気的に接続したＬＳＩチップとを備え、ＬＳＩチ
ップの出力信号が最後に電子回路を経由して外部パッド
から外部に出力するようにしたものである。
装置は、シリコン基板の上部に層間絶縁層を介して設け
たＧＮＤ層および信号層と、この信号層上に設けた外部
パッドの下部のシリコン基板中に設けた能動素子を有す
る電子回路と、マイクロバンプボンディングにより信号
層に電気的に接続したＬＳＩチップとを備え、ＬＳＩチ
ップの出力信号が最後に電子回路を経由して外部パッド
から外部に出力するようにしたものである。
【００１３】請求項２記載の電子回路装置は、請求項１
記載の電子回路装置において、シリコン基板中にコンデ
ンサを設け、ＬＳＩチップの出力信号が最後に電子回路
とコンデンサとを電子回路およびコンデンサの順で経由
して外部パッドから外部に出力するようにしたものであ
る。請求項３記載の電子回路装置は、請求項２記載の電
子回路装置において、シリコン基板中に抵抗を設け、Ｌ
ＳＩチップの出力信号が最後に電子回路とコンデンサと
抵抗とを電子回路，コンデンサおよび抵抗の順で経由し
て外部パッドから外部に出力するようにしたものであ
る。
記載の電子回路装置において、シリコン基板中にコンデ
ンサを設け、ＬＳＩチップの出力信号が最後に電子回路
とコンデンサとを電子回路およびコンデンサの順で経由
して外部パッドから外部に出力するようにしたものであ
る。請求項３記載の電子回路装置は、請求項２記載の電
子回路装置において、シリコン基板中に抵抗を設け、Ｌ
ＳＩチップの出力信号が最後に電子回路とコンデンサと
抵抗とを電子回路，コンデンサおよび抵抗の順で経由し
て外部パッドから外部に出力するようにしたものであ
る。
【００１４】請求項４記載の電子回路装置は、シリコン
基板の上部に層間絶縁層を介して設けたＧＮＤ層および
信号層と、この信号層上に設けた外部パッドの下部のシ
リコン基板中に設けたコンデンサおよび抵抗と、マイク
ロバンプボンディングにより信号層に電気的に接続した
ＬＳＩチップとを備え、ＬＳＩチップの出力信号が最後
にコンデンサと抵抗とをコンデンサおよび抵抗の順で経
由して外部パッドから外部に出力するようにしたもので
ある。
基板の上部に層間絶縁層を介して設けたＧＮＤ層および
信号層と、この信号層上に設けた外部パッドの下部のシ
リコン基板中に設けたコンデンサおよび抵抗と、マイク
ロバンプボンディングにより信号層に電気的に接続した
ＬＳＩチップとを備え、ＬＳＩチップの出力信号が最後
にコンデンサと抵抗とをコンデンサおよび抵抗の順で経
由して外部パッドから外部に出力するようにしたもので
ある。
【００１５】請求項５記載の電子回路装置は、請求項
１，２，３または４記載の電子回路装置において、層間
絶縁層としてポリテトラフルオロエチレンを用いること
を特徴とする。
１，２，３または４記載の電子回路装置において、層間
絶縁層としてポリテトラフルオロエチレンを用いること
を特徴とする。
【００１６】
【作用】請求項１記載の構成によれば、マイクロバンプ
ボンディングによりシリコン基板上にＬＳＩチップを実
装することによって、信号層上に設けた外部パッドに要
する面積を縮小したうえ、外部パッドの下部のシリコン
基板中に能動素子を有する電子回路を設けたことによ
り、外部のプリント基板上にバッファ機能を有するＴＴ
Ｌ等の外部回路を実装することが不要となる。これによ
り、実装密度を向上させることができる。
ボンディングによりシリコン基板上にＬＳＩチップを実
装することによって、信号層上に設けた外部パッドに要
する面積を縮小したうえ、外部パッドの下部のシリコン
基板中に能動素子を有する電子回路を設けたことによ
り、外部のプリント基板上にバッファ機能を有するＴＴ
Ｌ等の外部回路を実装することが不要となる。これによ
り、実装密度を向上させることができる。
【００１７】また、外部パッドの下部のシリコン基板中
に能動素子を有する電子回路を設けたことにより、ＬＳ
Ｉチップ内部にバッファ機能を有する電子回路を組み込
んだ場合よりもシリコン基板の上部の配線層に流れる電
流を低減することができ、かつ、ＬＳＩチップからシリ
コン基板中に設けた電子回路までの配線長は短いことに
より、クロストークなどの伝送不良の起こる原因が激減
される。したがって、高周波領域でのＬＳＩチップの使
用が可能となる。
に能動素子を有する電子回路を設けたことにより、ＬＳ
Ｉチップ内部にバッファ機能を有する電子回路を組み込
んだ場合よりもシリコン基板の上部の配線層に流れる電
流を低減することができ、かつ、ＬＳＩチップからシリ
コン基板中に設けた電子回路までの配線長は短いことに
より、クロストークなどの伝送不良の起こる原因が激減
される。したがって、高周波領域でのＬＳＩチップの使
用が可能となる。
【００１８】さらに、請求項２記載の構成によれば、請
求項１記載の構成において、シリコン基板中に設けたコ
ンデンサにより、クロストークをより一層抑制すること
ができ、ＬＳＩチップの出力信号に対するノイズの発生
を抑制することができる。さらに、請求項３記載の構成
によれば、請求項２記載の構成において、シリコン基板
中に設けた抵抗により、電子回路装置およびプリント基
板上の外部回路間のインピーダンスを整合することがで
きる。
求項１記載の構成において、シリコン基板中に設けたコ
ンデンサにより、クロストークをより一層抑制すること
ができ、ＬＳＩチップの出力信号に対するノイズの発生
を抑制することができる。さらに、請求項３記載の構成
によれば、請求項２記載の構成において、シリコン基板
中に設けた抵抗により、電子回路装置およびプリント基
板上の外部回路間のインピーダンスを整合することがで
きる。
【００１９】請求項４記載の構成によれば、マイクロバ
ンプボンディングによりシリコン基板上にＬＳＩチップ
を実装することによって、信号層上に設けた外部パッド
に要する面積を縮小したうえ、シリコン基板中にコンデ
ンサおよび抵抗を設けたことにより、電子回路装置内部
にコンデンサおよび抵抗を設けることができる。これに
より、実装密度を向上させることができる。
ンプボンディングによりシリコン基板上にＬＳＩチップ
を実装することによって、信号層上に設けた外部パッド
に要する面積を縮小したうえ、シリコン基板中にコンデ
ンサおよび抵抗を設けたことにより、電子回路装置内部
にコンデンサおよび抵抗を設けることができる。これに
より、実装密度を向上させることができる。
【００２０】また、ＬＳＩチップからコンデンサおよび
抵抗までの配線長は短いために、クロストークなどの伝
送不良が起こる原因が激減される。さらに、シリコン基
板中に設けたコンデンサにより、クロストークによるノ
イズの発生をより一層抑制することができる。したがっ
て、高周波領域でのＬＳＩチップの使用が可能となる。
抵抗までの配線長は短いために、クロストークなどの伝
送不良が起こる原因が激減される。さらに、シリコン基
板中に設けたコンデンサにより、クロストークによるノ
イズの発生をより一層抑制することができる。したがっ
て、高周波領域でのＬＳＩチップの使用が可能となる。
【００２１】また、シリコン基板中に設けた抵抗によ
り、電子回路装置およびプリント基板上の外部回路間の
インピーダンスを整合することができる。請求項５記載
の構成によれば、請求項１，２，３または４記載の構成
において、層間絶縁層としてポリテトラフルオロエチレ
ンを用いることにより、クロストークによるノイズの発
生をより一層抑制することができる。
り、電子回路装置およびプリント基板上の外部回路間の
インピーダンスを整合することができる。請求項５記載
の構成によれば、請求項１，２，３または４記載の構成
において、層間絶縁層としてポリテトラフルオロエチレ
ンを用いることにより、クロストークによるノイズの発
生をより一層抑制することができる。
【００２２】
【実施例】図１はこの発明の第１の実施例の電子回路装
置の構成を示す断面図であり、ＬＳＩを搭載されたシリ
コン基板と、このシリコン基板を搭載したパッケージの
様子を示している。図１において、１はＬＳＩチップ、
２は半田バンプ、３はＵＶレジン、４は銅（Ｃｕ）から
なる信号層、５は外部パッド、６は銅（Ｃｕ）からなる
ＧＮＤ層、８はＳｉＯ2 層、１０はシリコン基板、１１
はポリイミドからなる層間絶縁層を示す。また、１２は
パッケージ側のパッド、１３はパッケージ、１４はワイ
ヤ、１５はバッファ機能を有するトランジスタ回路を示
す。
置の構成を示す断面図であり、ＬＳＩを搭載されたシリ
コン基板と、このシリコン基板を搭載したパッケージの
様子を示している。図１において、１はＬＳＩチップ、
２は半田バンプ、３はＵＶレジン、４は銅（Ｃｕ）から
なる信号層、５は外部パッド、６は銅（Ｃｕ）からなる
ＧＮＤ層、８はＳｉＯ2 層、１０はシリコン基板、１１
はポリイミドからなる層間絶縁層を示す。また、１２は
パッケージ側のパッド、１３はパッケージ、１４はワイ
ヤ、１５はバッファ機能を有するトランジスタ回路を示
す。
【００２３】図１に示すように、シリコン基板上１０に
ＳｉＯ2 層８を形成し、このＳｉＯ 2 層８上に層間絶縁
層１１を介してＧＮＤ層６を形成し、このＧＮＤ層６上
に層間絶縁層１１を介して信号層４を形成した。ＬＳＩ
チップ１は、マイクロバンプボンディングによって、シ
リコン基板１０の上部の信号層４に電気的に接続したも
のである。すなわち、ＬＳＩチップ１の位置決めを行っ
た後、ＵＶレジン３によりＬＳＩチップ１を接着した
後、紫外線によりＵＶレジン３を溶解し、半田バンプ２
をボンディングする。
ＳｉＯ2 層８を形成し、このＳｉＯ 2 層８上に層間絶縁
層１１を介してＧＮＤ層６を形成し、このＧＮＤ層６上
に層間絶縁層１１を介して信号層４を形成した。ＬＳＩ
チップ１は、マイクロバンプボンディングによって、シ
リコン基板１０の上部の信号層４に電気的に接続したも
のである。すなわち、ＬＳＩチップ１の位置決めを行っ
た後、ＵＶレジン３によりＬＳＩチップ１を接着した
後、紫外線によりＵＶレジン３を溶解し、半田バンプ２
をボンディングする。
【００２４】信号層４上に設けた外部パッド５の下部の
シリコン基板１０中には、能動素子を有する電子回路と
して、トランジスタ回路１５を設けた。このトランジス
タ回路１５はバッファとしての役割を果たし、図１０に
示すバッファ機能を有するＴＴＬ２１に代わるものであ
る。信号層４上に設けた外部パッド５と、パッケージ１
３のパッド１２とは、ワイヤ１４により電気的に接続し
てある。
シリコン基板１０中には、能動素子を有する電子回路と
して、トランジスタ回路１５を設けた。このトランジス
タ回路１５はバッファとしての役割を果たし、図１０に
示すバッファ機能を有するＴＴＬ２１に代わるものであ
る。信号層４上に設けた外部パッド５と、パッケージ１
３のパッド１２とは、ワイヤ１４により電気的に接続し
てある。
【００２５】このように構成した電子回路装置につい
て、図２を参照しながらその動作を説明する。図２はこ
の発明の第１の実施例の電子回路装置をプリント基板上
に実装した様子を示す断面図である。図２において、１
６はパッケージの外部ピン、１７はプリント基板であ
り、図１と同符号の部分は同様の部分を示す。
て、図２を参照しながらその動作を説明する。図２はこ
の発明の第１の実施例の電子回路装置をプリント基板上
に実装した様子を示す断面図である。図２において、１
６はパッケージの外部ピン、１７はプリント基板であ
り、図１と同符号の部分は同様の部分を示す。
【００２６】ＬＳＩチップ１の出力信号は、ＬＳＩチッ
プ１と信号層４との接点である半田バンプ２およびシリ
コン基板１０の上部の信号層４を通り、さらに外部パッ
ド５の下部にあるシリコン基板１０中に設けたトランジ
スタ回路１５を通過した後、シリコン基板１０上の外部
パッド５，ワイヤ１４，パッケージ側のパッド１２およ
びパッケージの外部ピン１６を通って、パッケージ１３
の外部のプリント基板１７へ伝送される。すなわち、Ｌ
ＳＩチップ１の出力信号は能動素子を有する電子回路と
なるバッファ機能を有するトランジスタ回路１５を最後
に経由して外部パッド５から外部に出力される。
プ１と信号層４との接点である半田バンプ２およびシリ
コン基板１０の上部の信号層４を通り、さらに外部パッ
ド５の下部にあるシリコン基板１０中に設けたトランジ
スタ回路１５を通過した後、シリコン基板１０上の外部
パッド５，ワイヤ１４，パッケージ側のパッド１２およ
びパッケージの外部ピン１６を通って、パッケージ１３
の外部のプリント基板１７へ伝送される。すなわち、Ｌ
ＳＩチップ１の出力信号は能動素子を有する電子回路と
なるバッファ機能を有するトランジスタ回路１５を最後
に経由して外部パッド５から外部に出力される。
【００２７】このように、信号層４上に設けた外部パッ
ド５の下部のシリコン基板１中に能動素子を有する電子
回路として、バッファ機能を有するトランジスタ回路１
５を設けたことにより、プリント基板１７上にドライバ
またはレシーバ等のバッファ機能を有するＴＴＬを実装
することが不要となる。これにより、実装密度を向上さ
せることができる。
ド５の下部のシリコン基板１中に能動素子を有する電子
回路として、バッファ機能を有するトランジスタ回路１
５を設けたことにより、プリント基板１７上にドライバ
またはレシーバ等のバッファ機能を有するＴＴＬを実装
することが不要となる。これにより、実装密度を向上さ
せることができる。
【００２８】また、外部パッド５の下部のシリコン基板
１中に能動素子を有する電子回路を設けたことにより、
ＬＳＩチップ１内部にバッファ機能を有する電子回路を
組み込んだ場合よりもシリコン基板１０の上部の配線層
に流れる電流を低減することができ、かつ、ＬＳＩチッ
プ１からシリコン基板１０中に設けた電子回路までの配
線長は短いことにより、クロストークなどの伝送不良が
起こる原因が激減され、高周波領域でのＬＳＩチップの
使用が可能となる。
１中に能動素子を有する電子回路を設けたことにより、
ＬＳＩチップ１内部にバッファ機能を有する電子回路を
組み込んだ場合よりもシリコン基板１０の上部の配線層
に流れる電流を低減することができ、かつ、ＬＳＩチッ
プ１からシリコン基板１０中に設けた電子回路までの配
線長は短いことにより、クロストークなどの伝送不良が
起こる原因が激減され、高周波領域でのＬＳＩチップの
使用が可能となる。
【００２９】次に、この発明の第２の実施例の電子回路
装置について図面を参照しながら説明する。図３はこの
発明の第２の実施例の電子回路装置の構成を示す断面図
であり、ＬＳＩを搭載したシリコン基板と、このシリコ
ン基板を搭載したパッケージの様子を示している。
装置について図面を参照しながら説明する。図３はこの
発明の第２の実施例の電子回路装置の構成を示す断面図
であり、ＬＳＩを搭載したシリコン基板と、このシリコ
ン基板を搭載したパッケージの様子を示している。
【００３０】図３において、１８はコンデンサであり、
図１と同符号の部分は同様の部分を示す。図１と異なる
のは、各外部パッド５の下部のシリコン基板１０中に、
コンデンサ１８を設けた点である。なお、コンデンサ１
８の容量は、１０〔ｐＦ〕程度のものとする。このよう
に構成した電子回路装置では、ＬＳＩチップ１の出力信
号は、ＬＳＩチップ１と信号層４との接点である半田バ
ンプ２およびシリコン基板１０の上部の信号層４を通
り、さらに外部パッド５の下部にあるシリコン基板１０
中に設けたバッファ機能を有するトランジスタ回路１５
を通過し、コンデンサ１８を通過した後、シリコン基板
１０上の外部パッド５，ワイヤ１４，パッケージ側のパ
ッド１２およびパッケージ１３の外部ピン（図示せず）
を通って、パッケージ１３の外部のプリント基板（図示
せず）へ伝送される。すなわち、ＬＳＩチップ１の出力
信号は能動素子を有する電子回路となるバッファ機能を
有するトランジスタ回路１５およびコンデンサ１８を最
後に経由して外部パッド５から外部に出力される。
図１と同符号の部分は同様の部分を示す。図１と異なる
のは、各外部パッド５の下部のシリコン基板１０中に、
コンデンサ１８を設けた点である。なお、コンデンサ１
８の容量は、１０〔ｐＦ〕程度のものとする。このよう
に構成した電子回路装置では、ＬＳＩチップ１の出力信
号は、ＬＳＩチップ１と信号層４との接点である半田バ
ンプ２およびシリコン基板１０の上部の信号層４を通
り、さらに外部パッド５の下部にあるシリコン基板１０
中に設けたバッファ機能を有するトランジスタ回路１５
を通過し、コンデンサ１８を通過した後、シリコン基板
１０上の外部パッド５，ワイヤ１４，パッケージ側のパ
ッド１２およびパッケージ１３の外部ピン（図示せず）
を通って、パッケージ１３の外部のプリント基板（図示
せず）へ伝送される。すなわち、ＬＳＩチップ１の出力
信号は能動素子を有する電子回路となるバッファ機能を
有するトランジスタ回路１５およびコンデンサ１８を最
後に経由して外部パッド５から外部に出力される。
【００３１】このように、信号層４上に設けた外部パッ
ド５の下部のシリコン基板１０中に能動素子を有する電
子回路として、バッファ機能を有するトランジスタ回路
１５およびコンデンサ１８を設けたことにより、プリン
ト基板（図示せず）上にドライバまたはレシーバ等のバ
ッファ機能を有するＴＴＬを実装することが不要とな
る。これにより、実装密度を向上させることができる。
ド５の下部のシリコン基板１０中に能動素子を有する電
子回路として、バッファ機能を有するトランジスタ回路
１５およびコンデンサ１８を設けたことにより、プリン
ト基板（図示せず）上にドライバまたはレシーバ等のバ
ッファ機能を有するＴＴＬを実装することが不要とな
る。これにより、実装密度を向上させることができる。
【００３２】また、外部パッド５の下部のシリコン基板
１０中にバッファ機能を有するトランジスタ回路１５を
設けたことにより、ＬＳＩチップ１内部にバッファ機能
を有する電子回路を組み込んだ場合よりもシリコン基板
１０の上部の配線層（信号層４およびＧＮＤ層６）に流
れる電流を低減することができ、かつ、ＬＳＩチップ１
からシリコン基板１０中に設けたトランジスタ回路１５
およびコンデンサ１８までの配線長は短いことにより、
クロストークなどの伝送不良が起こる原因が激減され、
高周波領域でのＬＳＩチップの使用が可能となる。
１０中にバッファ機能を有するトランジスタ回路１５を
設けたことにより、ＬＳＩチップ１内部にバッファ機能
を有する電子回路を組み込んだ場合よりもシリコン基板
１０の上部の配線層（信号層４およびＧＮＤ層６）に流
れる電流を低減することができ、かつ、ＬＳＩチップ１
からシリコン基板１０中に設けたトランジスタ回路１５
およびコンデンサ１８までの配線長は短いことにより、
クロストークなどの伝送不良が起こる原因が激減され、
高周波領域でのＬＳＩチップの使用が可能となる。
【００３３】さらに、シリコン基板１０中に設けたコン
デンサ１８により、クロストークを抑制し、ＬＳＩチッ
プ１の出力信号に対するノイズの発生を抑制することが
できる。次に、この発明の第３の実施例の電子回路装置
について図面を参照しながら説明する。
デンサ１８により、クロストークを抑制し、ＬＳＩチッ
プ１の出力信号に対するノイズの発生を抑制することが
できる。次に、この発明の第３の実施例の電子回路装置
について図面を参照しながら説明する。
【００３４】図４はこの発明の第３の実施例の電子回路
装置の構成を示す断面図であり、ＬＳＩを搭載したシリ
コン基板と、このシリコン基板を搭載したパッケージの
様子を示している。図４において、１９は抵抗であり、
図３と同符号の部分は同様の部分を示す。図３と異なる
のは、各外部パッド５の下部のシリコン基板１０中に、
抵抗１９を設けた点である。なお、抵抗１９の抵抗値
は、１２０〔Ω〕程度のものとする。
装置の構成を示す断面図であり、ＬＳＩを搭載したシリ
コン基板と、このシリコン基板を搭載したパッケージの
様子を示している。図４において、１９は抵抗であり、
図３と同符号の部分は同様の部分を示す。図３と異なる
のは、各外部パッド５の下部のシリコン基板１０中に、
抵抗１９を設けた点である。なお、抵抗１９の抵抗値
は、１２０〔Ω〕程度のものとする。
【００３５】このように構成した電子回路装置では、Ｌ
ＳＩチップ１の出力信号は、ＬＳＩチップ１と信号層４
との接点である半田バンプ２およびシリコン基板１０の
上部の信号層４を通り、さらに外部パッド５の下部のシ
リコン基板１０中に設けたトランジスタ回路１５を通過
し、コンデンサ１８を通過し、抵抗１９を通過した後、
シリコン基板１０上の外部パッド５，ワイヤ１４，パッ
ケージ側のパッド１２およびパッケージ１３の外部ピン
（図示せず）を通って、パッケージ１３の外部のプリン
ト基板（図示せず）へ伝送される。すなわち、ＬＳＩチ
ップ１の出力信号は能動素子を有する電子回路となるバ
ッファ機能を有するトランジスタ回路１５，コンデンサ
１８および抵抗１９を最後に経由して外部パッド５から
外部に出力される。
ＳＩチップ１の出力信号は、ＬＳＩチップ１と信号層４
との接点である半田バンプ２およびシリコン基板１０の
上部の信号層４を通り、さらに外部パッド５の下部のシ
リコン基板１０中に設けたトランジスタ回路１５を通過
し、コンデンサ１８を通過し、抵抗１９を通過した後、
シリコン基板１０上の外部パッド５，ワイヤ１４，パッ
ケージ側のパッド１２およびパッケージ１３の外部ピン
（図示せず）を通って、パッケージ１３の外部のプリン
ト基板（図示せず）へ伝送される。すなわち、ＬＳＩチ
ップ１の出力信号は能動素子を有する電子回路となるバ
ッファ機能を有するトランジスタ回路１５，コンデンサ
１８および抵抗１９を最後に経由して外部パッド５から
外部に出力される。
【００３６】このように、信号層４上に設けた外部パッ
ド５の下部のシリコン基板１０中に能動素子を有する電
子回路として、バッファ機能を有するトランジスタ回路
１５，コンデンサ１８および抵抗１９を設けたことによ
り、プリント基板（図示せず）上にドライバまたはレシ
ーバ等のバッファ機能を有するＴＴＬを実装することが
不要となる。これにより、実装密度を向上させることが
できる。
ド５の下部のシリコン基板１０中に能動素子を有する電
子回路として、バッファ機能を有するトランジスタ回路
１５，コンデンサ１８および抵抗１９を設けたことによ
り、プリント基板（図示せず）上にドライバまたはレシ
ーバ等のバッファ機能を有するＴＴＬを実装することが
不要となる。これにより、実装密度を向上させることが
できる。
【００３７】また、外部パッド５の下部のシリコン基板
１０中にバッファ機能を有するトランジスタ回路１５を
設けたことにより、ＬＳＩチップ１内部にバッファ機能
を有する電子回路を組み込んだ場合よりもシリコン基板
１０の上部の配線層に流れる電流を低減することがで
き、かつ、ＬＳＩチップ１からシリコン基板１０中に設
けた電子回路までの配線長は短いことにより、クロスト
ークなどの伝送不良が起こる原因が激減され、高周波領
域でのＬＳＩチップの使用が可能となる。
１０中にバッファ機能を有するトランジスタ回路１５を
設けたことにより、ＬＳＩチップ１内部にバッファ機能
を有する電子回路を組み込んだ場合よりもシリコン基板
１０の上部の配線層に流れる電流を低減することがで
き、かつ、ＬＳＩチップ１からシリコン基板１０中に設
けた電子回路までの配線長は短いことにより、クロスト
ークなどの伝送不良が起こる原因が激減され、高周波領
域でのＬＳＩチップの使用が可能となる。
【００３８】さらに、シリコン基板１０中に設けた抵抗
１９により、電子回路装置およびプリント基板（図示せ
ず）上の外部回路間のインピーダンスを整合することが
できる。次に、この発明の第４の実施例の電子回路装置
について図面を参照しながら説明する。
１９により、電子回路装置およびプリント基板（図示せ
ず）上の外部回路間のインピーダンスを整合することが
できる。次に、この発明の第４の実施例の電子回路装置
について図面を参照しながら説明する。
【００３９】図５はこの発明の第４の実施例の電子回路
装置の構成を示す断面図であり、ＬＳＩを搭載したシリ
コン基板と、このシリコン基板を搭載したパッケージの
様子を示している。図５において、１８はコンデンサ、
１９は抵抗、２０はポリテトラフルオロエチレンからな
る層間絶縁層であり、図３と同符号の部分は同様の部分
を示す。図３と異なるのは、各外部パッド５の下部のシ
リコン基板１０中に、コンデンサ１８および抵抗１９を
設けた点と、層間絶縁層１１としてポリテトラフルオロ
エチレンを用いた点である。なお、抵抗１９の抵抗値
は、１２０〔Ω〕程度のものとする。
装置の構成を示す断面図であり、ＬＳＩを搭載したシリ
コン基板と、このシリコン基板を搭載したパッケージの
様子を示している。図５において、１８はコンデンサ、
１９は抵抗、２０はポリテトラフルオロエチレンからな
る層間絶縁層であり、図３と同符号の部分は同様の部分
を示す。図３と異なるのは、各外部パッド５の下部のシ
リコン基板１０中に、コンデンサ１８および抵抗１９を
設けた点と、層間絶縁層１１としてポリテトラフルオロ
エチレンを用いた点である。なお、抵抗１９の抵抗値
は、１２０〔Ω〕程度のものとする。
【００４０】このように構成した電子回路装置では、Ｌ
ＳＩチップ１の出力信号は、ＬＳＩチップ１と信号層４
との接点である半田バンプ２およびシリコン基板１０上
の信号層４を通り、さらに外部パッド５の下部にあるシ
リコン基板１０中に設けたコンデンサ１８を通過し、抵
抗１９を通過した後、シリコン基板１０上の外部パッド
５，ワイヤ１４，パッケージ側のパッド１２およびパッ
ケージ１３の外部ピン（図示せず）を通って、パッケー
ジ１３の外部のプリント基板（図示せず）へ伝送され
る。すなわち、ＬＳＩチップ１の出力信号はコンデンサ
１８および抵抗１９を最後に経由して外部パッド５から
外部に出力される。
ＳＩチップ１の出力信号は、ＬＳＩチップ１と信号層４
との接点である半田バンプ２およびシリコン基板１０上
の信号層４を通り、さらに外部パッド５の下部にあるシ
リコン基板１０中に設けたコンデンサ１８を通過し、抵
抗１９を通過した後、シリコン基板１０上の外部パッド
５，ワイヤ１４，パッケージ側のパッド１２およびパッ
ケージ１３の外部ピン（図示せず）を通って、パッケー
ジ１３の外部のプリント基板（図示せず）へ伝送され
る。すなわち、ＬＳＩチップ１の出力信号はコンデンサ
１８および抵抗１９を最後に経由して外部パッド５から
外部に出力される。
【００４１】このように、シリコン基板１０中にコンデ
ンサ１８および抵抗１９を設けたことにより、電子回路
装置内部にコンデンサ１８および抵抗１９を設けること
ができる。これにより、実装密度を向上させることがで
きる。また、ＬＳＩチップ１からコンデンサ１８および
抵抗１９までの配線長は短いために、クロストークなど
の伝送不良が起こる原因が激減される。さらに、シリコ
ン基板１０中に設けたコンデンサ１８および層間絶縁層
としてポリテトラフルオロエチレンを用いることによ
り、クロストークによるノイズの発生を抑制することが
できる。したがって、高周波領域でのＬＳＩチップの使
用が可能となる。
ンサ１８および抵抗１９を設けたことにより、電子回路
装置内部にコンデンサ１８および抵抗１９を設けること
ができる。これにより、実装密度を向上させることがで
きる。また、ＬＳＩチップ１からコンデンサ１８および
抵抗１９までの配線長は短いために、クロストークなど
の伝送不良が起こる原因が激減される。さらに、シリコ
ン基板１０中に設けたコンデンサ１８および層間絶縁層
としてポリテトラフルオロエチレンを用いることによ
り、クロストークによるノイズの発生を抑制することが
できる。したがって、高周波領域でのＬＳＩチップの使
用が可能となる。
【００４２】また、シリコン基板１０中に設けた抵抗１
９により、電子回路装置内部で反射波に対する終端が可
能となり、電子回路装置とプリント基板上の外部回路と
のインピーダンスを整合することができる。ここで、上
述第１〜第４の実施例の電子回路装置について、実装密
度の面から述べる。
９により、電子回路装置内部で反射波に対する終端が可
能となり、電子回路装置とプリント基板上の外部回路と
のインピーダンスを整合することができる。ここで、上
述第１〜第４の実施例の電子回路装置について、実装密
度の面から述べる。
【００４３】ＬＳＩチップ１は、マイクロバンプボンデ
ィングにより、シリコン基板１０の上部の信号層４に電
気的に接続したものである。マイクロバンプボンディン
グは、一般に用いられるワイヤボンディングに比較し
て、シリコン基板１０上の実装密度が向上し、外部パッ
ド５の占有面積を大きく縮小化することができる。以
下、このシリコン基板上の実装密度について具体的に説
明する。
ィングにより、シリコン基板１０の上部の信号層４に電
気的に接続したものである。マイクロバンプボンディン
グは、一般に用いられるワイヤボンディングに比較し
て、シリコン基板１０上の実装密度が向上し、外部パッ
ド５の占有面積を大きく縮小化することができる。以
下、このシリコン基板上の実装密度について具体的に説
明する。
【００４４】図６は、ワイヤボンディングによりシリコ
ン基板上に接続したＬＳＩチップの様子を示す平面図で
ある。また、図７は図６に示す外部パッドの断面図であ
る。また、図８は、マイクロバンプボンディングにより
シリコン基板の上部の信号層に電気的に接続したＬＳＩ
チップの様子を示す平面図である。図６および図７にお
いて、１はＬＳＩチップ、２２はシリコン基板、２３，
２４は、外部パッドである。また、図８において、１は
ＬＳＩチップ、１０はシリコン基板である。
ン基板上に接続したＬＳＩチップの様子を示す平面図で
ある。また、図７は図６に示す外部パッドの断面図であ
る。また、図８は、マイクロバンプボンディングにより
シリコン基板の上部の信号層に電気的に接続したＬＳＩ
チップの様子を示す平面図である。図６および図７にお
いて、１はＬＳＩチップ、２２はシリコン基板、２３，
２４は、外部パッドである。また、図８において、１は
ＬＳＩチップ、１０はシリコン基板である。
【００４５】図６および図７に示すように、ワイヤボン
ディングにより、ＬＳＩチップ１をシリコン基板２２に
接続した場合は、ＬＳＩ接続用パッドおよび外部パッド
を兼用するとしても、ワイヤ５０を用いるための規格に
より、信号線が増加するにつれて、外部パッド２３，２
４を２段以上にすることが必要となる。一方、図８に示
すように、マイクロバンプボンディングにより、ＬＳＩ
チップ１をシリコン基板１０の上部の信号層に電気的に
接続した場合は、ＬＳＩチップ１の下部の信号層上にバ
ンプを設けるためのパッドを設けるだけで良い。したが
って、ＬＳＩチップ１の信号線の数が増加しても、ワイ
ヤを用いる規格の制限がない。その結果、外部パッドお
よびパッケージ間を、ワイヤボンディングを用いて接続
しても、図６および図７に示すものよりも、実装面積を
縮小することができる。
ディングにより、ＬＳＩチップ１をシリコン基板２２に
接続した場合は、ＬＳＩ接続用パッドおよび外部パッド
を兼用するとしても、ワイヤ５０を用いるための規格に
より、信号線が増加するにつれて、外部パッド２３，２
４を２段以上にすることが必要となる。一方、図８に示
すように、マイクロバンプボンディングにより、ＬＳＩ
チップ１をシリコン基板１０の上部の信号層に電気的に
接続した場合は、ＬＳＩチップ１の下部の信号層上にバ
ンプを設けるためのパッドを設けるだけで良い。したが
って、ＬＳＩチップ１の信号線の数が増加しても、ワイ
ヤを用いる規格の制限がない。その結果、外部パッドお
よびパッケージ間を、ワイヤボンディングを用いて接続
しても、図６および図７に示すものよりも、実装面積を
縮小することができる。
【００４６】すなわち、マイクロバンプボンディングに
より、ＬＳＩチップ１をシリコン基板１０の上部の信号
層に接続したことにより、シリコン基板１０上の実装密
度を向上させ、しかも、シリコン基板１０上にトランジ
スタ等を設けるのに十分な領域を確保することができ
る。また、通常は、配線のためだけに用いられるシリコ
ン基板１０の内部に、バッファ機能を有するトランジス
タ回路１５，コンデンサ１８および抵抗１９を設けたこ
とにより、図１０に示す従来のパッケージ１３の外部に
設けたドライバとなるＴＴＬ２１を不要とし、装置全体
の実装密度も向上させることができる。しかも、この効
果は、ＬＳＩチップ１が大規模化するほど大きなものと
なる。
より、ＬＳＩチップ１をシリコン基板１０の上部の信号
層に接続したことにより、シリコン基板１０上の実装密
度を向上させ、しかも、シリコン基板１０上にトランジ
スタ等を設けるのに十分な領域を確保することができ
る。また、通常は、配線のためだけに用いられるシリコ
ン基板１０の内部に、バッファ機能を有するトランジス
タ回路１５，コンデンサ１８および抵抗１９を設けたこ
とにより、図１０に示す従来のパッケージ１３の外部に
設けたドライバとなるＴＴＬ２１を不要とし、装置全体
の実装密度も向上させることができる。しかも、この効
果は、ＬＳＩチップ１が大規模化するほど大きなものと
なる。
【００４７】次に、上述第１〜第４の実施例の電子回路
装置について、高周波領域で動作させる場合を述べる。
ＬＳＩチップ１内部にバッファ機能を果たす電子回路を
組み込むのではなく、バッファ機能を有するトランジス
タ回路１５，コンデンサ１８および抵抗１９をシリコン
基板１０中に設けたため、バッファ機能を果たすＴＴＬ
等の電子回路の外付けが不要となる。これにより、電子
回路装置およびＴＴＬ等の電子回路間の配線も不要とな
り、配線長を短縮することができる。したがって、マイ
クロバンプボンディングによる高密度実装のために、シ
リコン基板１０上の配線が密になっているにも拘らず、
ＬＳＩチップ１の出力信号の電流値を低く抑えることが
できることにより、クロストークやインピーダンス不整
合が生じることがなく、ＬＳＩチップ１を高周波領域で
使用することができる。
装置について、高周波領域で動作させる場合を述べる。
ＬＳＩチップ１内部にバッファ機能を果たす電子回路を
組み込むのではなく、バッファ機能を有するトランジス
タ回路１５，コンデンサ１８および抵抗１９をシリコン
基板１０中に設けたため、バッファ機能を果たすＴＴＬ
等の電子回路の外付けが不要となる。これにより、電子
回路装置およびＴＴＬ等の電子回路間の配線も不要とな
り、配線長を短縮することができる。したがって、マイ
クロバンプボンディングによる高密度実装のために、シ
リコン基板１０上の配線が密になっているにも拘らず、
ＬＳＩチップ１の出力信号の電流値を低く抑えることが
できることにより、クロストークやインピーダンス不整
合が生じることがなく、ＬＳＩチップ１を高周波領域で
使用することができる。
【００４８】また、シリコン基板１０中にバッファ機能
を有するトランジスタ回路１５を設けていることで、Ｌ
ＳＩチップ１の出力信号のドライブ能力を電子回路装置
を構成するパッケージ１３内で十分に補うことが可能と
なる。さらに、上述第１〜第４の電子回路装置の製造プ
ロセスにおいて、信号層４およびＧＮＤ層６等の配線層
および外部パッド５は従来と同様の製造プロセスで形成
することができ、また、能動素子を有する電子回路とな
るバッファ機能を有するトランジスタ回路１５も容易に
形成することができるため、高い歩留りが期待できる。
を有するトランジスタ回路１５を設けていることで、Ｌ
ＳＩチップ１の出力信号のドライブ能力を電子回路装置
を構成するパッケージ１３内で十分に補うことが可能と
なる。さらに、上述第１〜第４の電子回路装置の製造プ
ロセスにおいて、信号層４およびＧＮＤ層６等の配線層
および外部パッド５は従来と同様の製造プロセスで形成
することができ、また、能動素子を有する電子回路とな
るバッファ機能を有するトランジスタ回路１５も容易に
形成することができるため、高い歩留りが期待できる。
【００４９】なお、第１，第２および第３の実施例にお
いて、層間絶縁層１１としてポリイミドを用いたが、ポ
リテトラフルオロエチレンを用いても良い。これによ
り、クロストークによるノイズの発生をより一層抑制す
ることができる。
いて、層間絶縁層１１としてポリイミドを用いたが、ポ
リテトラフルオロエチレンを用いても良い。これによ
り、クロストークによるノイズの発生をより一層抑制す
ることができる。
【００５０】
【発明の効果】請求項１記載の電子回路装置によれば、
マイクロバンプボンディングによりシリコン基板上にＬ
ＳＩチップを実装することによって、信号層上に設けた
外部パッドに要する面積を縮小したうえ、外部パッドの
下部のシリコン基板中に能動素子を有する電子回路を設
けたことにより、外部のプリント基板上にバッファ機能
を有するＴＴＬ等の外部回路を実装することが不要とな
る。これにより、実装密度を向上させることができる。
マイクロバンプボンディングによりシリコン基板上にＬ
ＳＩチップを実装することによって、信号層上に設けた
外部パッドに要する面積を縮小したうえ、外部パッドの
下部のシリコン基板中に能動素子を有する電子回路を設
けたことにより、外部のプリント基板上にバッファ機能
を有するＴＴＬ等の外部回路を実装することが不要とな
る。これにより、実装密度を向上させることができる。
【００５１】また、外部パッドの下部のシリコン基板中
に能動素子を有する電子回路を設けたことにより、ＬＳ
Ｉチップ内部にバッファ機能を有する電子回路を組み込
んだ場合よりもシリコン基板の上部の配線層に流れる電
流を低減することができ、かつ、ＬＳＩチップからシリ
コン基板中に設けた電子回路までの配線長は短いことに
より、クロストークなどの伝送不良の起こる原因が激減
される。したがって、高周波領域でのＬＳＩチップの使
用が可能となる。
に能動素子を有する電子回路を設けたことにより、ＬＳ
Ｉチップ内部にバッファ機能を有する電子回路を組み込
んだ場合よりもシリコン基板の上部の配線層に流れる電
流を低減することができ、かつ、ＬＳＩチップからシリ
コン基板中に設けた電子回路までの配線長は短いことに
より、クロストークなどの伝送不良の起こる原因が激減
される。したがって、高周波領域でのＬＳＩチップの使
用が可能となる。
【００５２】さらに、請求項２記載の電子回路装置によ
れば、請求項１記載の電子回路装置において、シリコン
基板中に設けたコンデンサにより、クロストークをより
一層抑制し、ＬＳＩチップの出力信号に対するノイズの
発生を抑制することができる。さらに、請求項３記載の
電子回路装置によれば、請求項２記載の電子回路装置に
おいて、シリコン基板中に設けた抵抗により、電子回路
装置およびプリント基板上の外部回路間のインピーダン
スを整合することができる。
れば、請求項１記載の電子回路装置において、シリコン
基板中に設けたコンデンサにより、クロストークをより
一層抑制し、ＬＳＩチップの出力信号に対するノイズの
発生を抑制することができる。さらに、請求項３記載の
電子回路装置によれば、請求項２記載の電子回路装置に
おいて、シリコン基板中に設けた抵抗により、電子回路
装置およびプリント基板上の外部回路間のインピーダン
スを整合することができる。
【００５３】請求項４記載の電子回路装置によれば、マ
イクロバンプボンディングによりシリコン基板上にＬＳ
Ｉチップを実装することによって、信号層上に設けた外
部パッドに要する面積を縮小したうえ、シリコン基板中
にコンデンサおよび抵抗を設けたことにより、電子回路
装置内部にコンデンサおよび抵抗を設けることができ
る。これにより、実装密度を向上させることができる。
イクロバンプボンディングによりシリコン基板上にＬＳ
Ｉチップを実装することによって、信号層上に設けた外
部パッドに要する面積を縮小したうえ、シリコン基板中
にコンデンサおよび抵抗を設けたことにより、電子回路
装置内部にコンデンサおよび抵抗を設けることができ
る。これにより、実装密度を向上させることができる。
【００５４】また、ＬＳＩチップからコンデンサおよび
抵抗までの配線長は短いために、クロストークなどの伝
送不良が起こる原因が激減される。さらに、シリコン基
板中に設けたコンデンサにより、クロストークによるノ
イズの発生をより一層抑制することができる。したがっ
て、高周波領域でのＬＳＩチップの使用が可能となる。
抵抗までの配線長は短いために、クロストークなどの伝
送不良が起こる原因が激減される。さらに、シリコン基
板中に設けたコンデンサにより、クロストークによるノ
イズの発生をより一層抑制することができる。したがっ
て、高周波領域でのＬＳＩチップの使用が可能となる。
【００５５】また、シリコン基板中に設けた抵抗によ
り、電子回路装置およびプリント基板上の外部回路間の
インピーダンスを整合することができる。請求項５記載
の電子回路装置によれば、請求項１，２，３または４記
載の電子回路装置において、層間絶縁層としてポリテト
ラフルオロエチレンを用いることにより、クロストーク
によるノイズの発生をより一層抑制することができる。
り、電子回路装置およびプリント基板上の外部回路間の
インピーダンスを整合することができる。請求項５記載
の電子回路装置によれば、請求項１，２，３または４記
載の電子回路装置において、層間絶縁層としてポリテト
ラフルオロエチレンを用いることにより、クロストーク
によるノイズの発生をより一層抑制することができる。
【図１】図１はこの発明の第１の実施例の電子回路装置
の構成を示す断面図である。
の構成を示す断面図である。
【図２】図２はこの発明の第１の実施例の電子回路装置
をプリント基板上に実装した様子を示す断面図である。
をプリント基板上に実装した様子を示す断面図である。
【図３】図３はこの発明の第２の実施例の電子回路装置
の構成を示す断面図である。
の構成を示す断面図である。
【図４】図４はこの発明の第３の実施例の電子回路装置
の構成を示す断面図である。
の構成を示す断面図である。
【図５】図５はこの発明の第４の実施例の電子回路装置
の構成を示す断面図である。
の構成を示す断面図である。
【図６】図６は、ワイヤボンディングによりシリコン基
板上に接続したＬＳＩチップの様子を示す平面図であ
る。
板上に接続したＬＳＩチップの様子を示す平面図であ
る。
【図７】図７は図６に示す外部パッドの断面図である。
【図８】図８は、マイクロバンプボンディングによりシ
リコン基板の上部の信号層に電気的に接続したＬＳＩチ
ップの様子を示す平面図である。
リコン基板の上部の信号層に電気的に接続したＬＳＩチ
ップの様子を示す平面図である。
【図９】図９は従来の電子回路装置の構成を示す断面図
である。
である。
【図１０】図１０はプリント基板上に実装した従来の電
子回路装置を示す概略図である。
子回路装置を示す概略図である。
１ ＬＳＩチップ ４ 信号層 ６ ＧＮＤ層 １０ シリコン基板 １１ 層間絶縁層 ２０ 層間絶縁層 １５ バッファ機能を有するトランジスタ回路（電子回
路） １８ コンデンサ １９ 抵抗
路） １８ コンデンサ １９ 抵抗
Claims (5)
- 【請求項１】 シリコン基板の上部に層間絶縁層を介し
て設けたＧＮＤ層および信号層と、この信号層上に設け
た外部パッドの下部の前記シリコン基板中に設けた能動
素子を有する電子回路と、マイクロバンプボンディング
により前記信号層に電気的に接続したＬＳＩチップとを
備え、 前記ＬＳＩチップの出力信号が最後に前記電子回路を経
由して前記外部パッドから外部に出力するようにした電
子回路装置。 - 【請求項２】 前記シリコン基板中にコンデンサを設
け、前記ＬＳＩチップの出力信号が最後に前記電子回路
と前記コンデンサとを前記電子回路および前記コンデン
サの順で経由して前記外部パッドから外部に出力するよ
うにしたことを特徴とする請求項１記載の電子回路装
置。 - 【請求項３】 前記シリコン基板中に抵抗を設け、前記
ＬＳＩチップの出力信号が最後に前記電子回路と前記コ
ンデンサと前記抵抗とを前記電子回路，前記コンデンサ
および前記抵抗の順で経由して前記外部パッドから外部
に出力するようにしたことを特徴とする請求項２記載の
電子回路装置。 - 【請求項４】 シリコン基板の上部に層間絶縁層を介し
て設けたＧＮＤ層および信号層と、この信号層上に設け
た外部パッドの下部の前記シリコン基板中に設けたコン
デンサおよび抵抗と、マイクロバンプボンディングによ
り前記信号層に電気的に接続したＬＳＩチップとを備
え、 前記ＬＳＩチップの出力信号が最後に前記コンデンサと
前記抵抗とを前記コンデンサおよび前記抵抗の順で経由
して前記外部パッドから外部に出力するようにした電子
回路装置。 - 【請求項５】 前記層間絶縁層としてポリテトラフルオ
ロエチレンを用いることを特徴とする請求項１，２，３
または４記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17525291A JP2763691B2 (ja) | 1991-07-16 | 1991-07-16 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17525291A JP2763691B2 (ja) | 1991-07-16 | 1991-07-16 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521699A JPH0521699A (ja) | 1993-01-29 |
| JP2763691B2 true JP2763691B2 (ja) | 1998-06-11 |
Family
ID=15992919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17525291A Expired - Fee Related JP2763691B2 (ja) | 1991-07-16 | 1991-07-16 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763691B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705442B2 (en) | 2020-09-11 | 2023-07-18 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1991
- 1991-07-16 JP JP17525291A patent/JP2763691B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705442B2 (en) | 2020-09-11 | 2023-07-18 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521699A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558595B2 (ja) | 半導体チップ，半導体チップ群及びマルチチップモジュール | |
| JP4917225B2 (ja) | 半導体装置 | |
| JP2001024150A (ja) | 半導体装置 | |
| US6300161B1 (en) | Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise | |
| JPH0846076A (ja) | 半導体パッケージのパッキング構造 | |
| US5319243A (en) | Electronic assembly with first and second substrates | |
| JPH0477469B2 (ja) | ||
| US6759753B2 (en) | Multi-chip package | |
| US7372139B2 (en) | Semiconductor chip package | |
| JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2974159B2 (ja) | 薄膜再分配域を備えた多層モジュール | |
| US7863716B2 (en) | Method and apparatus of power ring positioning to minimize crosstalk | |
| JP2004039689A (ja) | 電子回路装置 | |
| JP2763691B2 (ja) | 電子回路装置 | |
| KR100352778B1 (ko) | 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지 | |
| JP2001177046A (ja) | 半導体装置およびその製造方法 | |
| US20100090325A1 (en) | Semiconductor device | |
| JPH0554697B2 (ja) | ||
| JP2008530798A (ja) | 低速および高速信号経路を有する半導体パッケージ | |
| US20230299051A1 (en) | Semiconductor package having ordered wire arrangement between differential pair connection pads | |
| US11682643B2 (en) | Semiconductor chip having chip pads of different surface areas, and semiconductor package including the same | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| JPH0462457B2 (ja) | ||
| JPS6348128Y2 (ja) | ||
| JPS60154644A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |