JP2753409B2 - 半導体チップの接続装置 - Google Patents

半導体チップの接続装置

Info

Publication number
JP2753409B2
JP2753409B2 JP3238326A JP23832691A JP2753409B2 JP 2753409 B2 JP2753409 B2 JP 2753409B2 JP 3238326 A JP3238326 A JP 3238326A JP 23832691 A JP23832691 A JP 23832691A JP 2753409 B2 JP2753409 B2 JP 2753409B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
film substrate
solder bumps
wiring pattern
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3238326A
Other languages
English (en)
Other versions
JPH0582588A (ja
Inventor
英信 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARUPUSU DENKI KK
Original Assignee
ARUPUSU DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARUPUSU DENKI KK filed Critical ARUPUSU DENKI KK
Priority to JP3238326A priority Critical patent/JP2753409B2/ja
Publication of JPH0582588A publication Critical patent/JPH0582588A/ja
Application granted granted Critical
Publication of JP2753409B2 publication Critical patent/JP2753409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体チップの接続装置
に係り、特に半田バンプが形成された半導体チップを所
定の配線パターンが形成されたフィルム基板に自動的に
接続するための半導体チップの接続装置に関する。
【0002】
【従来の技術】近年、IC、LSI等の半導体チップの
小型化、高集積化および多ピン化に伴い、所定の基板に
これら半導体チップを高密度に接続する技術が不可欠と
なっており、この半導体チップの接続技術として、フィ
ルム状の基板に対して半導体チップを一括して自動的に
実装する半導体チップの接続装置が用いられている。
【0003】図4はこのような従来の半導体チップの接
続装置を示したもので、上面が平坦なボンディング基台
1が配設されており、このボンディング基台1の上方に
は、ボンディングツール2が図示しないエアシリンダ等
の加圧機構により駆動シャフト3を介して昇降自在に配
設されている。
【0004】一方、ICやLSI等の半導体チップ4に
は、図示しない接続パッドが形成されており、この接続
パッド部分には、あらかじめほぼ球形の半田バンプ5が
形成されている。また、フィルム基板6の表面には、銅
箔等からなり前記半導体チップ4の接続パッド部分に対
応する所望形状の配線パターン7が形成されており、前
記フィルム基板6の前記配線パターン7の端子部分に
は、前記配線パターン7の端子部分を露出させるデバイ
スホール8が形成されている。
【0005】前記従来の接続装置において、前記半導体
チップ4とフィルム基板6とを接続する場合は、まず、
図5(a)に示すように、前記ボンディング基台1の上
面に、所定の半導体チップ4をその半田バンプ5の形成
側面が上面側に位置するように載置するとともに、この
半導体チップ4の上方に、フィルム基板6をその配線パ
ターン7の端子部分が前記半導体チップ4の半田バンプ
5部分に位置するように配置する。
【0006】そして、図5(b)に示すように、前記駆
動シャフト3を駆動してボンディングツール2を下降さ
せ、前記配線パターン7の端子部分と半導体チップ4の
半田バンプ5とを所定圧力で圧接させる。この状態で、
加熱することにより、図5(c)に示すように、前記半
田バンプ5を溶融させ、前記半導体チップ4をフィルム
基板6に接続させるようになっている。
【0007】
【発明が解決しようとする課題】しかし、前記従来の半
導体チップ4の接続装置においては、ボンディングツー
ル2によりフィルム基板6の配線パターン7と半導体チ
ップ4の半田バンプ5とを加圧した状態で、半田バンプ
5を溶融して半導体チップ4とフィルム基板6とを接続
するようにしており、前記半田バンプ5の溶融時に、前
記ボンディングツール2の加圧力が加わっているので、
図5(c)に示すように、半田バンプ5の溶融による軟
化により、半田バンプ5が必要以上に押しつぶされてし
まい、これにより、半田バンプ5が横方向に広がり、隣
接する半田バンプ5が接触してしまい、回路のショート
等が発生してしまうという問題を有している。
【0008】このような隣接する半田バンプ5同士の接
触を防止するためには、半導体チップ4の接続パッドお
よびフィルム基板6の配線パターン7の配設ピッチを広
げる必要があり、基板に対する半導体チップ4の高密度
化を図ることができないという問題を有している。
【0009】本発明は前記した点に鑑みてなされたもの
で、半導体チップとフィルム基板の配線パターンとの接
続時に、半田バンプのつぶれを防止して隣接する半田バ
ンプの接触を確実に防止することのできる半導体チップ
の接続装置を提供することを目的とするものである。
【0010】
【課題を解決するための手段】前記目的を達成するため
本発明に係る半導体チップの接続装置は、接続パッド部
分に半田バンプが形成された半導体チップを載置するボ
ンディング基台を配設し、このボンディング基台の上方
に前記半導体チップおよび所定の配線パターンが形成さ
れたフィルム基板を前記ボンディング基台との間で圧接
保持するボンディングツールを昇降動作自在に配設し、
前記ボンディング基台の上面に半導体チップを載置する
とともに、この半導体チップの上方に前記フィルム基板
を配置し、前記ボンディングツールを駆動して前記半導
体チップの半田バンプと前記フィルム基板の配線パター
ンとを圧接させた状態で加熱して前記半田バンプを溶融
させることにより、前記半導体チップとフィルム基板の
配線パターンとを接続する半導体チップの接続装置にお
いて、前記半導体チップおよびフィルム基板の圧接時
に、前記ボンディング基台と前記ボンディングツールと
の間隙寸法を任意の寸法に保持するストッパ機構を設け
たことを特徴とするものである。
【0011】
【作用】本発明によれば、ボンディング基台の上面に半
導体チップを載置するとともに、この半導体チップの上
方にフィルム基板を配置し、ボンディングツールを駆動
して前記半導体チップの半田バンプと前記フィルム基板
の配線パターンとを圧接させた状態で加熱することによ
り、前記半導体チップとフィルム基板の配線パターンと
を接続するようにしており、この接続時に、ストッパ機
構により、前記ボンディングツールとボンディング基台
との間隙寸法を一定に保持するようにしているので、ボ
ンディングツールにより半田バンプが必要以上に押しつ
ぶされてしまうことがなく、その結果、隣接する半田バ
ンプ同士が接触して回路がショートしてしまうことを確
実に防止することができ、基板に対する半導体チップの
高密度化を図ることができるものである。
【0012】
【実施例】以下、本発明の実施例を図1乃至図3を参照
して説明する。
【0013】図1は本発明に係る半導体チップの接続装
置の一実施例を示したもので、上面が平坦なボンディン
グ基台1が配設されており、このボンディング基台1の
上方には、ボンディングツール2が図示しないエアシリ
ンダ等の加圧機構により駆動シャフト3を介して昇降自
在に配設されている。また、本実施例においては、前記
駆動シャフト3の上方には、ストッパ機構としての円板
状のシャフトストッパ9が固着されており、前記駆動シ
ャフト3の外周近傍であって前記シャフトストッパ9の
下方には、前記駆動シャフト3の下降動作時に前記シャ
フトストッパ9に当接して前記ボンディングツール2の
下面と前記ボンディング基台1との間隙を一定に規制す
るストッパ受け10が配設されている。
【0014】一方、ICやLSI等の半導体チップ4の
図示しない接続パッド部分には、あらかじめほぼ球形の
半田バンプ5が形成されており、また、フィルム基板6
の表面には、銅箔等からなる所望形状の配線パターン7
およびこの配線パターン7の端子部分を露出させるデバ
イスホール8がそれぞれ形成されている。
【0015】次に、本実施例の作用について説明する。
【0016】まず、図2(a)に示すように、前記ボン
ディング基台1の上面に、所定の半導体チップ4をその
半田バンプ5の形成側面が上面側に位置するように載置
するとともに、この半導体チップ4の上方に、フィルム
基板6をその配線パターン7の端子部分が前記半導体チ
ップ4の半田バンプ5部分に位置するように配置する。
【0017】そして、前記駆動シャフト3を駆動してボ
ンディングツール2を下降させ、前記配線パターン7の
端子部分と半導体チップ4の半田バンプ5とを所定圧力
で圧接させる。このとき、図2(b)に示すように、前
記駆動シャフト3のシャフトストッパ9がストッパ受け
10に当接され、これにより、前記ボンディングツール
2の下面とボンディング基台1の上面との間隙寸法は、
一定に保持されている。
【0018】この状態で、加熱することにより、前記半
田バンプ5を溶融させ、前記半導体チップ4をフィルム
基板6に接続させるようになっている。
【0019】したがって、本実施例においては、駆動シ
ャフト3のシャフトストッパ9をストッパ受け10に当
接させ、前記ボンディングツール2の下面とボンディン
グ基台1の上面との間隙寸法を一定に保持した状態で、
半田バンプ5を溶融して半導体チップ4とフィルム基板
6とを接続するようにしているので、加熱により半田バ
ンプ5が軟化しても、ボンディングツール2により半田
バンプ5が必要以上に押しつぶされてしまうことがな
い。その結果、隣接する半田バンプ5同士が接触して回
路がショートしてしまうことを確実に防止することがで
き、半導体チップ4の接続パッドおよびフィルム基板6
の配線パターン7の配設ピッチを広げる必要がなく、基
板に対する半導体チップ4の高密度化を図ることができ
る。
【0020】また、図3は本発明の他の実施例を示した
もので、上面が平坦なボンディング基台1の両側には、
ストッパ機構としてのブロック状の基台ストッパ11が
配設されており、この基台ストッパ11の高さ寸法は、
半導体チップ4に形成される半田バンプ5が押しつぶさ
れない高さに設定されている。また、このボンディング
基台1の上方には、ボンディングツール2が図示しない
エアシリンダ等の加圧機構により駆動シャフト3を介し
て昇降自在に配設されており、本実施例においては、前
記駆動シャフト3には、シャフトストッパは設けられて
いない。
【0021】その他の部分は前記実施例のものと同様で
あるので、その説明を省略する。
【0022】本実施例においては、ボンディング基台1
の上面に半導体チップ4を載置するとともに、この半導
体チップ4の上方に、フィルム基板6を配置した状態
で、前記駆動シャフト3を駆動してボンディングツール
2を下降させ、前記配線パターン7の端子部分と半導体
チップ4の半田バンプ5とを所定圧力で圧接させる。こ
のとき、本実施例においては、前記ボンディングツール
2の下面が前記フィルム基板6および配線パターン7を
それぞれ介して基台ストッパ11に当接され、これによ
り、前記ボンディングツール2の下面とボンディング基
台1の上面との間隙寸法を一定に保持するようになって
いる。
【0023】その後、加熱して前記半田バンプ5を溶融
させることにより、前記半導体チップ4をフィルム基板
6の配線パターン7に接続するようになっている。
【0024】したがって、本実施例においても前記実施
例と同様に、前記ボンディングツール2の下面を基台ス
トッパ11に当接させ、これにより、前記ボンディング
ツール2の下面とボンディング基台1の上面との間隙寸
法を一定に保持した状態で、半田バンプ5を溶融して半
導体チップ4とフィルム基板6とを接続するようにして
いるので、ボンディングツール2により半田バンプ5が
必要以上に押しつぶされてしまうことがなく、その結
果、隣接する半田バンプ5同士が接触して回路がショー
トしてしまうことを確実に防止することができ、基板に
対する半導体チップの高密度化を図ることができる。
【0025】なお、本発明は前記実施例に限定されるも
のではなく、例えば、前記駆動シャフトをパルスモータ
により駆動する場合は、駆動パルスのプログラム設定に
より、駆動シャフトの下降停止位置を制御する等、必要
に応じて種々変更することができるものである。
【0026】
【発明の効果】以上述べたように本発明に係る半導体チ
ップの接続装置は、ストッパ機構により、ボンディング
ツールとボンディング基台との間隙寸法を一定に保持し
た状態で、半田バンプを溶融して半導体チップとフィル
ム基板とを接続するようにしているので、ボンディング
ツールにより半田バンプが必要以上に押しつぶされてし
まうことがなく、その結果、隣接する半田バンプ同士が
接触して回路がショートしてしまうことを確実に防止す
ることができ、基板に対する半導体チップの高密度化を
図ることができる等の効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの接続装置の一実施
例を示す概略正面図
【図2】図2(a)は半田バンプと配線パターンとの接
続前の状態を示す説明図、図2(b)は半田バンプと配
線パターンとの接続後の状態を示す説明図
【図3】本発明の他の実施例を示す概略正面図
【図4】従来の半導体チップの接続装置を示す概略正面
【図5】図5(a)は従来の半田バンプと配線パターン
との接続前の状態を示す説明図、図5(b)は半田バン
プ加熱前の状態を示す説明図、図5(c)は半田バンプ
と配線パターンとの接続後の状態を示す説明図
【符号の説明】 1 ボンディング基台 2 ボンディングツール 3 駆動シャフト 4 半導体チップ 5 半田バンプ 6 フィルム基板 7 配線パターン 8 デバイスホール 9 シャフトストッパ 10 ストッパ受け 11 基台ストッパ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 接続パッド部分に半田バンプが形成され
    た半導体チップを載置するボンディング基台を配設し、
    このボンディング基台の上方に前記半導体チップおよび
    所定の配線パターンが形成されたフィルム基板を前記ボ
    ンディング基台との間で圧接保持するボンディングツー
    ルを昇降動作自在に配設し、前記ボンディング基台の上
    面に半導体チップを載置するとともに、この半導体チッ
    プの上方に前記フィルム基板を配置し、前記ボンディン
    グツールを駆動して前記半導体チップの半田バンプと前
    記フィルム基板の配線パターンとを圧接させた状態で加
    熱して前記半田バンプを溶融させることにより、前記半
    導体チップとフィルム基板の配線パターンとを接続する
    半導体チップの接続装置において、前記半導体チップお
    よびフィルム基板の圧接時に、前記ボンディング基台と
    前記ボンディングツールとの間隙寸法を任意の寸法に保
    持するストッパ機構を設けたことを特徴とする半導体チ
    ップの接続装置。
JP3238326A 1991-09-18 1991-09-18 半導体チップの接続装置 Expired - Fee Related JP2753409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3238326A JP2753409B2 (ja) 1991-09-18 1991-09-18 半導体チップの接続装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238326A JP2753409B2 (ja) 1991-09-18 1991-09-18 半導体チップの接続装置

Publications (2)

Publication Number Publication Date
JPH0582588A JPH0582588A (ja) 1993-04-02
JP2753409B2 true JP2753409B2 (ja) 1998-05-20

Family

ID=17028549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238326A Expired - Fee Related JP2753409B2 (ja) 1991-09-18 1991-09-18 半導体チップの接続装置

Country Status (1)

Country Link
JP (1) JP2753409B2 (ja)

Also Published As

Publication number Publication date
JPH0582588A (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
US9545014B2 (en) Flip chip interconnect solder mask
US7275676B2 (en) Apparatus for locating conductive spheres utilizing screen and hopper of solder balls
TW523839B (en) Electronic device and its manufacturing method
US20090045507A1 (en) Flip chip interconnection
JP2753409B2 (ja) 半導体チップの接続装置
US6012626A (en) Method of forming ball grid array contacts
JP2793766B2 (ja) 導電ペースト転写方法
US7500308B2 (en) Method of detaching electronic component from printed circuit board
JP2001257229A (ja) バンプを有する電子部品及びその実装方法
KR100369392B1 (ko) 반도체 패키지 제조를 위한 웨이퍼와 써킷 테이프 가열가압 장치
JP3235192B2 (ja) 配線基板の接続方法
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JP3253761B2 (ja) アウタリ−ドボンディング装置および方法
KR100709129B1 (ko) 플립 칩 패키지 제조 방법
JP3163707B2 (ja) 配線基板
JPH05251505A (ja) Icチップのエリアテープへの接続方法
JPH1074803A (ja) 電子部品及びその実装方法
JPH09116257A (ja) ハンダバンプ形成方法
US20070148950A1 (en) Object and bonding method thereof
JPH11204687A (ja) バンプ形成方法及びバンプ形成装置
JPH11243156A (ja) 半導体装置
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JP2641405B2 (ja) 電子部品の実装装置及び実装方法
JP2004006682A (ja) 半導体装置の実装方法
JPH10126047A (ja) ボールグリッドアレイプリント配線板の半田バンプ形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees