JP2752791B2

JP2752791B2 - 固体撮像装置およびそれに用いる固体撮像素子

Info

Publication number: JP2752791B2
Application number: JP5512004A
Authority: JP
Inventors: 直樹樫村; 一博川村
Original assignee: Ikegami Tsushinki Co Ltd
Current assignee: Ikegami Tsushinki Co Ltd
Priority date: 1992-01-08
Filing date: 1993-01-07
Publication date: 1998-05-18
Anticipated expiration: 2013-05-18

Description

【発明の詳細な説明】技術分野本発明は、撮像すべき物体の像を受け、駆動パルスに
同期して前記物体の像を表す画像信号を発生する固体撮
像素子と、この固体撮像素子に供給される駆動パルスを
発生する駆動手段と、前記固体撮像素子から読み出され
た画像信号を、前記駆動パルスと同期したサンプリング
パルスによってサンプリングしてサンプリングされた画
像信号を発生するサンプリング手段と、このサンプリン
グ手段に供給されるサンプリングパルスを発生する手段
と、前記サンプリングされた画像信号をA/D変換用サン
プリングパルスによってディジタル画像信号に変換する
A/D変換手段と、このA/D変換手段に供給されるA/D変換
用サンプリングパルスを発生する手段とを具える固体撮
像装置およびこのような固体撮像装置に用いる固体撮像
素子に関するものである。

背景技術撮像素子として固体撮像素子を用いたテレビジョンカ
メラは種々のものが提案されているが、固体撮像素子と
してCCD（Charge Coupled Device）を用いたものが広く
実用化されている。このCCDカメラにおいては、CCDから
読み出した信号を先ず、サンプリング回路、例えば相関
２重サンプリング回路によってサンプリングした後、ク
ロックノイズを除去するためのフィルタ処理や利得調
整、非線形処理などのアナログ処理回路に通し、さらに
A/D変換器によってディジタル画像信号に変換してサン
プリングしてテレビジョン画像信号を取り出すようにし
ている。A/D変換器においては、先ずアナログ画像信号
をサンプル／ホールド回路によってサンプリング・ホー
ルドし、このホールドした信号をディジタル信号に変換
するようにしている。また、A/D変換器としてフラッシ
ュタイプのA/D変換器を用いる場合には、入力アナログ
画像信号を直接ディジタル画像信号に変換するようにし
ているが、この場合でもA/D変換はサンプリングパルス
に同期して行われている。本明細書においては、A/D変
換器において用いられるサンプリングパルスを相関二重
サンプリング回路において用いられるサンプリングパル
スとは区別するために、前者のサンプリングパルスをA/
D変換用サンプリングパルスと称することにする。

図１は従来の固体撮像装置の構成を示すものであり、
CCD1を、基準発振器（OSC）２から発生される基準クロ
ックを受けてCCDの駆動信号を発生するCCD駆動ゲートア
レイ３からの駆動パスルによって読み出し、この信号を
相関二重サンプリング回路４でサンプリングし、さらに
この信号を低域通過フィルタ５に通してクロックノイズ
を除去するとともに利得調整や非線形処理などを行うア
ナログ処理回路６に通し、A/D変換回路７においてA/D変
換用サンプリングパルスを用いてアナログ−ディジタル
変換してディジタルテレビジョン画像信号を得るように
している。

上述した相関二重サンプリング回路４はCCD駆動ゲー
トアレイ３から発生される位相の異なるサンプリングパ
ルスによって駆動される３個のサンプル・ホールド回路
4a,4b,4cを有し、図2Aに示すようにCCD1から読み出した
信号を２つのサンプリングタイミング、すなわち零信号
期間内の黒レベルサンプリング点Ｂでサンプリングした
サンプリング値（ブラックサンプル）と信号期間内の白
レベルサンプリング点Ｗでサンプリングしたサンプリン
グ値（ホワイトサンプル）との差を差動アンプ4dで求め
るものであるが、この相関二重サンプリング回路はCCD
の直後にあり、アナログ処理回路６を通っていない信号
を処理するものであるから、この部分でのサンプリング
パルスの位相とCCD1から読み出された信号の位相との差
異の経時変化は少なく安定であるため余り問題とはなら
ない。

相関二重サンプリング回路４から得られる画像信号は
低域通過フィルタ５およびアナログ処理回路６に通され
た後、A/D変換回路７においてサンプリングされる。本
例のA/D変換回路７はフラッシュタイプのものではな
く、サンプル・ホールド回路7aと、A/D変換器7bとを有
する通常のタイプのものである。このA/D変換回路７の
サンプル・ホールド回路7aでのサンプリングタイミング
を決めるためのA/D変換用サンプリングパルスは基準発
振器２から発生させるようにしている。このようにし
て、CCD1における信号の読み出しタイミングとA/D変換
回路７でのサンプリングのタイミングとを一致させるよ
うにしている。

このようなCCDを有する固体撮像装置においては、A/D
変換回路７におけるA/D変換用サンプリングパルスの位
相が、相関二重サンプリング回路４でのサンプリングパ
ルスの位相と正しい関係にあるときは、図３に示すよう
な方法で最高空間周波数を有する白黒の縞模様パターン
を撮像する場合に、図2Bに示すような信号が低域通過フ
ィルタ５に入力され、図2Cに示すような信号が低域通過
フィルタ５から読み出されるようになる。この信号を図
2Dに示すように理想的な位相を有するA/D変換用サンプ
リングパルスでサンプリングすると、図2Eに示すように
理想的なレベルでサンプリングが行われることになる。
このようにしてCCD1から読み出され、相関二重サンプリ
ング回路４でサンプリングされたアナログ画像信号は、
所望の最高空間周波数を有するディジタル画像信号に変
換されることになる。しかしながら、このA/D変換用サ
ンプリングパルスの位相が図2Fに示すようにずれると、
A/D変換回路７では理想的なレベルでのサンプリングが
行われなくなり、図2Gに示すように元の白黒縞模様パタ
ーンを再現できなくなってしまう。このサンプリングの
タイミングを所定のものとするために、基準発振器２か
らA/D変換回路７のサンプル／ホールド回路7aに供給さ
れるA/D変換用サンプリングパルスの位相を調整するた
めのパルス位相調整器８を設けている。また、相関二重
サンプリング回路４へ供給されるサンプリングパルスの
位相を調整するように、パルス位相調整器９および10を
設けている。これらのパルス位相調整器８〜10は、パル
スの位相を手動で調整するための回路で、可変抵抗、コ
ンデンサおよびバッファアンプで構成されているが、こ
れ以外の方法でパルス位相を調整することもできる。

図１に示す従来の固体撮像装置においては、アナログ
画像信号を、サンプル／ホールド回路7aおよびA/D変換
器7bを有する通常のA/D変換回路７でディジタル画像信
号に変換しているが、このようなA/D変換回路の代わり
に、サンプル／ホールド回路を持たないフラッシュタイ
プのA/D変換回路を用いることもできる。この場合に
は、図１において鎖線で示すように、A/D変換用サンプ
リングパルスをA/D変換器7bに供給すれば良い。

上述したように、CCD1から読み出した信号を相関二重
サンプリング回路４でサンプリングするタイミングを調
整するためにパルス位相調整器９および10が設けられ、
A/D変換回路７でのA/D変換用サンプリングパルスの位相
を調整するために位相調整器８が設けられている。初期
設定時にこれらのパルス位相調整器を調整して最適な位
相関係が得られるようにしている。しかしながら、固体
撮像装置の使用中に上述したサンプリングパルスの位相
関係が理想的なものからずれる恐れがあるので、再度調
整をやり直す必要がある。その理由は、CCD駆動ゲート
アレイ３はMOS構造を有しており、基準発振器２からク
ロックを受け取るタイミングからCCD駆動パルスを発生
するタイミングまでの時間的ずれが素子のばらつきや温
度変化によって10〜20ns程度変動すること、前記フラッ
シュタイプのA/D変換回路７で、サンプリングパルスを
受けてから実際のサンプリングが行われるまでの時間遅
れの変動がやはり10数ns程度あること、および前記フラ
ッシュタイプのA/D変換回路７は信号に対して遅れを与
える低域通過フィルタ５およびアナログ処理回路６の後
段に設けられているので、これらの回路の遅れ時間によ
ってA/D変換回路７に供給される信号と、サンプリング
パルスとの相対的な位相は遅れ時間によって影響を受け
るためである。

このため、初期設定を行った後でも図2Cおよび2Dに示
すように最適なタイミングでサンプリングが行われなく
なり、所望の画像信号が得られなくなってしまう欠点が
ある。上述したように相関二重サンプリング回路４での
位相のずれはそれほど大きくないので、パルス位相調整
器９および10は再調整する必要は必ずしもないが、低域
フィルタ５やアナログ処理回路６での遅れ時間は、経時
変化、経年変化、温度変化により相当大きく変動するの
で、A/D変換回路７に対するA/D変換用サンプリングパル
スの位相を制御する位相調整器８は使用中においても再
調整する必要がある。

このような変動は１つ１つは小さなものであるが、総
合した変動は高周波帯域の信号をサンプリングするシス
テムにおいては無視できない値となる。日本で採用され
ている現行のカラーテレビジョン方式であるNTSC方式の
信号を処理するシステムでは、サンプリング周期は70ns
であるが、近い将来サンプリング周期は50ns以下となる
可能性があり、10ns程度の変動でも許容できなくなる。
さらにハイビジョンのシステムにおいてはサンプリング
周期は14nsとなり、１〜2ns程度のきわめて僅かな変動
でも無視できなくなる。

上述したように固体撮像装置においては、サンプリン
グのタイミングを初期調整するとともに使用中も再調整
する必要があるが、従来この調整を行うに当たっては、
図３に示すように、三脚12に載せた固体撮像装置13の前
方に水平方向の最高周波数において白黒を繰り返すパタ
ーンを描いたテストチャート14を置き、照明装置15によ
ってこれを一様に照明し、固体撮像装置の水平、垂直を
テストチャートのパターンの方向に正しく調整して三脚
を固定し、さらにパターンの周期と固体撮像装置の撮像
素子との配列が理想的となるように微調整した後、A/D
変換して得られる画像信号をロジックアナライザで観測
したり、一旦D/A変換した後、オッシロスコープで観測
しながら図１に示すパルス位相調整器８および９を微妙
に調整していた。このような調整方法は、テストチャー
ト14と固体撮像装置の撮像素子とを所定の関係に設定す
るのが非常に面倒であり、熟練を要するとともに時間も
かかる欠点があり、さらに調整が正確でないと、サンプ
リングタイミングが理想的な位置からずれてしまい、最
高周波数の画像信号が得られない欠点がある。また、三
脚12、テストチャート14、照明装置15などが必要とな
り、特に再調整においてはこれらを準備することができ
ない場合もあり、その場合には再調整を行うことができ
ない欠点もある。

本発明の目的は上述した従来の欠点を除去し、三脚、
テストチャート、照明装置などを用いることなく、した
がって熟練を要することなく短時間で上述した固体撮像
素子の読み出しタイミングに対してA/D変換のためのサ
ンプリングパルスの位相を調整することができる固体撮
像装置およびそのような固体撮像装置に用いる固体撮像
素子を提供しようとするものである。

発明の開示本発明は、撮像すべき物体の像を受け、駆動パルスに
同期して前記物体の像を表す画像信号を発生する固体撮
像素子と、この固体撮像素子に供給される駆動パルスを
発生する駆動手段と、前記固体撮像素子から読み出され
た画像信号を、前記駆動パルスと同期したサンプリング
パルスによってサンプリングしてサンプリングされた画
像信号を発生するサンプリング手段と、このサンプリン
グ手段に供給されるサンプリングパルスを発生する手段
と、前記サンプリングされた画像信号をA/D変換用サン
プリングパルスによってディジタル画像信号に変換する
A/D変換手段と、このA/D変換手段に供給されるA/D変換
用サンプリングパルスを発生する手段とを具える固体撮
像装置において、前記サンプリングパルスと同期し、少
なくとも２個の順次の画素の間でレベルが交互に変化す
る試験信号を発生させる試験信号発生手段を設け、この
試験信号をサンプリングして得られる信号に基づいてサ
ンプリングパルスの位相を調整し得るように構成したこ
とを特徴とするものである。

このような本発明の固体撮像装置においては、少なく
とも２個の順次の画素の間でレベルが交互に変化する試
験信号を固体撮像装置の内部でそれを読み出す駆動パル
スと同期して発生させるようにしたので、従来のように
テストチャートを撮像することなく、きわめて正確な試
験信号を得ることができ、したがってサンプリングタイ
ミングの調整を簡単かつ正確に行うことができる。

本発明の固体撮像素子は、被写体像を受けてその画像
信号を発生する映像部と、この映像部で発生された電荷
を転送して画像信号を出力する転送部と、前記画像信号
と同期して画素毎にレベルが交互に変化し、画像信号の
サンプリングタイミングを調整するための試験信号を発
生する試験信号発生部とを同一の半導体チップに一体的
に形成するかまたはこれらを同一のパッケージ内に一体
的に形成し、これら映像部、転送部および試験信号発生
部を共通の駆動パルスによって読み出すように構成した
ことを特徴とするものである。

このような本発明の固体撮像素子においては、それ自
体によって試験信号を発生させることができるので、構
成が簡単になるとともに映像部から映像信号を読み出す
ための駆動パルスによって試験信号を発生させるように
したので、常に映像信号と同期した試験信号を得ること
ができ、サンプリングタイミングの調整を正確に行うこ
とができる。

本発明による固体撮像装置の好適実施例においては、
サンプリング手段によってサンプリングされ、A/D変換
手段によって変換された順次のディジタル試験信号の差
の絶対値を求め、その積算値が最大となるようにA/D変
換用サンプリングパルスの位相を制御するようにする。

さらに、本発明による固体撮像装置の他の好適実施例
においては、A/D変換手段に入力されるアナログ試験信
号の位相と、A/D変換用サンプリングパルスの位相とを
比較し、この比較結果に基づいてA/D変換用サンプリン
グパルスの位相を制御するようにする。

また、本発明の固体撮像装置の応用例として、複数の
固体撮像素子を使用した固体撮像装置における固体撮像
素子の出力信号相互間の位相合わせや、相関二重サンプ
リング回路での出力信号のサンプリングタイミングまた
はクロック信号との位相合わせを容易に行うことができ
る。

例えばアメリカ特許第4,675,549号明細書には、CCDを
形成した半導体チップ内に、黒レベルの画像信号を発生
できるセル領域と、白レベルの画像信号を発生できるセ
ル領域とを一体的に形成し、本来の画像信号の読み出し
とともにこれらのセル領域を読み出すことが開示されて
いる。しかし、この従来の固体撮像素子においては、こ
れらのセル領域から読み出した信号をそれぞれ黒および
白の画像信号の基準レベルとして使用するものであると
ともにこれらの黒および白のセル領域を交互に読み出す
ものではないので、本発明のようなサンプリングパルス
の位相を制御することはできない。

図面の簡単な説明図１は、従来公知の固体撮像装置の構成を示すブロッ
ク図である。

図2A〜Ｇは、同じくその動作を説明するための信号波
形図である。

図３は、従来の装置においてサンプリングパルスのタ
イミングを調整するための構成を示す線図である。

図４は、本発明による固体撮像装置の一実施例の構成
を示すブロック図である。

図5A〜Ｈは、同じくその動作を説明するための信号波
形図である。

図６は、本発明による固体撮像装置の他の実施例にお
ける動作を表すフローチャートである。

図７は、本発明による固体撮像装置の他の実施例の構
成の一例を示すブロック図である。

図８は本発明による固体撮像装置の他の実施例の構成
を示すブロック図である。

図9A〜Ｉは同じくその動作を説明するための信号波形
図である。

図10は図８に示した本発明による固体撮像装置の変形
例の構成を示すブロック図である。

図11は図10に示す周波数逓倍器の一実施例の構成を示
すブロック図である。

図12は図８および10に示すアナログタイプの可変遅延
線の一例の構成を示す回路図である。

図13は図８に示す本発明による固体撮像装置の他の変
形例の構成を示すブロック図である。

図14A〜Ｅは同じくその動作を説明するための信号波
形図である。

図15は図８に示した本発明による固体撮像装置のさら
に他の変形例の構成を示すブロック図である。

図16A〜Ｉは同じくその動作を説明するための信号波
形図である。

図17AおよびＢは、本発明による固体撮像素子の一実
施例の構成を示す図である。

図18は、本発明による試験信号を示す波形図である。

図19は、本発明による固体撮像素子の他の実施例の構
成を示す図である。

図20は、本発明による固体撮像素子のさらに他の実施
例の構成を示す図である。

図21は、本発明による固体撮像素子のさらに他の実施
例の構成を示す図である。

図22は、本発明による固体撮像素子のさらに他の実施
例の構成を示す図である。

図23は、図21に示す本発明の固体撮像素子の変形例の
構成を示す図である。

図24は、本発明による固体撮像装置を適用したカラー
テレビジョンカメラの一実施例の構成を示す図である。

図25は、本発明による固体撮像装置を適用したカラー
テレビジョンカメラの他の実施例の構成を示す図であ
る。

図26は、本発明による固体撮像装置を適用したカラー
テレビジョンカメラのさらに他の実施例の構成を示す図
である。

図27は、本発明による固体撮像装置を適用したカラー
テレビジョンカメラのさらに他の実施例の構成を示す図
である。

発明を実施するための最良の形態以下図面を参照して本発明を詳細に説明する。

図４は本発明による固体撮像装置の一実施例の構成を
示す線図である。本例においては、固体撮像素子として
CCD21を使用し、このCCDから読み出される信号の水平ブ
ランキング期間中に試験信号を混在させるように構成
し、この試験信号に基づいてサンプリングのタイミング
を自動的に調整するように構成したものである。このよ
うに試験信号を読み出すことができるCCD21の具体的な
構成については後に説明する。基準発振器22を設け、こ
れから発生される基準クロックをCCD駆動ゲートアレイ2
3に供給し、CCDを読み出すための駆動パルスと、相関二
重サンプリング回路24に対する２つのサンプリングパル
スを発生させる。相関二重サンプリング回路24は３個の
サンプル・ホールド回路24a,24b,24cと、差動増幅器24d
とを具えるものであり、その構成および動作は従来のも
のと同様である。この相関二重サンプリング回路24の出
力信号を、低域通過フィルタ25およびアナログ処理回路
26を経てA/D変換回路27に供給する。このA/D変換回路27
は、サンプル・ホールド回路27aと、A/D変換器27bとを
有する通常のものである。

本実施例では、A/D変換回路27はサンプル・ホールド
回路27aを内蔵するタイプであるが、サンプル・ホール
ド回路を内蔵しないタイプA/D変換回路を使用すること
も勿論可能である。そのような場合には、A/D変換回路
の前段にサンプル・ホールド回路を付加し、このサンプ
ル・ホールド回路に位相の調整されたA/D変換用サンプ
リングパルスを供給するようにすれば良い。

さらに、サンプル・ホールド回路を必要としない高性
能のフラッシュタイプのA/D変換回路を使用する場合に
は、サンプル・ホールド回路27aは不要となるが、A/D変
換用サンプリングパルスをA/D変換器に供給する必要は
ある。また、CCDの出力信号をサンプリングするため
に、相関二重サンプリング回路24を使用してしるが、他
の代用回路に置き換えるかまたはこのようなサンプリン
グ回路を使用しなくても良い。

図４に示す固体撮像装置は本発明による固体撮像装置
の一実施例を示すものであるが、上述した相関二重サン
プリング回路および／またはアナログ回路は本発明を実
施する上で必ずしも必要ではない。

本実施例においては、CCD21から読み出され、所定の
処理を行った後にA/D変換回路27の出力信号中に含まれ
る試験信号を取り出し、このディジタル化した試験信号
が所定のものとなるようにA/D変換回路27に供給するサ
ンプリングパルスの位相を自動的に最適な値に調整する
ようにする。CCD21から読み出される試験信号は、最低
限順次の２サイクルにおいて、交互に白および黒レベル
となる信号であれば良いが、本例においては水平ブラン
キング期間中に10サイクルに亘って交互に白および黒の
レベルとなる試験信号を使用し、これらの白および黒レ
ベルのピーク・ツー・ピーク値を検出するものとする。
このために、A/D変換回路27の出力信号を１クロック周
期の遅延時間を有する遅延回路28に通し、遅延した信号
と非遅延信号との差を減算回路29で求め、さらにこの減
算回路の出力信号を絶対値回路30に供給して、差の絶対
値を求める。このようにして求めたピーク・ツー・ピー
ク値は試験信号を最適の位相位置でサンプリングしたと
きに最大となり、最適位相位置からずれるのに伴って減
少するものである。

さらに、絶対値回路０の出力信号を、試験信号発生期
間中だけオンとなるスイッチ31を経て加算回路32の一方
に供給し、この加算回路の出力信号を１クロック周期の
遅延時間を有する遅延回路33に供給し、この遅延回路の
出力信号を加算回路32の他方の入力端子に供給する。こ
れらの加算回路および遅延回路33は積分回路を構成し、
スイッチ31がオンとなっている期間中に絶対値回路30か
ら供給される試験信号の絶対値、すなわちピーク・ツー
・ピーク値を積算する。このようにして或る水平ブラン
キング期間中にCCD21が読み出された試験信号について
のピーク・ツー・ピーク値の絶対値の積分値を第１のバ
ッファメモリ34に記憶する。この第１のバッファメモリ
34に記憶した積分値は後に第２のバッファメモリ35に転
送してそこに記憶する。第１のバッファメモリ34に記憶
されている積分値と、第２のバッファメモリ35に記憶さ
れている積分値、すなわち１つ前の水平ブランキング期
間中に検出された試験信号のピーク・ツー・ピーク値の
絶対値の積分値とを比較回路36において比較し、この比
較回路から出力されるディジタルコード信号をディジタ
ルコード変換回路37に供給し、このディジタルコード変
換回路の出力信号によって、基準発振器22からA/D変換
回路27に到るサンプリングパルスの伝達経路中に挿入し
たディジタル可変遅延回路38に供給し、A/D変換用サン
プリングパルスの位相を調整するようにする。

すなわち、比較回路36は、第１のバッファメモリ34の
積分値の方が第２のバッファメモリ35の積分値よりも大
きい場合には、ライン39にディジタルコードを出力し、
小さい場合にはライン40にディジタルコードを出力する
ように構成する。そして、ライン39にディジタルコード
が供給される場合には、ディジタル可変遅延回路38はA/
D変換用サンプリングパルスの位相を進めるように制御
コードをディジタルコード変換回路37から受け、ライン
40にディジタルコードが供給される場合にはA/D変換用
サンプリングパルスの位相を遅らせるような制御コード
を受けるようにする。したがって、例えばライン39にデ
ィジタルコードが出力され、A/D変換用サンプリングパ
ルスの位相を進める方向に制御を行っている場合、第１
のバッファメモリ34に記憶される積分値が第２のバッフ
ァメモリ35に記憶されている積分値よりも大きいとき
は、さらにライン39にディジタルコードが出力され、A/
D変換用サンプリングパルスの位相はさらに進められ
る。すなわち、A/D変換用サンプリングパルスの位相は
最適な値に向かって徐々に偏移して行く。最適な値に達
した後は、第１のバッファメモリ35の積分値は第２のバ
ッファメモリ36の積分値よりも小さくなり、したがって
比較回路36はライン40に制御コードを供給し、これに応
じてA/D変換用サンプリングパルスの位相は遅らされる
ことになる。この場合、最適値を中心としてハンチング
を起こすことになるが、このようなハンチングが望まし
くない場合には、最適値を中心としてある程度以下の値
でハンチングを起こす恐れがある場合には、制御コード
を停止の制御コードに固定してサンプリングパルスの位
相を固定するように比較回路36を構成することもでき
る。上記の方法では、試験信号のレベル比較の精度を上
げるために積分を行っているが、他の方法によっても実
現できる。

ディジタル可変遅延回路38は、例えば１ステップ当た
りの位相の偏移が1nsec程度で、合計で70ステップの調
整が可能なディジタル可変遅延線を以て構成することが
できるが、さらに微妙な調整が必要な場合には、１ステ
ップ当たりの位相の偏移が5psec程度で、合計で2000ス
テップの調整が可能なディジタル可変遅延線を以て構成
することもできる。一般的には、１クロック周期（NTSC
方式では約70nsec、ハイビジョンでは14nsec）の数十分
の１ないし百分の１程度のステップを以て、少なくとも
１クロック周期程度の時間巾に亘って位相を調整できる
ようなディジタル可変遅延線を以て構成することができ
る。

次に、上述した実施例において、A/D変換用サンプリ
ングパルスの位相を最適な値に調整する動作を図５に示
す信号波形図をも参照して説明する。

図5AはA/D変換回路27の入力信号を示すものであり、
図5BはA/D変換回路27の出力信号を示すものであり、図5
Cは遅延回路28で１クロック周期遅延した信号を示すも
のであり、図5Dは減算回路29の出力信号を示すものであ
り、図5Eは絶対値回路30の出力信号を示すものであり、
図5Fはスイッチ31の駆動信号であり、１水平ブランキン
グ期間中に読み出された試験信号を処理する期間中だけ
高論理レベル（スイッチはオン）となり、それ以外の期
間中は低論理レベル（スイッチはオフ）となっている。
図5Gは積分回路を構成する１クロック周期遅延回路33の
出力積分値を示すものであり、図5Hはこの積分値を第１
バッファメモリ34に記憶するための書換えパルスであ
り、このパルスによって加算回路32もクリアするように
している。このようにして水平ブランキング期間中に読
み出された試験信号のピーク−ピーク値の積分値が求め
られ、その値が書換えパルス（図5H）に応答して第１バ
ッファメモリ34に記憶されるように構成されている。

このようにして本例においては、試験信号の積分値が
常に最大となるようにA/D変換回路27へ供給されるA/D変
換用サンプリングパルスの位相は自動的に調整され、し
たがってCCD21に対する駆動パルスの位相が変動したり
低域通過フィルタ25およびアナログ処理回路26での遅延
時間が変動した場合でも、CCDから読み出した信号を常
に最適の位相位置でサンプリングしてディジタル画像信
号を得ることができる。なお、図４に示す実施例におい
ては、A/D変換回路27に対するA/D変換用サンプリングパ
ルスの位相を調整したが、相関二重サンプリング回路24
に対するサンプリングパルスの位相は調整していない。
これは先に説明したように、相関二重サンプリング回路
24の入力信号は遅延時間の変動要素を含む低域フィルタ
25やアナログ処理回路26を通っておらず、その時間的変
動が小さいためである。しかし、この相関二重サンプリ
ング回路24の入力信号の時間変動が無視できないような
場合には、そのサンプリングパルスの位相を位相調整器
41,42によって調整することもできる。

上述した実施例においては、CCDから読み出された試
験信号を処理してA/D変換用サンプリングパルスの位相
を自動的に調整するに際してハードウェアで処理を行う
ようにしたが、ソフトウェアで行うこともできる。すな
わち、遅延回路28からディジタルコード変換回路37の出
力側までの回路部分をコンピュータを以て構成すること
もできる。図６はこのようにコンピュータによって試験
信号を処理してA/D変換用サンプリングパルスの位相を
制御する場合のフローチャートの一例を示すものであ
る。

スタート後、初期設定を行うか否かを判断し、初期設
定を行う場合には、まずディジタル可変遅延回路38の遅
延量が、最大遅延量のほぼ中間の値となるような制御コ
ードをディジタルコード変換回路37が出力するように設
定する。この初期設定値としては、このような値とする
代わりに前回の値をそのまま使用することもできる。初
期設定が終了したら、次にCCD21から試験信号の読み出
しが行われる試験期間中であるか否かを判断し、試験期
間中であると判定された場合には、A/D変換回路27の出
力信号の順次のクロックパルスの周期での信号レベルの
差の絶対値を求め、これを積算して行く。試験期間が終
了したら、この積算値を第１の積算値S1として格納して
おく。次に、予め定めた所定量だけ進めるような制御コ
ードをディジタル可変遅延回路38に供給し、A/D変換用
サンプリングパルスの位相を進める。この後に、次の試
験期間中にも同様の積算値S2を求め、これを先の第１の
積算値と比較する。この比較の結果、これらの差Ｄが予
め決めた所定の限界値の範囲内±ｄにあるか否かを判定
し、この範囲内にあれば、ディジタル可変遅延回路38に
供給するディジタルコードを変化させず、そのままの状
態を維持する。すなわち、この場合にはA/D変換用サン
プリングパルスの位相は最適値またはその極く近傍にあ
るので、その位相を調整する必要はない。

一方、比較の結果が所定の範囲を越える場合には、こ
の比較が初期設定後、最初の比較であるか否かを判断
し、最初であると判断された場合には、A/D変換用サン
プリングパルスの位相を変化させる。この変化の方向は
任意に決めることができ、本例ではA/D変換用サンプリ
ングパルスの位相を進めるものとする。すなわち、最初
の比較の結果が所定の範囲を越える場合には、A/D変換
用サンプリングパルスの位相を所定の量だけ進めるよう
な制御コードをディジタル可変遅延回路38に供給する。
このようにA/D変換用サンプリングパルスの位相を進め
た後、再び試験期間中のA/D変換回路27の出力信号の順
次のクロックパルスの周期で交互にレベルが変化する信
号の差の絶対値を求め、これを試験期間中積算して積算
値S3を求める。このようにして求めた積算値を先に求め
た積算値S2と比較する。この比較による差が所定の範囲
を依然として越える場合にはさらに、この比較が初期設
定後最初のものであるか否かを判断する。この場合には
２回目の比較であるので、否と判断される。次に、この
比較の結果としての差が減少するか否かを判断し、減少
する場合にはA/D変換用サンプリングパルスの位相をさ
らに進めるように制御コードを変化させるが、差が減少
しない場合には、A/D変換用サンプリングパルスの位相
を遅らせるように制御コードを変化させる。このような
操作を繰り返すことによって順次の水平ブランキング期
間中に読み出された試験信号のピーク値の積算値の差は
所定の範囲に入るようになり、A/D変換回路27のサンプ
ル／ホールド回路27bに供給されるA/D変換用サンプリン
グパルスの位相は最適となる。

上述した実施例においては、試験信号を処理してA/D
変換用サンプリングパルスの位相を自動的に調整するよ
うにしたが、本発明においてはこのA/D変換用サンプリ
ングパルスの位相を手動的に調整することもできる。こ
のように構成した実施例を図７に示す。図７において
は、基準発振器22からA/D変換回路27に供給されるサン
プリングパルスの経路の中にパルス位置調整器45を設
け、A/D変換回路から出力される信号をロジックアナラ
イザ46に供給するか、またはD/A変換回路47でアナログ
信号に変換した後、オッシロスコープ48に供給し、ロジ
ックアナライザまたはオッシロスコープで表示される信
号波形から試験信号に相当する部分を読み取り、白レベ
ルと黒レベルの差が最大となるようにパルス位相調整器
45を手動で調整すれば良い。本例においては、このパル
ス位相調整器45は図１に示した従来例と同様に可変抵
抗、コンデンサおよびバッファアンプで構成し、可変抵
抗を加減することによってパルス位相を調整するように
しているが、他の方式のパルス位相調整器を使用するこ
ともできる。

さらに上述した実施例においては、試験信号を処理し
てA/D変換回路27に対するA/D変換用サンプリングパルス
の位相を調整するように構成したが、このA/D変換用の
サンプリングパルスの位相はCCD21の駆動パルスの位相
との関係で調整されるものであるから、A/D変換回路に
対するA/D変換用サンプリングパルスの位相を固定し、C
CDに対する駆動パルスの位相を試験信号を処理して調整
するようにしても良い。すなわち、ディジタル可変遅延
回路38を図４において破線で示すように基準クロック発
振器22とCCD駆動ゲートアレイ23との間に配置すること
もできる。勿論、この場合にはA/D変換回路27にはディ
ジタル可変遅延回路38を通さないクロックパルスをサン
プリングパルスとして供給する。このように構成する場
合には、相関二重サンプリング回路24に対するサンプリ
ングパルスの位相が調整されることになるが、CCDから
読み出された信号の位相と、相関二重サンプリング回路
でのサンプリングタイミングとのずれが補正されるもの
ではなく、相関二重サンプリング回路24でサンプリング
して得られるアナログ画像信号の位相と、A/D変換回路2
7でのA/D変換用サンプリングパルスとの位相のずれが補
正されるものである。

上述した実施例においては、順次の水平ブランキング
期間中に挿入された試験信号のピーク・ツー・ピーク値
の積算値を順次に比較し、この積算値が最大となるよう
に、すなわち試験信号のレベルが最大となるようにA/D
変換回路27に対するサンプリングパルスの位相を最適な
値に設定するようにしたが、本発明の原理によればA/D
変換後の出力信号の位相を検出し、これとA/D変換回路
に入力されるアナログ画像信号の位相とを比較してA/D
変換用サンプリングパルスの位相を補正するようにする
のが理想的である。しかし、このようにA/D変換後の出
力信号の位相を直接検出するようにすると回路構成が複
雑となる恐れがある。以下説明する実施例においては、
A/D変換回路の出力画像信号の位相を検出する代わり
に、A/D変換回路に供給されるA/D変換用サンプリングパ
ルスの位相を検出して入力アナログ試験信号の位相と比
較してA/D変換用サンプリングパルスの位相を制御する
もので、比較的簡易な回路構成で実現できるものであ
る。

図８は本発明による固体撮像装置の第４の実施例の構
成を示すものであるが、前例と同様の部分には同一の符
号を付けて示し、その詳細な説明は省略する。本例にお
いては、CCD21に対する駆動パルスや相関二重サンプリ
ング回路24に対するサンプリングパルスを発生するパル
ス発生回路を符号101で示す。相関二重サンプリング回
路24によってサンプリングされ、低域通過フィルタ25お
よびアナログ処理回路26を通った信号（図9A）をゲート
回路102に供給する。このゲート回路102には、図9Cに示
すようにCCD21の出力信号中に含まれている試験信号を
抜き出すためのゲートパルスをパルス発生回路101から
供給し、図9Bに示すように試験信号を抽出する。図9Eは
図9Bに示す試験信号の部分を時間軸を拡大して示すもの
である。この試験信号を次に波形成形回路103に供給し
て図9Fに示すように順次のゼロクロスのタイミングで立
ち上がり、立ち下がる信号を発生させ、これをディジタ
ル位相比較回路104を構成する位相比較器104aの一方の
入力端子に供給する。このディジタル位相比較回路104
は、例えば「MC4044」または「CX23065A」を以って構成
することができる。

相関二重サンプリング回路24に供給される第１のサン
プリングパルス（以下S/H1と称する）をアナログタイプ
の可変遅延線105にも供給し、この可変遅延線の出力パ
ルスを第２のサンプリングパルス（以下S/H2と称する）
として微調整用遅延回路107を介してA/D変換回路27のサ
ンプル／ホールド回路27aに供給する。したがって、第
２のサンプリングパルスは上述したA/D変換用サンプリ
ングパルスの基になるパルスである。これら第１および
第２のサンプリングパルスS/H1およびS/H2を図9Gおよび
Ｈに示す。

可変遅延線105から出力される第２のサンプリングパ
ルスS/H2を1/2分周器106にも供給し、この分周器から図
9Iに示すように周波数が第１および第２サンプリングの
1/2で、デューティ比が50％の信号を発生させ、これを
位相比較器104aの他方の入力端子に供給する。したがっ
て、この位相比較器104aは、図9Eに示す試験信号を波形
成形して得られる図9Fに示す信号と、図9Iに示す信号と
の位相の差を比較し、その差に応じた信号（図9D）を可
変遅延線105に供給して第２サンプリングパルスS/H2の
位相を制御して図9Fに示す信号と、図9Iに示す信号との
位相差がゼロとなるような一種のPLL（位相ロックルー
プ）を構成する。なお、図面を明瞭とするために、図9D
を示す低域通過フィルタ104bの出力信号の振幅は大きく
変動するように描いているが、実際にはその変動はきわ
めて小さいものである。

上述したように、図9Fに示す信号は図9Eに示す試験信
号のゼロクロスを基準として発生させたものであるか
ら、図9Hに示す第２サンプリングパルスの位相は、理想
的なA/D変換用サンプリングパルスの位相に対して90度
ずれたものである。したがって、可変遅延線105から出
力される位相が制御された第２サンプリングパルスS/H2
を、その位相を90度遅らせるとともにA/D変換回路27に
おいてA/D変換用サンプリングパルスが入力されてから
実際にサンプルホールドされるまでの遅延時間を補償す
る微調整用遅延回路107に通してA/D変換用サンプリング
パルスを生成し、これをA/D変換回路27のサンプル・ホ
ールド回路27aに供給する。

なお、パルス発生回路101から発生されるゲートパル
スを位相比較器104aにも供給し、CCD21から読み出され
た画像信号中に試験信号が含まれている期間中だけ位相
比較器を動作させるようにする。

図10は本発明による固体撮像装置の第５の実施例を示
すものであり、図８に示した第４の実施例と類似したも
のである。本例においては、可変遅延線105から出力さ
れる第２サンプリングパルスS/H2の周波数を1/2に分周
して波形成形回路103から出力される波形成形された試
験信号と位相比較する代わりに、試験信号の周波数を２
逓倍して第２サンプリングパルスS/H2の位相と比較する
ように構成する。

すなわち、ゲート回路102によって抽出された試験信
号の周波数を周波数逓倍回路110によって２倍として波
形成形回路103に入力するようにする。また、可変遅延
線105から出力される第２サンプリングパルスS/H2はそ
のまま位相比較器104aに供給する。

図11は周波数逓倍回路110の一例の具体的構成を示す
回路図である。入力端子111に与えられる信号sin ωｔ
を乗算回路112の一方の入力端子に供給するとともに1/4
λ（90度）の位相遅延を与える遅延線113に通して得ら
れる信号cos ωｔを乗算回路112の他方の入力端子に供
給する。このようにして乗算回路112からはsin ωｔ・c
os ωｔ＝1/2sin 2ωｔで表されるように周波数が２逓
倍された信号が得られることになる。

このような周波数逓倍回路は周知のものであり、上述
したもの以外にも多種多様なものが知られており、本発
明においては何れを用いても良い。

図12は上述した図８および図10に示した本発明の第４
および第５の実施例に用いられるアナログタイプの可変
遅延線105の一例の具体的構成を示す回路図である。本
例では、コイルと可変容量ダイオードとの並列回路を多
数縦続接続して構成したものであり、入力信号Ｖ_INの位
相は制御電圧Ｖ_DLの値に応じて調整されて出力信号Ｖ
_OUTが得られるように構成されている。アナログタイプ
の可変遅延線105はこのような構成に限定されるもので
はなく、他の既知の種々の型式のものを用いることがで
きる。

図８および10の実施例においては、ディジタル位相比
較回路104の出力信号をアナログタイプの可変遅延線105
に制御信号として供給するようにしたが、このアナログ
タイプの可変遅延線の代わりにディジタルタイプの可変
遅延回路を用いることも勿論可能であり、この場合には
ディジタル位相比較回路104とディジタル可変遅延回路
との間にA/D変換器を設ける必要がある。

図13は本発明による固体撮像装置の第６の実施例の構
成を示すものであり、図８に示す第４の実施例と類似の
ものである。本例においては、位相比較回路104の出力
側にVCO（Voltage Controlled Oscillator）を接続して
位相が制御された一方のサンプリングパルスS/H2を発生
させるように構成する。すなわち、ゲート回路102で抽
出した試験信号（図14A）を波形成形回路103で波形成形
して得られる信号（図14B）をディジタル位相比較回路1
04の位相比較器104aの一方の入力端子に供給する。

ディジタル位相比較回路104の出力信号をVCO115に供
給し、このVCOの出力パルス（図14D）を1/2分周器106に
通して得られる信号（図14C）を位相比較器104aの他方
の入力端子に供給する。このようにして位相比較器104a
に供給される２つの信号の位相差が零となるように制御
することができる。

さらに、VCO115から出力される信号をモノステーブル
・マルチバイブレータ116に供給して図14Eに示すような
第２のサンプリングパルスS/H2を発生させ、これを微調
整用遅延回路107に通してA/D変換用サンプリングパルス
を発生させ、これをA/D変換回路27のサンプルホールド
回路27aに供給する。

図15は本発明による固体撮像装置の第７実施例を示す
ものであり、図13に示した実施例を変形したものであ
る。図13に示した実施例においては、VCO115に対する制
御信号をディジタル位相比較回路で作成したが、本例に
おいては乗算器を使用している。すなわち、ゲート回路
102で抽出した試験信号を乗算器121の一方の入力端子に
供給し、この乗算器の他方の入力端子にはVCO115の出力
信号を1/2分周器106で分周した信号を供給する。さら
に、乗算器121の出力信号を低域通過フィルタ122、クラ
ンプ回路123および直流増幅器124を経てVCO115に供給す
る。

図16は本例の動作を説明するために信号波形を示すも
のである。本例では、VCO115から出力され、1/2分周器1
06で分周された信号（図16A）と、試験信号（図16B）と
の位相差が90度のときに安定状態であり、乗算器121の
出力信号は図16Cに示すように正極性と負極性とが対称
に現れるようになり、したがってVCO115に印加される直
流制御電圧は零となる。これに対して、これらの信号の
位相が同相となると図16D〜Ｆに示すように正極性の制
御電圧がVCO115に印加されるようになり、この逆にこれ
らの信号が逆相となると図16G〜Ｉに示すように負極性
の制御電圧がVCO115に印加されるようになる。したがっ
て、乗算器121の出力の平均値がゼロとなるようにVCO11
5を制御することにより、位相差は90度で安定する。

本例においてもVCO115の出力信号をモノステーブル・
マルチバイブレータ116に供給して第２のサンプリング
パルスS/H2を作成し、これを微調整用遅延回路107に通
してA/D変換用サンプリングパルスを生成し、これをA/D
変換回路27に供給する。微調整用遅延回路107の遅延時
間は、上述した実施例と同様にA/D変換回路27のサンプ
ル・ホールド回路27aにおいて、A/D変換用サンプリング
パルスが入力されてから実際にサンプル・ホールドされ
るまでの遅延時間を考慮して決定することができる。

次に、上述した実施例に用いるCCD21の数例の構成を
説明する。

図17に示す実施例においては、CCDを構成する半導体
チップ51に試験信号を発生する部分を一体的に形成した
ものである。すなわち、半導体チップ51には、図17Aに
示すように撮像すべき被写体の像を受けて電気信号に変
換する映像部52と、この映像部の右側に配置した試験信
号発生部53と、水平転送用のシフトレジスタ54と、その
出力側に配置され、一般にフローティング・ディフュー
ジョン・アンプと呼ばれている読み出し用アンプ55とが
一体的に形成されている。試験信号発生部53は図17Bの
拡大図に示すように水平方向および垂直方向に見て映像
部52と同様の画素ピッチで配列された画素を有し、垂直
方向に見た交互の画素列を白画素56および黒画素57とし
て形成する。このために、各白画素56には電荷注入アン
プ58を接続し、白レベルに相当する電荷を注入できるよ
うに構成する。そして、試験信号発生部53には光を当て
る必要がないため、光が当たらないようにマスクで被覆
する。

図17に示す実施例のようにして、すなわちCCDの画素
毎に電荷を注入して白の試験信号を作成し、CCDの画素
をマスクして黒の試験信号を発生させる方法の他にも同
様の試験信号を作成する方法が考えられる。

例えば、CCDの白キズは暗電流が異常に多い画素に発
生する欠陥であるが、これを積極的に利用して試験信号
の白の部分の信号とするために、白画素56の部分に故意
に白キズを作成し、また黒キズと呼ばれる画素の欠陥を
黒画素57の部分に作成する方法もある。すなわち、黒の
信号を作成する画素については、例えば光電変換機能を
削除して、転送機能のみを持たせることにより実現でき
る。

図17に示す実施例においては、試験信号の白に対応す
る各白画素56に、それぞれ増幅器58を接続したが、１つ
の増幅器を設け、これを総ての白画素に並列に接続して
も良い。

このようにして試験信号発生部53を一体的にCCD21か
ら試験信号を読み出すには、映像部52および試験信号発
生部53の或る水平走査ライン上の画素に蓄積された電荷
を水平転送用シフトレジスタ54に転送し、このシフトレ
ジスタの電荷を順次読み出し、読み出し用アンプ55で増
幅して出力することによって図18に示すように水平ブラ
ンキング期間中に試験信号が付加された信号を得ること
ができる。なお、図18においては、水平方向に見て黒か
ら白に連続的に変化する被写体を撮像した場合に得られ
る信号を示している。

本実施例においては、試験信号の黒の部分を利用して
オプチカルブラックの黒として利用することもできる。
このように構成することによって別にオプチカルブラッ
クの領域を設ける必要がなくなり、CCDのチップサイズ
を小さくすることができる。

図19は本発明で用いるCCD21の他の実施例の構成を線
図的に示すものである。本例においては、半導体チップ
51に映像部52と、水平転送用シフトレジスタ54とを一体
的に形成し、さらにこの水平転送用シフトレジスタの端
部に白画素および黒画素を交互に配列した試験信号発生
部59およびその白画素に電荷を注入するための電荷注入
用アンプ60を一体的に形成したものである。このように
端部に試験信号発生部59を設けた水平転送用シフトレジ
スタ54を読み出すことによって各水平ブランキング期間
中に試験信号が付加された信号を出力することができ
る。

図20は本発明で用いるCCD21のさらに他の実施例の構
成を示す線図である。上述した実施例においては、試験
信号を発生させる機能を映像部52を形成した半導体チッ
プ51に一体的に形成したが、本例においては、半導体チ
ップ51とは別個に、水平ブランキング期間中の所定の期
間においてのみ読み出しクロックの周期の２倍のパルス
を発生するパルス発生器61を設け、このパルス発生器か
ら発生されるパルスを水平転送用シフトレジスタ54に接
続された電荷注入用タンプ62に供給する。したがって、
この電荷注入用アンプからは水平ブランキング期間中の
所定の期間にCCD駆動パルスの周期で交互に白レベルお
よび黒レベルに対応する電荷が水平転送用シフトレジス
タ54に注入され、これらの電荷はシフトレジスタの内部
を転送され、読み出し用アンプ55から水平ブランキング
期間中に試験信号が付加された信号が読み出されること
になる。

試験信号をどこで混入しようとも、水平転送用シフト
レジスタから出力される信号に同期した試験信号ならば
本発明を実施するためには十分である。

図21および図22は本発明による試験信号発生機能を有
するCCD21のさらに他の実施例の構成を示すものであ
る。上述した実施例においては、水平転送用シフトレジ
スタに交互に白レベルおよび黒レベルに対応する電荷を
注入することによって試験信号を発生させるように構成
したが、図21および図22に示した実施例においては光学
的な手法によって試験信号を発生させるように構成した
ものである。すなわち、図21に示す実施例においては、
映像信号を発生するCCD21を保持するパッケージ63内に
試験信号発生用のCCD64を設け、この試験信号発生用CCD
の１個置きの画素には遮光性のマスク65を設け、ミラー
66を有する光源67から放射される光をレンズ68によって
光学ファイバ69の入射端に入射させ、その出射端に設け
た光出射部材70によって試験信号発生用CCD64を一様に
照明するように構成する。このような光出射部材70とし
ては、例えば特開昭62-21313号公報に記載されているよ
うなバイアスライトを照射するための光学部材を用いる
ことができる。

図22に示す実施例においては、CCD21の映像信号発生
部71に隣接してオプチカルブラック用CCD72と、試験信
号発生用CCD73とを設けたものである。試験信号発生用C
CD73の黒画素に対応する部分は斜線で示すように遮光性
のマスク74で被覆するとともに試験信号発生用CCD73を
図21に示した照明手段と同様の照明手段によって一様に
照明するように構成したものである。このような映像信
号発生用CCD71、オプチカルブラック用CCD72および試験
信号発生用CCD73を連続して読み出すことによって図18
に示すように水平ブランキング期間中の所定の部分に試
験信号が付加された信号を読み出すことができる。

図23は図21に示した実施例の変形例を示すものでる。
図21においては、試験信号発生用CCD64を映像信号発生
用CCD21を保持するパッケージ63と同一のパッケージ内
に収納したが、本例においてはこれらを完全に別体に構
成する。すなわち、試験信号発生用CCD64を専用のパッ
ケージ76に収納したものである。さらに、図23にはこれ
らの画像信号発生用CCD21と、試験信号発生用CCD64の駆
動回路部分およびそれらから読み出した信号の処理回路
部分の構成をも示す。基準発振器77から発生される基準
クロックパルスを第１および第２のCCD駆動ゲートアレ
イ78および79に供給し、これらのゲートアレイから画像
信号発生用CCD21に対する駆動パルスと、試験信号発生
用CCD64に対する駆動パルスとをそれぞれ発生させると
ともに画像信号発生用CCDから読み出された信号をサン
プリングする第１の相関二重サンプリング回路80に対す
るサンプリングパルスおよび試験信号発生用CCDから読
み出される信号をサンプリングする第２の相関二重サン
プリング回路81に対するサンプリングパルスをそれぞれ
発生させる。さらに、これら第１および第２の相関二重
サンプリング回路80および81の出力信号を合成するミキ
シング回路82を設ける。このようにしてミキシング回路
82からは図18に示すように水平ブランキング期間の所定
の位置に試験信号が付加された信号を得ることができ
る。

図24〜図27は上述した本発明の固体撮像装置をカラー
テレビジョンカメラに適用した場合の幾つかの実施例の
構成を示す線図である。

図24の実施例においては、三色分解光学系90によって
分解された被写体の赤、緑および青色像をそれぞれ撮像
するCCD91R,91Gおよび91Bから読み出された信号をそれ
ぞれのA/D変換回路92R,92Gおよび92Bでサンプリングし
て赤、青および緑色信号を出力するように構成されてい
る。実際にはこれらのCCD91R,91Gおよび91BとA/D変換回
路92R,92Gおよび92Bとの間には相関二重サンプリング回
路、低域通過フィルタ、アナログ処理回路などが挿入さ
れているが、図面を簡単とするために省略する。これら
のA/D変換回路92R,92Gおよび92Bに対してはサンプリン
グパルス発生器93から発生されるA/D変換用サンプリン
グパルスをそれぞれ可変遅延回路94R,94Gおよび94Bを経
て供給する。各CCD91R,91Gおよび91Bは水平ブランキン
グ期間中に試験信号が付加された信号を読み出すように
構成されており、A/D変換回路92R,92Gおよび92Bの出力
側に現れるこの試験信号をそれぞれ位相制御回路95R,95
Gおよび95Bで抽出して上述したように処理して位相制御
信号を発生させ、これらをそれぞれ可変遅延回路回路94
R,94Gおよび94Bに制御信号として供給してA/D変換用サ
ンプリングパルスの位相を最適なサンプリングが行われ
るように自動的に制御する。このように本例において
は、各色の画像信号に対して独立してサンプリングパル
スの位相を調整することができるように構成されてい
る。

図25はカラーテレビジョンカメラに適用した場合の第
２の実施例の構成を示すものである。サンプリングパル
スの位相の調整はそれほど迅速に行う必要がないので、
本例においては、A/D変換回路92R,92Gおよび92Bの出力
信号を切換えスイッチ96によって選択し、この選択した
信号を位相制御回路95に供給するようにしている。例え
ば、図25に示すように赤色信号を取り出すときは、この
赤色信号に含まれる試験信号を抽出して位相制御信号を
発生させ、これを赤色信号をサンプリングするA/D変換
回路92Rに対するA/D変換用サンプリングパルスの位相を
制御する可変遅延回路94Rに供給して赤色信号が最適の
タイミングでサンプリングされるようにA/D変換用サン
プリングパルスのタイミングを制御する。次に、切換え
スイッチ96を切換えて緑色信号について同様の処理を行
い、緑色信号が最適のタイミングでサンプリングされる
ように可変遅延回路94Gを制御する。さらに、切換えス
イッチ96を切換えて青色信号を抽出し、この青色信号が
最適のタイミングでサンプリングが行われるように可変
遅延回路94Bを制御する。このようにして赤、緑および
青色のすべてのチャネルにおいて最適なタイミングでサ
ンプリングが行なわれるようにA/D変換用サンプリング
パルスの位相を制御することができる。

上述した切換えスイッチ96は自動的に切り換えても良
いが、サンプリングパルスの位相制御には時間的は余裕
があるので手動で切換えるようにする。自動で切換える
場合には、図４について説明したように、試験信号のピ
ーク・ツー・ピーク値の絶対値の積分値の差が所定の限
界範囲内になったことを検知して切り換えたり、予め設
定した時間が経過した後に切り換えるようにすれば良
い。

図26は本発明の固体撮像装置をカラーテレヒジョンカ
メラに適用した場合のさらに他の実施例を示すものであ
る。本例においては、A/D変換回路92Gから出力される緑
色信号を位相制御回路95に供給して、その中に含まれて
いる試験信号を抽出して位相制御信号を発生させ、これ
を総てのA/D変換回路92R,92Gおよび92Bに対するサンプ
リングパルスの位相を制御する可変遅延回路94R,94Gお
よび94Bに共通する供給する。このように本例において
は一つの色信号に含まれる試験信号を処理して得られる
位相制御信号によって総ての色信号チャネルでのサンプ
リングパルスの位相を共通に制御するようにしたため、
構成が簡単となる。また、これらの色信号チャネルの構
成は同様であるのでこれらのチャネルにおける遅延時間
の変動量はほぼ等しくなるので、このように共通に制御
しても誤差は少ない。また、本例では緑色信号から位相
制御信号を作成するようにしているので、緑色用CCD91G
のみを試験信号を発生するように構成すれば良く、他の
CCD91Rおよび91Bは通常のCCDを以て構成することができ
る。

図27は本発明の固体撮像装置をカラーテレビジョンカ
メラに適用した場合のさらに他の実施例の構成を示すも
のである。本例においては、赤、緑および青色信号を輝
度マトリックス97に供給して所定の割合で混合して輝度
信号を作成し、この輝度信号を位相制御回路95に供給す
る。本例ではこれらの色信号の中に試験信号を付加して
おり、これらの試験信号も所定の割合で混合されること
になる。位相制御回路95においては、このようにして得
られる合成試験信号を抽出して位相制御信号を作成し、
これを総てのA/D変換回路92R,92Gおよび92Bに対するA/D
変換用サンプリングパルスの位相を制御する可変遅延回
路94R,94Gおよび94Bに共通に供給する。

本発明は上述した実施例にのみ限定されるものではな
く、幾多の変更や変形が可能である。

例えば、上述した実施例においては、試験信号は水平
ブランキング期間中に挿入するようにしたが、画像に影
響を与えない部分としては、例えば垂直ブランキング期
間中に挿入することもできる。この場合には、１フィー
ルドに１回しか試験信号が得られないので、A/D変換用
のサンプリングパルスの位相調整に要する時間が上述し
た実施例の場合よりも長くなるが、この位相調整はそれ
程迅速に行う必要がないので問題はない。さらに、本発
明においては、試験信号をブランキング期間中に付加す
る必要はなく、画像信号期間中に発生させるようにする
こともできる。例えば、１ライン分の試験信号発生用CC
Dを設け、試験モードにおいてはこのCCDを連続して読み
出すように構成することもできる。

また、上述した実施例においては、遅延時間の変動要
因をより多く含む回路で処理した後の画像信号をサンプ
リングするためのA/D変換用サンプリングパルスの位相
を試験信号に基づいて調整するようにしたが、通常CCD
の直後に配置される相関二重サンプリング回路に対する
サンプリングパルスの位相を制御することもできる。特
に、ハイビジョン方式では、極く僅かなサンプリングタ
イミングのずれも大きな影響を及ぼすので、相関二重サ
ンプリング回路に対するサンプリングパルスの位相も制
御するように構成するのが望ましい。

さらに、上述した実施例においては画像信号の水平ブ
ランキング期間に付加された試験信号を画素ピッチで交
互に白レベルおよび黒レベルとなるものとしたが、本発
明においてはこれらのレベルは必ずしも白レベルおよび
黒レベルと一致させる必要はなく、レベルの差が明確に
なるようなものであれば良い。また、このような試験信
号が付加された信号を発生する固体撮像素子の構成とし
ては上述した実施例以外にも種々のものが考えられる。

産業上の利用可能性以上のように本発明によれば、画像信号のサンプリン
グタイミングを調整するための試験信号を画像信号に付
加して発生させるようにしたので、従来のように特別の
パターンを描いたテストチャートやそれを照明する照明
装置やカメラを支持する三脚などを準備する必要がない
とともにこれらをセッティングするための面倒な手間も
なくなり、きわめて簡単にかつ熟練を要することなく正
確にサンプリングタイミングを所望のタイミングに調整
することができる。

また、このように画像信号に付加して発生させた試験
信号を処理してサンプリングパルスの位相を自動的に調
整するように構成した場合には、さらに調整は簡単かつ
正確となる。

さらに、上述した実施例のように、試験信号を画像信
号を出力するCCDから読み出すように構成する場合に
は、試験信号を発生させるための付加回路の構成が非常
に簡単となり、従来のCCDを含む固体撮像装置を僅かに
設計変更するだけで実施することができる。

また、本発明による固体撮像装置において発生させる
試験信号は、CCDを用いたアナログのテレビジョンカメ
ラにおいて、R,G,Bの各信号間の位相を合わせる際の基
準信号として使用することもできる。

さらに、画素ずらしを行うテレビジョンカメラにおい
ても、CCD以降のアナログ処理系におけるエンコーダ入
力でそれぞれの信号が適切な位相関係を以て入力されて
いるか否かを本発明によって発生させた試験信号を用い
て容易に判断することができる。

Claims

(57)【特許請求の範囲】

【請求項１】撮像すべき物体の像を受け、駆動パルスに
同期して前記物体の像を表す画像信号を発生する固体撮
像素子と、この固体撮像素子に供給される駆動パルスを発生する駆
動手段と、前記固体撮像素子から読み出された画像信号を、前記駆
動パルスと同期したサンプリングパルスによってサンプ
リングしてサンプリングされた画像信号を発生するサン
プリング手段と、このサンプリング手段に供給されるサンプリングパルス
を発生する手段と、前記サンプリングされた画像信号をA/D変換用サンプリ
ングパルスによってディジタル画像信号に変換するA/D
変換手段と、このA/D変換手段に供給されるA/D変換用サンプリングパ
ルスを発生する手段と、前記駆動パルスと同期され、順次の画素の間でレベルが
交互に変化する試験信号を発生する手段と、この試験信号を処理して前記サンプリングパルスの位相
と、前記A/D変換用サンプリングパルスの位相とを相対
的に制御する制御手段とを具える固体撮像装置。
【請求項２】前記試験信号を固体撮像素子の出力信号の
水平ブランキング期間中に発生するように前記試験信号
発生手段を構成し、この試験信号を前記固体撮像素子か
ら読み出された画像信号と同様に前記サンプリング手段
によってサンプリングするように構成したことを特徴と
する請求の範囲第１項記載の固体撮像装置。
【請求項３】前記試験信号を固体撮像素子の出力信号の
垂直ブランキング期間中に発生させるように前記試験信
号発生手段を構成し、この試験信号を前記固体撮像素子
から読み出された画像信号と同様に前記サンプリング手
段によってサンプリングするように構成したことを特徴
とする請求の範囲第１項記載の固体撮像装置。
【請求項４】前記試験信号を前記A/D変換手段によって
変換したディジタル試験信号を前記制御手段に供給し、
この制御手段には、ディジタル試験信号を処理して前記
A/D変換用サンプリングパルスの位相を自動的に調整す
る自動位相調整手段を設けたことを特徴とする請求の範
囲第２項または第３項記載の固体撮像装置。
【請求項５】前記自動位相調整手段を、前記ディジタル
試験信号の順次の差の絶対値を求め、この絶対値を試験
信号の挿入期間中に積算して積算値を求め、順次の試験
信号挿入期間中の積算値の差に基づいてサンプリングパ
ルスの位相を自動的に制御するように構成したことを特
徴とする請求の範囲第４項記載の固体撮像装置。
【請求項６】前記自動位相調整手段を、前記積算値が最
大となるように前記A/D変換用サンプリングパルスの位
相を自動的に調整するように構成したことを特徴とする
請求の範囲第５項記載の固体撮像装置。
【請求項７】前記試験信号を前記A/D変換手段によって
変換したディジタル試験信号を前記制御手段に供給し、
この制御手段には、ディジタル試験信号を演算処理する
コンピュータを設けたことを特徴とする請求の範囲第２
項または第３項記載の固体撮像装置。
【請求項８】前記試験信号を前記A/D変換手段によって
変換したディジタル試験信号を前記制御手段に供給し、
この制御手段には、ディジタル試験信号の波形を表示す
るロジックアナライザと、このロジックアナライザ上に
表示される試験信号の波形を観察しながらA/D変換用サ
ンプリングパルスの位相を手動的に調整する位相調整器
とを設けたことを特徴とする請求の範囲第２項または第
３項記載の固体撮像装置。
【請求項９】前記試験信号を前記A/D変換手段によって
変換したディジタル試験信号を前記制御手段に供給し、
この制御手段には、ディジタル試験信号をアナログ試験
信号に変換するD/A変換器と、このD/A変換器によって変
換されたアナログ試験信号の波形を表示するオッシロス
コープと、このオッシロスコープ上に表示される試験信
号の波形を観察しながらA/D変換用サンプリングパルス
の位相を手動的に調整する位相調整器とを設けたことを
特徴とする請求の範囲第２項または第３項記載の固体撮
像装置。
【請求項１０】前記自動位相調整手段を、前記試験信号
をサンプリングするためのA/D変換回路に入力される試
験信号の位相と、前記サンプリングパルスの位相とを比
較し、この比較結果に基づいてサンプリングパルスの位
相を自動的に制御するように構成したことを特徴とする
請求の範囲第４項記載の固体撮像装置。
【請求項１１】前記自動位相調整手段に、前記A/D変換
用サンプリングパルスの周波数を1/2に分周する周波数
分周器と、この周波数分周器によって分周されたA/D変
換用サンプリングパルスの位相と、前記A/D変換手段に
入力される試験信号の位相とを比較するディジタル位相
比較器と、このディジタル位相比較器の出力信号によっ
て前記サンプリングパルスの位相を調整して前記A/D変
換用サンプリングパルスを生成する可変遅延回路とを設
けたことを特徴とする請求の範囲第10項記載の固体撮像
装置。
【請求項１２】前記自動位相調整手段に、前記A/D変換
手段に入力される試験信号の周波数を２倍する周波数逓
倍器と、この周波数逓倍器によって逓倍された試験信号
の位相と、前記A/D変換用サンプリングパルスの位相と
を比較するディジタル位相比較器と、このディジタル位
相比較器の出力信号によって前記サンプリングパルスの
位相を調整して前記A/D変換用サンプリングパルスを生
成する可変遅延回路とを設けたことを特徴とする請求の
範囲第10項記載の固体撮像装置。
【請求項１３】前記自動位相調整手段に、前記A/D変換
手段に入力される試験信号の位相と、前記A/D変換用サ
ンプリングパルスの位相とを比較するディジタル位相比
較器と、このディジタル位相比較器の出力信号によって
制御されて、前記A/D変換用サンプリングパルスを生成
する電圧制御発振器とを設けたことを特徴とする請求の
範囲第10項記載の固体撮像装置。
【請求項１４】前記自動位相調整手段に、前記A/D変換
用サンプリングパルスの周波数を1/2に分周する周波数
分周器と、この周波数分周器から出力される信号と、前
記A/D変換手段に入力される試験信号とを乗算する乗算
器と、この乗算器の出力信号によって制御される電圧制
御発振器とを設けたことを特徴とする請求の範囲第10項
記載の固体撮像装置。
【請求項１５】前記自動位相調整手段に、前記A/D変換
用サンプリングパルスがA/D変換手段に与えられてから
実際にA/D変換が行われるまでの遅延時間を補償する微
調整用遅延回路を設けたことを特徴とする請求の範囲第
10,11,12および13の何れかに記載の固体撮像装置。
【請求項１６】前記試験信号発生手段を前記固体撮像素
子内に組み込み、固体撮像素子を読み取ることによって
前記試験信号を得るように構成したことを特徴とする請
求の範囲第１項記載の固体撮像装置。
【請求項１７】前記試験信号を発生する回路を前記固体
撮像素子とは別個に設け、この試験信号発生回路を前記
固体撮像素子の駆動信号に同期して駆動することによっ
て試験信号を発生させるよう構成したことを特徴とする
請求の範囲第１項記載の固体撮像装置。
【請求項１８】前記被写体像を複数の色の像に分解する
色分解光学系を設け、これら複数の色の被写体像をそれ
ぞれ受光する複数の固体撮像素子を設け、これら複数の
固体撮像素子から画像信号をそれぞれサンプリングした
後、A/D変換手段によってディジタル画像信号に変換す
る複数の信号処理チャネルを設け、これらの信号処理チ
ャネルの各々に、前記サンプリングパルスに対するA/D
変換用サンプリングパルスの位相を制御する位相制御手
段を設けたことを特徴とする請求の範囲第１項記載の固
体撮像装置。
【請求項１９】前記被写体像を複数の色の像に分解する
色分解光学系を設け、これら複数の色の被写体像をそれ
ぞれ受光する複数の固体撮像素子を設け、これら複数の
固体撮像素子からの画像信号をそれぞれサンプリングし
た後、A/D変換手段によってディジタル画像信号に変換
する複数の信号処理チャネルを設け、これら複数の信号
処理チャネルに対して、前記サンプリングパルスに対す
るA/D変換用サンプリングパルスの位相を制御する位相
制御手段を共通に設けたことを特徴とする請求の範囲第
１項記載の固体撮像装置。
【請求項２０】固体撮像装置に使用される固体撮像素子
において、被写体像を受けてその画像信号を発生する映
像部と、この映像部で発生された電荷を転送して画像信
号を出力する転送部と、前記画像信号と同期して画素毎
にレベルが交互に変化し、画像信号のサンプリングタイ
ミングを調整するための試験信号を発生する試験信号発
生部とを同一の半導体チップに一体的に形成するか同一
のパッケージ内に一体的に形成し、これら映像部、転送
部および試験信号発生部を共通の駆動パルスによって読
み出すように構成したことを特徴とする固体撮像素子。
【請求項２１】前記試験信号発生部を、前記映像部と隣
接するように設けたことを特徴とする請求の範囲第20項
記載の固体撮像素子。
【請求項２２】前記試験信号発生部を、前記転送部と隣
接するように設けたことを特徴とする請求の範囲第20項
記載の固体撮像素子。
【請求項２３】前記映像部および転送部を同一の半導体
チップ内に設け、前記試験信号発生部を他の半導体チッ
プに形成し、これら第１および第２の半導体チップを同
一のパッケージ内に収納したことを特徴とする請求の範
囲第20項記載の固体撮像素子。