JP2751866B2 - 集積回路の故障解析装置 - Google Patents

集積回路の故障解析装置

Info

Publication number
JP2751866B2
JP2751866B2 JP7096452A JP9645295A JP2751866B2 JP 2751866 B2 JP2751866 B2 JP 2751866B2 JP 7096452 A JP7096452 A JP 7096452A JP 9645295 A JP9645295 A JP 9645295A JP 2751866 B2 JP2751866 B2 JP 2751866B2
Authority
JP
Japan
Prior art keywords
signal
terminal
signal terminal
terminal adapter
adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7096452A
Other languages
English (en)
Other versions
JPH08292240A (ja
Inventor
豊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7096452A priority Critical patent/JP2751866B2/ja
Publication of JPH08292240A publication Critical patent/JPH08292240A/ja
Application granted granted Critical
Publication of JP2751866B2 publication Critical patent/JP2751866B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路、特に高速論
理集積回路の故障解析に適用される故障解析装置に係わ
り、特に短時間で故障個所を特定化できる集積回路の故
障解析装置に関するものである。
【0002】
【従来の技術】近年、LSIチップの故障解析を電子ビ
ームテスタを用いて行う場合、電子ビームテスタチャン
バ内に良品のLSIチップと不良品のLSIチップとを
入れ換えながら行われている。
【0003】図2は、この種の集積回路の故障解析装置
の一例を示す構成図である。図2において、1は被測定
LSIチップに入出力信号を印加するLSIテストヘッ
ド、3は真空チャンバー、4はLSIテストヘッド1に
接続されたDUTボード、8は被測定被測定LSIチッ
プとの入出力配線の違いを吸収する再結線ボードであ
る。また、9は真空チャンバー3内に配設されかつ平面
上に複数のソケット9bを有する配列端子治具、10は
配列端子治具9に対向配置されかつ対向面に前記複数の
ソケット9aに対応する接触ピン10bを有する対向側
配列端子治具であり、ソケット9bに接触ピン10bが
挿入されることによって配列端子治具9と対向側配列端
子治具10とが一体化され固定される構造となってい
る。
【0004】また、12は再結線ボード8に接続された
良品LSIチップまたは不良品LSIチップなどの被測
定LSIチップ14の装着用ソケットである。また、2
0は内部に多数の信号線が内蔵されたリード線、21は
真空チャンバー3内に配設された端子配列治具9に信号
を供給する汎用再結線治具であり、DUTボード4に接
続されたLSIテストヘッド1はリード線20および汎
用再結線治具21を介して配列端子治具9に入出力信号
が供給される構造となっている。
【0005】また、図2において、30は真空チャンバ
ー3に連結された電子ビームテスタ、31は不良品LS
Iチップまたは良品LSIチップなどの被測定LSIチ
ップ14に電子ビームを照射する電子ビームソース、3
2は良品LSIチップまたは不良品LSIチップなどの
被測定LSIチップ14から飛び出した2次電子を検出
するための電子検出器(センサ)である。
【0006】このような構成において、テストヘッド1
から被測定LSIチップ14として例えば不良品LSI
チップに入出力信号が供給されるとともに、この不良品
LSIチップ14に対して電子ビームテスタ30から電
子ビームが照射され、その2次電子がセンサ32により
検出され、この検出信号により不良品の電位分布像また
は電位波形像が得られる。
【0007】次に真空チャンバー3内の真空を破り、ソ
ケット12に取り付けられた被測定LSIチップとして
の不良品LSIチップを手動により良品LSIチップに
交換した後、再度テストヘッド1から被測定LSIチッ
プ14としての良品LSIチップに入出力信号が供給さ
れるとともにこの良品LSIチップ14に対して電子ビ
ームテスタ30から電子ビームが照射され、その2次電
子がセンサ32により検出され、この検出信号により良
品の電位分布像または電位波形像が得られる。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された集積回路の故障解析装置は、LSIテス
トヘッド1からの信号入出力供給手段として長さが1〜
2mのリード線20を用い、さらに汎用再結線治具21
を用いているので、動作周波数が低く抑えられるととも
に、不良再現に時間を要するという問題があった。
【0009】また、DUTボード4は、一般に使用され
ている電子ビームテスター30の真空チャンバー3内に
は1つしか入らない大きさを有しているので、これを真
空チャンバー3内に配線した場合、被測定LSIチップ
14の観察は一度に1つしかできない。また、被測定L
SIチップ14を交換するためには、真空チャンバー3
内の真空を一度破り、ソケット12に被測定LSIチッ
プ14を着け換えて再度真空引き作業を行わなければな
らないという不都合な問題があった。
【0010】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、高
周波駆動中の被測定LSIチップの電位分布像または電
位波形が得られる集積回路の故障解析装置を提供するこ
とにある。また、他の目的は、良品LSIチップと不良
品LSIチップとを同時に真空チャンバー内に設置して
真空を破ることなく、電子ビーム照射位置に交互に移動
させて故障解析を可能とする集積回路の故障解析装置を
提供することにある。
【0011】
【課題を解決するための手段】このような目的を達成す
るために本発明による集積回路の故障解析装置は、LS
Iテストヘッドを接続するソケット式DUTボードが真
空貫通端子を介して真空容器内に配設され、前記DUT
ボードのソケットに平面上に接触ピンを配列した第1の
信号引き出し用信号端子アダプターが接続され、前記第
1の信号引き出し用信号端子アダプターの接触ピンに対
向する対向面側に接触ピンを有しかつ反対向面側に被測
定LSIチップを装着するソケットを有する第2の信号
引き出し用信号端子アダプターが前記第1の信号引き出
し用信号端子アダプターに対向して2組並設して配置さ
れ、前記2組の第2の信号引き出し用信号端子アダプタ
ーが1つの揺動軸に連結され、前記揺動軸の揺動にて前
記第1の信号引き出し用信号端子アダプター前記2組
の第2の信号引き出し用信号端子アダプターのうちの
ずれか一方が電気的に接触する構造を有している。
【0012】
【作用】本発明においては、揺動軸の揺動によって被測
定LSIチップとしての良品LSIチップと不良品LS
Iチップを交互に電子ビーム照射領域に移動するととも
に第1の信号引き出し用信号端子アダプターと第2の信
号引き出し用信号端子アダプターとの電気的接触を引き
起こすことにより、両方の被測定LSIチップを動作さ
せながら、良品LSIチップおよび不良品LSIチップ
の電位分布像または電位波形情報が得られる。
【0013】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は、本発明による集積回路の故障解析装
置の一実施例を説明するための構成図であり、図2と同
一部分には同一符号を付してある。図1において、2は
LSIテストヘッド1と真空チャンバー3に配設された
DUTボード4との間に真空チャンバー3を貫通して直
接結合された真空貫通端子、5は真空チャンバー3に配
設されたDUTボード4に接続されたソケットである。
【0014】また、6はアダプター固定治具、7はアダ
プター固定治具6により真空チャンバー3内に固定配置
された信号引き出し用アダプター、8は信号引き出し用
アダプター7に電気的に接続された再結線ボード、9は
再結線ボード8に接続されかつ平面上に多数の接触ピン
9aを有する配列端子治具であり、これらの信号引き出
し用アダプター7と再結線ボード8と配列端子治具9と
で第1の信号引き出し用信号端子アダプターを構成して
いる。
【0015】また、図1において、101 ,102 は配
列端子治具9の接触ピン9a形成面と対向する平面上に
接触ピン10aを有して並設された一対の対向側配列端
子治具であり、この一対の対向側配列端子治具101 ,
102 は図示しないが水平面内で揺動する揺動軸に設定
されている。また、111 ,112 はそれぞれ対向側配
列端子治具101 ,102 に接続された再結線ボードで
ある。なお、一対の対向側配列端子治具101 ,102
と再結線ボード111 ,112 とソケット12,13と
で2組の第2の信号引き出し用信号端子アダプターが構
成され、真空チャンバー3内に配設される構造となって
いる。
【0016】なお、上記構成において、信号引き出しア
ダプター7は、配列端子治具9と対向配列端子治具10
1,102との接触時の負荷に耐えられるようにアダプタ
ー固定治具6によって真空チャンバー3およびDUTボ
ード4に強固に固定される構造となっている。
【0017】このような構成において、LSIテストヘ
ッド1からの入出力信号は、真空貫通端子2を介して真
空チャンバー3内に設置したDUTボード4上のソケッ
ト5に達し、さらにこのソケット5に接続された引き出
しアダプター7および再結線ボード8を介して配列端子
治具9の各接触ピン9aに引き出される。
【0018】また、前述した揺動軸に設定された一対の
対向側配列端子治具101 ,102がこの揺動軸を矢印
A−A′方向の振り子揺動により駆動し、図示しないエ
アシリンダーによって前述した2組の第2の信号引き出
し用信号端子アダプターの一方をB−B′方向に上下移
動させることにより、不良品LSIチップ14と良品L
SIチップ15とを交互に電子ビーム照射領域に移動さ
せるとともに、上下方向に移動させて配列端子治具9と
対向側配列端子治具101,102との対応する接触ピン
9a,10a同士を接触させることにより、不良品LS
Iチップ14または良品LSIチップ15を駆動させな
がら、電位分布像または電位波形像を得ることができ
る。
【0019】なお、信号引き出しアダプター7は、配列
端子治具9と対向側配列端子治具101,102との接触
時の負荷に耐えられるようにアダプター固定治具6によ
って真空チャンバー3およびDUTボード4に強固に固
定される構造となっている。
【0020】このような構成によれば、LSIテストヘ
ッド1とLSIチップ14,15との電気的結合は、図
2に示すような数メートルのリード線20を用いず、厚
さ数センチ程度の信号引き出し用アダプター7および再
結線ボード8が接続された配列端子治具9と、対向側再
結線ボード111,112が接続された対向側配列端子治
具101,102とを結合させるダイレクトドッキングに
準ずる結合構造となるので、動作周波数が従来の約16
メガヘルツ程度以下の制限に対して約50メガヘルツ以
上に緩和することができるとともに不良再現時間が大幅
に改善される。
【0021】また、このような構成によれば、不良品L
SIチップ14と良品LSIチップ15とを同時に真空
チャンバー3内に設置して真空を破ることなく、電子ビ
ーム照射位置に交互に移動させながら迅速に故障解析が
できる。
【0022】また、このような構成によれば、再結線ボ
ード8では、LSIチップ14,15の端子特性に合わ
せてソケット5からの信号を自由に配列端子治具9にマ
トリクス的結合を可能にしているので、チップ毎のチッ
プの端子特性は、再結線ボード8で吸収されるので、配
列端子治具9はチップの違いに係わらず、汎用のものを
使用することができる。これは、対向側の配列端子治具
101,102についても同様である。
【0023】なお、前述した実施例においては、配列端
子治具9の接触ピン9aおよび配列端子治具101,1
02の接触ピン10aとして通常用いられる汎用性の接
触ピンを用いた場合について説明したが、これらの接触
ピン9a,10aのいずれか一方にポゴピン構造(ポゴ
コンタクト)を用いることにより、配列端子治具9また
は対向側の配列端子治具101,102の傾きが生じても
その接触性を大幅に向上させることができる。
【0024】
【発明の効果】以上、説明したように本発明によれば、
LSIテストヘッドと電子ビームテスタとの間を接続す
る信号入出力用のリード線および再結線治具などが不要
となるので、高速動作の被測定LSIチップの故障解析
が可能となる。また、被測定LSIチップとしての良品
LSIチップと不良品LSIチップとを真空を破って交
換することが不要となるので、故障解析を迅速に行うこ
とができるという極めて優れた効果が得られる。
【図面の簡単な説明】
【図1】 本発明による集積回路の故障解析装置の一実
施例を示す構成図である。
【図2】 従来の集積回路の故障解析装置を示す構成図
である。
【符号の説明】
1…LSIテストヘッド、2…真空貫通端子、3…真空
チャンバー、4…DUTボード、5…ソケット、6…ア
ダプター固定治具、7…信号引き出し用アダプター、8
…再結線ボード、9…配列端子治具、9a…接触ピン、
101,102…対向側配列端子治具、111,112…対
向側再結線ボード、12,13…LSIチップ装着用ソ
ケット、14…不良品LSIチップ、15…良品LSI
チップ、20…リード線、21…汎用再結線治具、30
…電子ビームテスタ、31…電子ビームソース、32…
電子検出器(センサ)。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 LSIテストヘッドを接続するソケット
    式DUTボードが真空貫通端子を介して真空容器内に配
    設され、前記DUTボードのソケットに平面上に接触ピ
    ンを配列した第1の信号引き出し用信号端子アダプター
    が接続され、前記第1の信号引き出し用信号端子アダプ
    ターの接触ピンに対向する対向面側に接触ピンを有しか
    つ反対向面側に被測定LSIチップを装着するソケット
    を有する第2の信号引き出し用信号端子アダプターが
    記第1の信号引き出し用信号端子アダプターに対向して
    2組並設して配置され、前記2組の第2の信号引き出し
    用信号端子アダプターが1つの揺動軸に連結され、前記
    揺動軸の揺動にて前記第1の信号引き出し用信号端子ア
    ダプター前記2組の第2の信号引き出し用信号端子ア
    ダプターのうちのいずれか一方とが電気的に接触するこ
    とを特徴とする集積回路の故障解析装置。
  2. 【請求項2】 請求項1において、前記第1の信号引き
    出し用信号端子アダプターまたは第2の信号引き出し用
    信号端子アダプターの接触ピンのいずれか一方がポゴピ
    ン構造となっているとを特徴とする集積回路の故障解析
    装置。
JP7096452A 1995-04-21 1995-04-21 集積回路の故障解析装置 Expired - Lifetime JP2751866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7096452A JP2751866B2 (ja) 1995-04-21 1995-04-21 集積回路の故障解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7096452A JP2751866B2 (ja) 1995-04-21 1995-04-21 集積回路の故障解析装置

Publications (2)

Publication Number Publication Date
JPH08292240A JPH08292240A (ja) 1996-11-05
JP2751866B2 true JP2751866B2 (ja) 1998-05-18

Family

ID=14165418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7096452A Expired - Lifetime JP2751866B2 (ja) 1995-04-21 1995-04-21 集積回路の故障解析装置

Country Status (1)

Country Link
JP (1) JP2751866B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701144B1 (ko) * 2005-11-16 2007-03-28 전진국 웨이퍼레벨 테스트장치

Also Published As

Publication number Publication date
JPH08292240A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
JP5173097B2 (ja) 半導体並列テスタ
KR100825811B1 (ko) 고속 검사가 가능한 반도체 소자 자동검사장치
JPH07191080A (ja) 電気接続の完全性を測定するための装置と方法
JP4216482B2 (ja) 間隔が密なテスト部位のための走査式試験機
JP2007256277A (ja) 印刷回路板を走査検査する装置
US6154039A (en) Functional OBIC analysis
JP2751866B2 (ja) 集積回路の故障解析装置
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
EP1022573A2 (en) Scan test machine for densely spaced test sites
JP2000097985A (ja) 間隔が密な試験場所用走査試験機
JP2737774B2 (ja) ウェハテスタ
JP3111069B2 (ja) 走査検査装置
JP2001077160A (ja) 半導体基板試験装置
JPH07122601A (ja) プローブ装置及びそのメンテナンス用治具
JP3434946B2 (ja) 荷電粒子線試験装置
JPH0758168A (ja) プローブ装置
JP4066265B2 (ja) 半導体試験装置のコンタクトリング
KR20080027592A (ko) 반도체 불량 분석 장치 및 이를 이용한 반도체 불량 분석방법
JPH1144734A (ja) 電子回路アセンブリ試験方法及び試験装置及び該試験用アダプタ
JP3076424B2 (ja) 回路基板検査方法と検査基板並びに回路基板検査装置
JP2006003135A (ja) 半導体集積回路の不良診断方法
JPH066443Y2 (ja) 電子ビームプローバにおける試料装着機構
JPH0754817B2 (ja) 半導体検査装置
JPS58209138A (ja) 電子ビ−ムを用いたicテスタ
JPS63114228A (ja) プローブ装置