JP2748690B2 - 複合トラップ - Google Patents
複合トラップInfo
- Publication number
- JP2748690B2 JP2748690B2 JP2327370A JP32737090A JP2748690B2 JP 2748690 B2 JP2748690 B2 JP 2748690B2 JP 2327370 A JP2327370 A JP 2327370A JP 32737090 A JP32737090 A JP 32737090A JP 2748690 B2 JP2748690 B2 JP 2748690B2
- Authority
- JP
- Japan
- Prior art keywords
- trap
- trap element
- output
- input
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号中に含まれる複数の周波数信号を除去す
るためのトラップ回路に関するものである。
るためのトラップ回路に関するものである。
テレビジョン受像機において、その音声信号だけでな
く他のFM信号によっても受信障害が発生する場合があ
る。この対策の１つとして、SIFトラップを音声信号に
対応する4.5MHZの１周波トラップだけでなく、妨害波の
エネルギー密度の高い4.8MHZ,5.05MHZを加えた３周波ト
ラップで構成したものが有効である。
く他のFM信号によっても受信障害が発生する場合があ
る。この対策の１つとして、SIFトラップを音声信号に
対応する4.5MHZの１周波トラップだけでなく、妨害波の
エネルギー密度の高い4.8MHZ,5.05MHZを加えた３周波ト
ラップで構成したものが有効である。
この３周波トラップの実現に際し、従来ではセラミッ
クトラップを３周波分、つまり３個のセラミックトラッ
プを使用していた。そのため、コスト高になるととも
に、３個のトラップ素子を回路基板に搭載するために大
きな基板面積が必要になるという問題があった。
クトラップを３周波分、つまり３個のセラミックトラッ
プを使用していた。そのため、コスト高になるととも
に、３個のトラップ素子を回路基板に搭載するために大
きな基板面積が必要になるという問題があった。
このような問題点を解決するものとして、本出願人
は、周波数の異なる２個の二素子形のセラミック共振子
からなるトラップを並列接続したトラップ回路を提案し
た（実願平１−85945号）。この場合には、一方のトラ
ップは電極面積が同一の二対の振動電極を有し、他方の
トラップは電極面積が異なる二対の振動電極を有してお
り、これら２種類のトラップを並列接続することによ
り、電極面積が同一のトラップの共振周波数とその近傍
周波数域とを同時にトラップできるという利点がある。
は、周波数の異なる２個の二素子形のセラミック共振子
からなるトラップを並列接続したトラップ回路を提案し
た（実願平１−85945号）。この場合には、一方のトラ
ップは電極面積が同一の二対の振動電極を有し、他方の
トラップは電極面積が異なる二対の振動電極を有してお
り、これら２種類のトラップを並列接続することによ
り、電極面積が同一のトラップの共振周波数とその近傍
周波数域とを同時にトラップできるという利点がある。
しかしながら、上記のように２種のトラップを使用し
た場合、３個のトラップを使用する場合に比べるとコス
ト低減および基板面積の縮小を達成できるものの、やは
り別個に回路基板に接続する必要があり、大幅なコスト
低減と基板面積の縮小を実現できない。特に、回路基板
に実装する際、トラップ特性が異なる２種のものを並列
接続しなければならないため、厳密な部品管理が必要に
なる問題がある。
た場合、３個のトラップを使用する場合に比べるとコス
ト低減および基板面積の縮小を達成できるものの、やは
り別個に回路基板に接続する必要があり、大幅なコスト
低減と基板面積の縮小を実現できない。特に、回路基板
に実装する際、トラップ特性が異なる２種のものを並列
接続しなければならないため、厳密な部品管理が必要に
なる問題がある。
そこで、本発明の目的は、ある周波数およびその近傍
周波数域を単一部品でトラップし、コスト低減と基板占
有面積の縮小、並びに部品管理の簡素化を達成できる複
合トラップを提供することにある。
周波数域を単一部品でトラップし、コスト低減と基板占
有面積の縮小、並びに部品管理の簡素化を達成できる複
合トラップを提供することにある。
上記目的を達成するため、第１の発明は、第１トラッ
プ素子と、第２トラップ素子と、これらトラップ素子を
固定し、一側縁部から平行に３本のリード端子を突設し
たベースとを含み、第１トラップ素子と第２トラップ素
子は、それぞれほぼ同一形状の短冊状圧電基板の一面に
入，出力側の振動電極を有し、他面にこれらの振動電極
と対向するアース側の振動電極が形成された二素子形セ
ラミック共振子からなり、第１トラップ素子は、同一の
共振周波数を有するように、一面に形成された入，出力
側の振動電極の、圧電基板の長手方向における幅寸法が
同一であり、第２トラップ素子は、第１トラップ素子と
異なる２つの共振周波数を有するように、一面に形成さ
れた入，出力側の振動電極の、圧電基板の長手方向にお
ける幅寸法が互いに異なるとともに、第１トラップ素子
の振動電極の幅と異なっており、第１トラップ素子の入
力側，出力側およびアース側の端子電極と、第２トラッ
プ素子の入力側，出力側およびアース側の端子電極とを
夫々ベースに形成された引出電極を介して各リード端子
に接続するとともに、リード端子の一部を含むベースの
周囲を外装樹脂で封止してなるものである。
プ素子と、第２トラップ素子と、これらトラップ素子を
固定し、一側縁部から平行に３本のリード端子を突設し
たベースとを含み、第１トラップ素子と第２トラップ素
子は、それぞれほぼ同一形状の短冊状圧電基板の一面に
入，出力側の振動電極を有し、他面にこれらの振動電極
と対向するアース側の振動電極が形成された二素子形セ
ラミック共振子からなり、第１トラップ素子は、同一の
共振周波数を有するように、一面に形成された入，出力
側の振動電極の、圧電基板の長手方向における幅寸法が
同一であり、第２トラップ素子は、第１トラップ素子と
異なる２つの共振周波数を有するように、一面に形成さ
れた入，出力側の振動電極の、圧電基板の長手方向にお
ける幅寸法が互いに異なるとともに、第１トラップ素子
の振動電極の幅と異なっており、第１トラップ素子の入
力側，出力側およびアース側の端子電極と、第２トラッ
プ素子の入力側，出力側およびアース側の端子電極とを
夫々ベースに形成された引出電極を介して各リード端子
に接続するとともに、リード端子の一部を含むベースの
周囲を外装樹脂で封止してなるものである。
また、第２の発明は、第１トラップ素子と、第２トラ
ップ素子と、３本のリード端子とを含み、第１トラップ
素子と第２トラップ素子は、それぞれほぼ同一形状の短
冊状圧電基板の一面に入，出力側の振動電極を有し、他
面にこれらの振動電極と対向するアース側の振動電極が
形成された二素子形セラミック共振子からなり、第１ト
ラップ素子は、同一の共振周波数を有するように、一面
に形成された入，出力側の振動電極の、圧電基板の長手
方向における幅寸法が同一であり、第２トラップ素子
は、第１トラップ素子と異なる２つの共振周波数を有す
るように、一面に形成された入，出力側の振動電極の、
圧電基板の長手方向における幅寸法が互いに異なるとと
もに、第１トラップ素子の振動電極の幅と異なってお
り、第１トラップ素子の入力側，出力側およびアース側
の端子電極と、第２トラップ素子の入力側，出力側およ
びアース側の端子電極とを夫々リード端子に接続固定す
るとともに、リード端子の一部を含む両トラップ素子の
周囲を外装樹脂で封止してなるものである。
ップ素子と、３本のリード端子とを含み、第１トラップ
素子と第２トラップ素子は、それぞれほぼ同一形状の短
冊状圧電基板の一面に入，出力側の振動電極を有し、他
面にこれらの振動電極と対向するアース側の振動電極が
形成された二素子形セラミック共振子からなり、第１ト
ラップ素子は、同一の共振周波数を有するように、一面
に形成された入，出力側の振動電極の、圧電基板の長手
方向における幅寸法が同一であり、第２トラップ素子
は、第１トラップ素子と異なる２つの共振周波数を有す
るように、一面に形成された入，出力側の振動電極の、
圧電基板の長手方向における幅寸法が互いに異なるとと
もに、第１トラップ素子の振動電極の幅と異なってお
り、第１トラップ素子の入力側，出力側およびアース側
の端子電極と、第２トラップ素子の入力側，出力側およ
びアース側の端子電極とを夫々リード端子に接続固定す
るとともに、リード端子の一部を含む両トラップ素子の
周囲を外装樹脂で封止してなるものである。
二素子形のセラミック共振子からなるトラップ素子の
場合、振動電極の面積が同一であれば、トラップ帯或は
狭いが減衰量が大きいトラップ特性を示し、振動電極の
面積が異なると、減衰量はやや小さいがトラップ帯域が
広いトラップ特性を示す。このような２種のトラップを
並列接続することにより、主たる周波数だけでなく、そ
の他の２つの周波数も同時にトラップできる。特に、第
１発明では、２個のトラップ素子を１枚のベース上に固
定し、ベースから３本のリード端子を突設することによ
り、単一部品として構成してある。そのため、回路基板
へ実装する際、基板占有面積を縮小できるとともに、部
品管理が容易となり、さらに個々のトラップ素子にリー
ド端子を接続したり外装を施す手間も省くことができる
ため、製造コストを大幅に低減できる。
場合、振動電極の面積が同一であれば、トラップ帯或は
狭いが減衰量が大きいトラップ特性を示し、振動電極の
面積が異なると、減衰量はやや小さいがトラップ帯域が
広いトラップ特性を示す。このような２種のトラップを
並列接続することにより、主たる周波数だけでなく、そ
の他の２つの周波数も同時にトラップできる。特に、第
１発明では、２個のトラップ素子を１枚のベース上に固
定し、ベースから３本のリード端子を突設することによ
り、単一部品として構成してある。そのため、回路基板
へ実装する際、基板占有面積を縮小できるとともに、部
品管理が容易となり、さらに個々のトラップ素子にリー
ド端子を接続したり外装を施す手間も省くことができる
ため、製造コストを大幅に低減できる。
一方、第２の発明では、ベースを省略して２個のトラ
ップ素子を直接リード端子に固定したものである。トラ
ップ素子とリード端子との接続固定には、半田や導電性
接着剤等が使用される。この場合には、ベースを必要と
しないため、部品の小型化が可能となる利点がある。
ップ素子を直接リード端子に固定したものである。トラ
ップ素子とリード端子との接続固定には、半田や導電性
接着剤等が使用される。この場合には、ベースを必要と
しないため、部品の小型化が可能となる利点がある。
第１図は本発明にかかる複合トラップの第１実施例を
示す。
示す。
ベース１は例えばプリント基板よりなり、その片面に
は予め引出電極2,3,4がプリント配線されている。ベー
ス１の一側縁部に引き出された上記引出電極2,3,4の端
部には３本のリード端子5,6,7の一端部が半田付け30等
の手段によって接続固定されている。また、ベース１上
には第１と第２のトラップ素子A,Bが平行に接続固定さ
れている。
は予め引出電極2,3,4がプリント配線されている。ベー
ス１の一側縁部に引き出された上記引出電極2,3,4の端
部には３本のリード端子5,6,7の一端部が半田付け30等
の手段によって接続固定されている。また、ベース１上
には第１と第２のトラップ素子A,Bが平行に接続固定さ
れている。
第１トラップ素子Ａは、厚みすべり振動モータを利用
したエネルギー閉じ込め型の二素子形セラミック共振子
よりなる。短冊状の圧電セラミック基板10の一主面に
は、第2a図に示すように同一面積の入力用振動電極11と
出力用振動電極12とが一定間隔を開けて形成され、両端
部にはこれら振動電極11,12から夫々引き出された入力
用端子電極13および出力用端子電極14が形成されてい
る。圧電セラミック基板10の他主面には、第2b図のよう
に振動電極11,12と対向した振動電極15,16およびその中
央にアース用端子電極17が形成されている。第１トラッ
プ素子Ａの共振周波数は例えば4.5MHZに設定され、第３
図のようにトラップ帯域は狭いが減衰量が大きい特性を
示す。
したエネルギー閉じ込め型の二素子形セラミック共振子
よりなる。短冊状の圧電セラミック基板10の一主面に
は、第2a図に示すように同一面積の入力用振動電極11と
出力用振動電極12とが一定間隔を開けて形成され、両端
部にはこれら振動電極11,12から夫々引き出された入力
用端子電極13および出力用端子電極14が形成されてい
る。圧電セラミック基板10の他主面には、第2b図のよう
に振動電極11,12と対向した振動電極15,16およびその中
央にアース用端子電極17が形成されている。第１トラッ
プ素子Ａの共振周波数は例えば4.5MHZに設定され、第３
図のようにトラップ帯域は狭いが減衰量が大きい特性を
示す。
一方、第２トラップ素子Ｂも同じく厚みすべり振動モ
ードを利用したエネルギー閉じ込め型の二素子形セラミ
ック共振子よりなる。短冊状の圧電セラミック基板20の
一主面には、第4a図に示すように異なる面積の入力用振
動電極21と出力用振動電極22とが一定間隔を開けて形成
され、両端部にはこれら振動電極21,22から夫々引き出
された入力用端子電極23および出力用端子電極24が形成
されている。圧電セラミック基板20の他主面には、第4b
図のように上記振動電極21,22と対向した振動電極25,26
およびアース用端子電極27が形成されている。第２トラ
ップ素子Ｂの共振周波数は例えば4.8MHZおよび5.05MHZ
に設定され、第５図のように減衰量はやや小さいがトラ
ップ帯域が広い特性を示す。
ードを利用したエネルギー閉じ込め型の二素子形セラミ
ック共振子よりなる。短冊状の圧電セラミック基板20の
一主面には、第4a図に示すように異なる面積の入力用振
動電極21と出力用振動電極22とが一定間隔を開けて形成
され、両端部にはこれら振動電極21,22から夫々引き出
された入力用端子電極23および出力用端子電極24が形成
されている。圧電セラミック基板20の他主面には、第4b
図のように上記振動電極21,22と対向した振動電極25,26
およびアース用端子電極27が形成されている。第２トラ
ップ素子Ｂの共振周波数は例えば4.8MHZおよび5.05MHZ
に設定され、第５図のように減衰量はやや小さいがトラ
ップ帯域が広い特性を示す。
セラミック共振子よりなるトラップ素子の場合、共振
周波数は電極面積と圧電セラミック基板の厚みとで決定
され、電極面積が小さい程、また圧電セラミック基板の
厚みが薄い程共振周波数は高くなる。例えば第1,第２ト
ラップ素子A,Bとして同一幅W,同一厚みの圧電セラミッ
ク基板10,20を使用した場合、上記の共振周波数を得る
には各振動電極11,12および21,22の幅寸法d1,d2,d3を次
のように設定すればよい。
周波数は電極面積と圧電セラミック基板の厚みとで決定
され、電極面積が小さい程、また圧電セラミック基板の
厚みが薄い程共振周波数は高くなる。例えば第1,第２ト
ラップ素子A,Bとして同一幅W,同一厚みの圧電セラミッ
ク基板10,20を使用した場合、上記の共振周波数を得る
には各振動電極11,12および21,22の幅寸法d1,d2,d3を次
のように設定すればよい。
d1＞d2＞d3 第１トラップ素子Ａの入力用端子電極13,アース用端
子電極17および出力用端子電極14と、第２トラップ素子
Ｂの入力用端子電極23,アース用端子電極27および出力
用端子電極24は、夫々ベース１に形成された引出電極2,
3,4に導電ペースト31等によって接続され、同時に機械
的に固定される。その後、ベース１の周囲がシリコンゴ
ム等のゴム状弾性体40によってディップコーティングさ
れ、さらにその周囲がエポキシ樹脂等の外装樹脂50でテ
ィップコーティングされ、複合トラップを得る。なお、
ゴム状弾性体40はトラップ素子A,Bに生起される厚みす
べり振動をある程度ダンピングしてスプリアスを抑制す
るとともに、外装樹脂50の成形収縮力を緩和するための
ものであり、少なくともトラップ素子A,Bの周囲を覆っ
ておればよく、ベース１全体を覆う必要はない。
子電極17および出力用端子電極14と、第２トラップ素子
Ｂの入力用端子電極23,アース用端子電極27および出力
用端子電極24は、夫々ベース１に形成された引出電極2,
3,4に導電ペースト31等によって接続され、同時に機械
的に固定される。その後、ベース１の周囲がシリコンゴ
ム等のゴム状弾性体40によってディップコーティングさ
れ、さらにその周囲がエポキシ樹脂等の外装樹脂50でテ
ィップコーティングされ、複合トラップを得る。なお、
ゴム状弾性体40はトラップ素子A,Bに生起される厚みす
べり振動をある程度ダンピングしてスプリアスを抑制す
るとともに、外装樹脂50の成形収縮力を緩和するための
ものであり、少なくともトラップ素子A,Bの周囲を覆っ
ておればよく、ベース１全体を覆う必要はない。
第６図は上記のように構成した複合トラップの回路図
であり、第７図は上記複合トラップのトラップ特性を示
す。図から明らかなように、4.5MHZでは大きな減衰量と
なり、4.8MHZと5.05MHZもあるレベルまでトラップでき
ることが分かる。したがって、映像信号の妨害となる4.
5MHZの音声信号を確実に除去できるとともに、4.5MHZ〜
5.05MHZ付近の妨害信号も除去できる。
であり、第７図は上記複合トラップのトラップ特性を示
す。図から明らかなように、4.5MHZでは大きな減衰量と
なり、4.8MHZと5.05MHZもあるレベルまでトラップでき
ることが分かる。したがって、映像信号の妨害となる4.
5MHZの音声信号を確実に除去できるとともに、4.5MHZ〜
5.05MHZ付近の妨害信号も除去できる。
第８図，第９図は複合トラップの第２実施例を示し、
第１実施例と同一部品には同一符号を付して説明を省略
する。
第１実施例と同一部品には同一符号を付して説明を省略
する。
この実施例では、３本のリード端子60,61,62の内、両
端の入出力用リード端子60,62の頭部60a,62aを平板状に
形成するとともに、中央のアース用リード端子61の頭部
61aを二股状に形成してある。そして、入出力用リード
端子60,62の頭部60a,62aを間にして第１トラップ素子Ａ
の入力用端子電極13および出力用端子電極14と、第２ト
ラップ素子Ｂの入力用端子電極23および出力用端子電極
24とを半田付け等によって接続固定する。さらに、中央
のアース用リード端子61の二股状頭部61aの間に２個の
トラップ素子A,Bの中央部を挿入し、外側面にあるアー
ス用端子電極17,27をこの二股状頭部61aの内面に半田付
け等にて接続固定すればよい。その後、トラップ素子A,
Bの周囲をシリコンゴム等のゴム状弾性体70およびエポ
キシ樹脂等の外装樹脂80でディップコーティングするこ
とにより、複合トラップを得る。
端の入出力用リード端子60,62の頭部60a,62aを平板状に
形成するとともに、中央のアース用リード端子61の頭部
61aを二股状に形成してある。そして、入出力用リード
端子60,62の頭部60a,62aを間にして第１トラップ素子Ａ
の入力用端子電極13および出力用端子電極14と、第２ト
ラップ素子Ｂの入力用端子電極23および出力用端子電極
24とを半田付け等によって接続固定する。さらに、中央
のアース用リード端子61の二股状頭部61aの間に２個の
トラップ素子A,Bの中央部を挿入し、外側面にあるアー
ス用端子電極17,27をこの二股状頭部61aの内面に半田付
け等にて接続固定すればよい。その後、トラップ素子A,
Bの周囲をシリコンゴム等のゴム状弾性体70およびエポ
キシ樹脂等の外装樹脂80でディップコーティングするこ
とにより、複合トラップを得る。
上記複合トラップの回路およびトラップ特性は第６図
および第７図と同様である。この実施例では、複合トラ
ップがベースを必要とせず、しかも２個のトラップ素子
A,Bが横方向に並列配置されるので、部品の小型・低背
化が可能になるという特徴がある。
および第７図と同様である。この実施例では、複合トラ
ップがベースを必要とせず、しかも２個のトラップ素子
A,Bが横方向に並列配置されるので、部品の小型・低背
化が可能になるという特徴がある。
なお、第２実施例における複合トラップにおいて、リ
ード端子の形状は図示したものに限らず、例えばトラッ
プ素子A,Bを縦方向に並列配置してもよい。
ード端子の形状は図示したものに限らず、例えばトラッ
プ素子A,Bを縦方向に並列配置してもよい。
本発明は実施例のような形状のトラップ素子に限ら
ず、また厚みすべり振動モードを利用したセラミック共
振子に限らず、厚み縦振動モードを利用したセラミック
共振子を用いることもできる。
ず、また厚みすべり振動モードを利用したセラミック共
振子に限らず、厚み縦振動モードを利用したセラミック
共振子を用いることもできる。
以上の説明で明らかなように、第１の発明によれば、
同一の共振周波数を有する二素子形セラミック共振子か
らなる第１トラップ素子と、第１トラップ素子と異なる
２つの共振周波数を有する二素子形セラミック共振子か
らなる第２トラップ素子を並列接続したので、主たる周
波数だけでなく、その近傍の周波数域も同時にトラップ
できる。しかも、２個のトラップ素子を１枚のベース上
に固定し、ベースから３本のリード端子を突設すること
により、単一の電子部品として構成したので、回路基板
へ実装する際の基板占有面積を縮小できるとともに、部
品管理が容易となり、さらに製造コストを大幅に低減で
きる。
同一の共振周波数を有する二素子形セラミック共振子か
らなる第１トラップ素子と、第１トラップ素子と異なる
２つの共振周波数を有する二素子形セラミック共振子か
らなる第２トラップ素子を並列接続したので、主たる周
波数だけでなく、その近傍の周波数域も同時にトラップ
できる。しかも、２個のトラップ素子を１枚のベース上
に固定し、ベースから３本のリード端子を突設すること
により、単一の電子部品として構成したので、回路基板
へ実装する際の基板占有面積を縮小できるとともに、部
品管理が容易となり、さらに製造コストを大幅に低減で
きる。
また、第２の発明では、ベースを省略して２個のトラ
ップ素子を直接リード端子に固定したので、第１の効果
に加えて、部品の小型化が可能となる利点がある。
ップ素子を直接リード端子に固定したので、第１の効果
に加えて、部品の小型化が可能となる利点がある。
第１図は本発明にかかる複合トラップの第１実施例の斜
視図、第2a図，第2b図は第１トラップ素子の正面図およ
び背面図、第３図は第１トラップ素子のトラップ特性
図、第4a図、第4b図は第２トラップ素子の正面図および
背面図、第５図は第２トラップ素子のトラップ特性図、
第６図は複合トラップの回路図、第７図は複合トラップ
のトラップ特性、第８図は複合トラップの第２実施例の
斜視図、第９図はその分解斜視図である。 Ａ……第１トラップ素子、Ｂ……第２トラップ素子、１
……ベース、２〜４……引出電極、５〜７……リード端
子、11,12,15,16,21,22,25,26……振動電極、13,14,17,
23,24,27……端子電極、40,70……ゴム状弾性体、50,80
……外装樹脂、60〜62……リード端子。
視図、第2a図，第2b図は第１トラップ素子の正面図およ
び背面図、第３図は第１トラップ素子のトラップ特性
図、第4a図、第4b図は第２トラップ素子の正面図および
背面図、第５図は第２トラップ素子のトラップ特性図、
第６図は複合トラップの回路図、第７図は複合トラップ
のトラップ特性、第８図は複合トラップの第２実施例の
斜視図、第９図はその分解斜視図である。 Ａ……第１トラップ素子、Ｂ……第２トラップ素子、１
……ベース、２〜４……引出電極、５〜７……リード端
子、11,12,15,16,21,22,25,26……振動電極、13,14,17,
23,24,27……端子電極、40,70……ゴム状弾性体、50,80
……外装樹脂、60〜62……リード端子。
Claims (2)
- 【請求項１】信号中に含まれる複数の周波数信号を除去
するためのトラップであって、 第１トラップ素子と、第２トラップ素子と、これらトラ
ップ素子を固定し、一側縁部から平行に３本のリード端
子を突設したベースとを含み、 第１トラップ素子と第２トラップ素子は、それぞれほぼ
同一形状の短冊状圧電基板の一面に入，出力側の振動電
極を有し、他面にこれらの振動電極と対向するアース側
の振動電極が形成された二素子形セラミック共振子から
なり、 第１トラップ素子は、同一の共振周波数を有するよう
に、一面に形成された入，出力側の振動電極の、圧電基
板の長手方向における幅寸法が同一であり、 第２トラップ素子は、第１トラップ素子と異なる２つの
共振周波数を有するように、一面に形成された入，出力
側の振動電極の、圧電基板の長手方向における幅寸法が
互いに異なるとともに、第１トラップ素子の振動電極の
幅と異なっており、 第１トラップ素子の入力側，出力側およびアース側の端
子電極と、第２トラップ素子の入力側，出力側およびア
ース側の端子電極とを夫々ベースに形成された引出電極
を介して各リード端子に接続するとともに、リード端子
の一部を含むベースの周囲を外装樹脂で封止してなるこ
とを特徴とする複合トラップ。 - 【請求項２】信号中に含まれる複数の周波数信号を除去
するためのトラップであって、 第１トラップ素子と、第２トラップ素子と、３本のリー
ド端子とを含み、 第１トラップ素子と第２トラップ素子は、それぞれほぼ
同一形状の短冊状圧電基板の一面に入，出力側の振動電
極を有し、他面にこれらの振動電極と対向するアース側
の振動電極が形成された二素子形セラミック共振子から
なり、 第１トラップ素子は、同一の共振周波数を有するよう
に、一面に形成された入，出力側の振動電極の、圧電基
板の長手方向における幅寸法が同一であり、 第２トラップ素子は、第１トラップ素子と異なる２つの
共振周波数を有するように、一面に形成された入，出力
側の振動電極の、圧電基板の長手方向における幅寸法が
互いに異なるとともに、第１トラップ素子の振動電極の
幅と異なっており、 第１トラップ素子の入力側，出力側およびアース側の端
子電極と、第２トラップ素子の入力側，出力側およびア
ース側の端子電極とを夫々リード端子に接続固定すると
ともに、リード端子の一部を含む両トラップ素子の周囲
を外装樹脂で封止してなることを特徴とする複合トラッ
プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327370A JP2748690B2 (ja) | 1990-11-27 | 1990-11-27 | 複合トラップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327370A JP2748690B2 (ja) | 1990-11-27 | 1990-11-27 | 複合トラップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192909A JPH04192909A (ja) | 1992-07-13 |
| JP2748690B2 true JP2748690B2 (ja) | 1998-05-13 |
Family
ID=18198385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327370A Expired - Fee Related JP2748690B2 (ja) | 1990-11-27 | 1990-11-27 | 複合トラップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748690B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4322144C2 (de) * | 1992-07-03 | 1997-06-05 | Murata Manufacturing Co | Vibratoreinheit |
| US5621263A (en) * | 1993-08-09 | 1997-04-15 | Murata Manufacturing Co., Ltd. | Piezoelectric resonance component |
| CN1064490C (zh) * | 1993-08-17 | 2001-04-11 | 株式会社村田制作所 | 梯形滤波器 |
| US5648746A (en) * | 1993-08-17 | 1997-07-15 | Murata Manufacturing Co., Ltd. | Stacked diezoelectric resonator ladder-type filter with at least one width expansion mode resonator |
| JP3114526B2 (ja) * | 1994-10-17 | 2000-12-04 | 株式会社村田製作所 | チップ型圧電共振部品 |
| JP2000278076A (ja) * | 1999-03-26 | 2000-10-06 | Murata Mfg Co Ltd | 複合圧電部品及びチップ型複合圧電部品 |
| JP5736774B2 (ja) * | 2010-12-28 | 2015-06-17 | 株式会社大真空 | 帯域阻止フィルタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925829U (ja) * | 1982-08-09 | 1984-02-17 | 株式会社村田製作所 | 圧電共振部品 |
| JPS61296809A (ja) * | 1985-06-25 | 1986-12-27 | Murata Mfg Co Ltd | トラツプ回路 |
| JPS62100715U (ja) * | 1985-12-14 | 1987-06-26 | ||
| JPS6328113A (ja) * | 1986-07-22 | 1988-02-05 | Murata Mfg Co Ltd | 圧電振動部品 |
| JPS63187908A (ja) * | 1987-01-30 | 1988-08-03 | Murata Mfg Co Ltd | 複合トラツプ |
| JPH0243021U (ja) * | 1988-09-19 | 1990-03-26 | ||
| JPH0246427U (ja) * | 1988-09-26 | 1990-03-29 | ||
| JPH02105712A (ja) * | 1988-10-14 | 1990-04-18 | Murata Mfg Co Ltd | 圧電部品とその製造方法 |
-
1990
- 1990-11-27 JP JP2327370A patent/JP2748690B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192909A (ja) | 1992-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897740B2 (en) | Duplexer and composite module having a package with an electroconductive lid electrically connected to a shield | |
| US5844452A (en) | Piezoelectric ladder filter utilizing resonator with electrodes on opposite side edges | |
| JP2748690B2 (ja) | 複合トラップ | |
| JPH08335847A (ja) | 厚みすべり振動型２重モードフィルタ | |
| JP3262007B2 (ja) | エネルギー閉じ込め型厚みすべり共振子およびこの共振子を用いた電子部品 | |
| JP3427789B2 (ja) | チップ型圧電フィルタ | |
| KR100491018B1 (ko) | 탄성표면파 필터장치 | |
| JP4084188B2 (ja) | 弾性表面波装置 | |
| JP3296264B2 (ja) | 圧電部品 | |
| JPH1141062A (ja) | 圧電フィルタ | |
| US5962956A (en) | Piezoelectric resonator and electronic component containing same | |
| JPS6311749Y2 (ja) | ||
| US6268684B1 (en) | Piezoelectric resonator and a piezoelectric component including piezoelectric resonator | |
| JP2738673B2 (ja) | セラミツク共振子 | |
| EP1039634A2 (en) | Composite piezoelectric component and chip-type composite piezoelectric component | |
| JPS6328114A (ja) | 圧電振動部品 | |
| JP3475874B2 (ja) | 複合圧電部品、チップ型複合圧電部品及び複合圧電部品の製造方法 | |
| JPH06132778A (ja) | 厚み滑り振動モードを利用したセラミックフィルタ | |
| JPS5844657Y2 (ja) | デンキシンゴウシヨリソウチ | |
| JPH0697759A (ja) | 弾性表面波装置とその製造方法 | |
| JPH036026Y2 (ja) | ||
| JPH07111432A (ja) | チップ型圧電共振子及びその製造方法 | |
| JPH0766675A (ja) | チップ型圧電共振子 | |
| JPH10256861A (ja) | 圧電部品 | |
| JPH0128532B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |