JP2745701B2 - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JP2745701B2 JP2745701B2 JP18775189A JP18775189A JP2745701B2 JP 2745701 B2 JP2745701 B2 JP 2745701B2 JP 18775189 A JP18775189 A JP 18775189A JP 18775189 A JP18775189 A JP 18775189A JP 2745701 B2 JP2745701 B2 JP 2745701B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- converter
- current source
- groove
- accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はD/Aコンバータに関し特にその精度の向上に
関する。
関する。
従来用いられていた重み定電流型のｎビットD/Aコン
バータは第４図の様になっていた。すなわち端子44〜48
にデジタル信号が入力されるとそのデジタル信号に合せ
てスイッチ49〜53が加算器１の正相入力端子もしくは逆
相入力端子に定電流源I1〜Inを接続させる。
バータは第４図の様になっていた。すなわち端子44〜48
にデジタル信号が入力されるとそのデジタル信号に合せ
てスイッチ49〜53が加算器１の正相入力端子もしくは逆
相入力端子に定電流源I1〜Inを接続させる。
ここでデジタル入力信号の入力端子である端子44がMS
Bで端子48をLSBとし、スイッチ49に接続される定電流源
54の電流値をI,スイッチ50に接続される定電流源55の電
流値をI/2,スイッチ53に接続される定電流源58の電流値
をI/2nとすれば、加算器の出力電圧VOUTは出力と逆相入
力端子の帰還抵抗をＲとした場合 となる。ただしB1からBnはそれぞれ端子44から端子48ま
でに入力されるデジタル信号のデジタル波高値である。
Bで端子48をLSBとし、スイッチ49に接続される定電流源
54の電流値をI,スイッチ50に接続される定電流源55の電
流値をI/2,スイッチ53に接続される定電流源58の電流値
をI/2nとすれば、加算器の出力電圧VOUTは出力と逆相入
力端子の帰還抵抗をＲとした場合 となる。ただしB1からBnはそれぞれ端子44から端子48ま
でに入力されるデジタル信号のデジタル波高値である。
従って入力デジタル信号に対して2nの分解能をもった
D/Aコンバータとなる。
D/Aコンバータとなる。
前述した従来のD/Aコンバータの精度は内蔵される定
電流源の精度に依存する。ところで拡散状態やレイアウ
トの工夫により各定電流の相対精度をいかに高めても製
品の精度が向上しないことがわかり解析したところペレ
ットをモールドパッケージに封入する際に生じる応力か
らペレットがひずみをうけ、定電流源を構成するトラン
ジスタのgmの相対精度が悪化し、D/Aコンバータの精度
の向上がしないことがわかった。ところでモールドパッ
ケージに封入した際に生じる応力による相対精度の悪化
は、解析的に計算することが大変困難で、実験により統
計的にペレットの周辺、すなわちペレットの端の部分に
近いほどトランジスタのgmの変化が大きく、定電流源の
電流が大きくなることもわかった。
電流源の精度に依存する。ところで拡散状態やレイアウ
トの工夫により各定電流の相対精度をいかに高めても製
品の精度が向上しないことがわかり解析したところペレ
ットをモールドパッケージに封入する際に生じる応力か
らペレットがひずみをうけ、定電流源を構成するトラン
ジスタのgmの相対精度が悪化し、D/Aコンバータの精度
の向上がしないことがわかった。ところでモールドパッ
ケージに封入した際に生じる応力による相対精度の悪化
は、解析的に計算することが大変困難で、実験により統
計的にペレットの周辺、すなわちペレットの端の部分に
近いほどトランジスタのgmの変化が大きく、定電流源の
電流が大きくなることもわかった。
以上の結果から集積化された精度が高いD/Aコンバー
タを安価なモールドパッケージに封入することはむずか
しいという欠点があった。
タを安価なモールドパッケージに封入することはむずか
しいという欠点があった。
本発明はモールドパッケージに封入の際に生じる応力
によるひずみが各定電流源に均一に加わる様に、各定電
流源の回りに溝をほることである。
によるひずみが各定電流源に均一に加わる様に、各定電
流源の回りに溝をほることである。
第１図は、本発明の３ビットD/Aコンバータの実施例
である。１はペレット、２〜４はデジタル入力端子用パ
ッド、５〜７はスイッチ、８〜10は定電流源、11は加算
器、12,13はそれぞれ加算器の正相入力端子，逆相入力
端子、14は加算器の帰還抵抗、15は加算器の出力端子用
パッド、16,16′は電源端子用パッド、17〜19は８〜10
の定電流源の回りに堀った溝である。以下に実施例につ
いて説明する。
である。１はペレット、２〜４はデジタル入力端子用パ
ッド、５〜７はスイッチ、８〜10は定電流源、11は加算
器、12,13はそれぞれ加算器の正相入力端子，逆相入力
端子、14は加算器の帰還抵抗、15は加算器の出力端子用
パッド、16,16′は電源端子用パッド、17〜19は８〜10
の定電流源の回りに堀った溝である。以下に実施例につ
いて説明する。
第１図において樹脂封入によってペレット１にまげ応
力がかかった場合、８〜10の定電流源の回りに溝をいれ
ておくことで各定電流源にかかるまげ応力が四方向に分
散され緩和される。
力がかかった場合、８〜10の定電流源の回りに溝をいれ
ておくことで各定電流源にかかるまげ応力が四方向に分
散され緩和される。
さらに、前述した様に、樹脂封入による応力はペレッ
トの端部分で大きいことがわかっている。従って各定電
流源の回りに溝を入れることでどの定電流源も四辺の溝
から応力をうけるため応力による影響が均一化する。
トの端部分で大きいことがわかっている。従って各定電
流源の回りに溝を入れることでどの定電流源も四辺の溝
から応力をうけるため応力による影響が均一化する。
以上の事から、定電流源の回りに溝を入れることで樹
脂応力は緩和されかつ均一化するという利点がある。
脂応力は緩和されかつ均一化するという利点がある。
尚ペレット内部に溝を掘る技術については、第２図に
示すように、20の酸化膜を異方性エッチングにより21の
ように溝堀りを行う。この溝堀り技術は1MDRAMのメモリ
セルのキャパシタを作る際や、バイポーラトランジスタ
でのトランジスタ間の絶縁分離の技術として、すでに確
立されている。
示すように、20の酸化膜を異方性エッチングにより21の
ように溝堀りを行う。この溝堀り技術は1MDRAMのメモリ
セルのキャパシタを作る際や、バイポーラトランジスタ
でのトランジスタ間の絶縁分離の技術として、すでに確
立されている。
加えて、溝部分にはポリイミドの様な軟質性の膜を第
２図の22のようにかぶせることでアルミ配線やポリシリ
配線も定電流源部に配線することができる。
２図の22のようにかぶせることでアルミ配線やポリシリ
配線も定電流源部に配線することができる。
〔実施例２〕 次に第３図を参考にして本発明の他の実施例を説明す
る。
る。
第４図は抵抗ラダー型の４ビットD/Aコンバータに本
発明を実施したもので23はペレット、24〜30抵抗ラダー
を構成する抵抗、31〜34はスイッチ、35〜38は定電流
源、39〜42はデジタル入力端子用パッド、43,43′は電
源端子用パッド44は出力電圧端子用パッド、45〜49は抵
抗ラダーの回りの溝、50〜53は定電流源の回り溝であ
る。
発明を実施したもので23はペレット、24〜30抵抗ラダー
を構成する抵抗、31〜34はスイッチ、35〜38は定電流
源、39〜42はデジタル入力端子用パッド、43,43′は電
源端子用パッド44は出力電圧端子用パッド、45〜49は抵
抗ラダーの回りの溝、50〜53は定電流源の回り溝であ
る。
第４図に示した抵抗ラダー型のD/Aコンバータは、39
〜42のデジタル入力パッドに入力されるデジタル信号の
波高値によって35〜38の定電流源がON,OFFすることで24
〜30の抵抗ラダーに電位変化生じさせ、所定の電圧出力
を44からとり出すものである。本構成において、このD/
Aコンバータの精度は、抵抗ラダー24〜30の抵抗比およ
び35〜38の定電流源の相対比で決定するが、樹脂封止に
よって抵抗ラダーの抵抗値及び定電流源の電流値が応力
のひずみの影響によって相対精度が悪く、D/Aコンバー
タの精度がとれなかったが、本発明を用いることでこの
様な樹脂封止による応力ひずみが緩和されかつ均一化さ
れるので抵抗ラダーの抵抗及び定電流源の電流の相対精
度がとれる様になりこうした抵抗ラダー型D/Aコンバー
タの精度を向上させることができる。
〜42のデジタル入力パッドに入力されるデジタル信号の
波高値によって35〜38の定電流源がON,OFFすることで24
〜30の抵抗ラダーに電位変化生じさせ、所定の電圧出力
を44からとり出すものである。本構成において、このD/
Aコンバータの精度は、抵抗ラダー24〜30の抵抗比およ
び35〜38の定電流源の相対比で決定するが、樹脂封止に
よって抵抗ラダーの抵抗値及び定電流源の電流値が応力
のひずみの影響によって相対精度が悪く、D/Aコンバー
タの精度がとれなかったが、本発明を用いることでこの
様な樹脂封止による応力ひずみが緩和されかつ均一化さ
れるので抵抗ラダーの抵抗及び定電流源の電流の相対精
度がとれる様になりこうした抵抗ラダー型D/Aコンバー
タの精度を向上させることができる。
実施例1,2では、各々３ビットD/Aコンバータ,4ビット
D/Aコンバータについて説明したが、ｎビットのD/Aコン
バータについても同様である。さらに、図示はしない
が、コンデンサを用い電気量に応じて出力を得る型のD/
Aコンバータについても本発明を適用できるのは明らか
である。
D/Aコンバータについて説明したが、ｎビットのD/Aコン
バータについても同様である。さらに、図示はしない
が、コンデンサを用い電気量に応じて出力を得る型のD/
Aコンバータについても本発明を適用できるのは明らか
である。
以上説明したように本発明は、D/Aコンバータにおい
て、定電流源及び抵抗の応力ひずみによる相対精度の補
正手段として、定電流源及び抵抗の回りに溝を堀ること
で、従来対策のとられていないモールドパッケージ封入
時に生じる応力ひずみに対して定電流源，抵抗の相対精
度を高める効果がある。
て、定電流源及び抵抗の応力ひずみによる相対精度の補
正手段として、定電流源及び抵抗の回りに溝を堀ること
で、従来対策のとられていないモールドパッケージ封入
時に生じる応力ひずみに対して定電流源，抵抗の相対精
度を高める効果がある。
第１図，第３図は本発明の実施例で第２図は実施例を補
足する図、第４図は従来例である。 図中1,23はペレット、15,16,16′,39〜42,43,43′,44は
パッド、11,62は加算器、13,64は加算器の逆相入力端
子、14,63は正相入力端子、60は加算器出力端子、44〜4
8はデジタル入力端子、５〜7,31〜34,49〜53はスイッ
チ、８〜10,50〜58は定電流源、14,16は加算器の帰還抵
抗、24〜30は抵抗ラダーの抵抗、59は電源端子、17〜1
9,50〜53,45〜49は各抵抗，電流源の回りの溝。 第２図の溝堀りの断面図で20が酸化膜、21が溝部分、22
は溝をうめる軟質性の膜である。
足する図、第４図は従来例である。 図中1,23はペレット、15,16,16′,39〜42,43,43′,44は
パッド、11,62は加算器、13,64は加算器の逆相入力端
子、14,63は正相入力端子、60は加算器出力端子、44〜4
8はデジタル入力端子、５〜7,31〜34,49〜53はスイッ
チ、８〜10,50〜58は定電流源、14,16は加算器の帰還抵
抗、24〜30は抵抗ラダーの抵抗、59は電源端子、17〜1
9,50〜53,45〜49は各抵抗，電流源の回りの溝。 第２図の溝堀りの断面図で20が酸化膜、21が溝部分、22
は溝をうめる軟質性の膜である。
Claims (1)
- 【請求項１】集積回路上で寸法に比例した電気量のうち
１つを基準値とする素子を所定数集積回路に並べると共
に、デジタル値を入力し、かかるデジタル値により、選
択的に上記素子の電気量を加算し、その結果を出力する
D/Aコンバータにおいて、前記集積回路の電気量を作る
素子の回りに溝を入れたことを特徴とするD/Aコンバー
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865788 | 1988-10-13 | ||
| JP63-258657 | 1988-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02186721A JPH02186721A (ja) | 1990-07-23 |
| JP2745701B2 true JP2745701B2 (ja) | 1998-04-28 |
Family
ID=17323294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18775189A Expired - Lifetime JP2745701B2 (ja) | 1988-10-13 | 1989-07-19 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745701B2 (ja) |
-
1989
- 1989-07-19 JP JP18775189A patent/JP2745701B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02186721A (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399905A (en) | Resin sealed semiconductor device including multiple current detecting resistors | |
| JP3372923B2 (ja) | 半導体集積回路 | |
| US20070096965A1 (en) | Digital to analog converter and a ground offset compensation circuit | |
| JPS6037830A (ja) | 容量性ｄ−ａ変換器及び調整方法 | |
| JP2745701B2 (ja) | Ｄ／ａコンバータ | |
| JPH0629850A (ja) | Ａ／ｄコンバータ | |
| JPH0567083B2 (ja) | ||
| JP2829846B2 (ja) | 分離形成された電圧分配用の抵抗領域を有するディジタル／アナログ変換器 | |
| CA1118100A (en) | M-bit analog to digital ccd silicon integrated circuit | |
| JPH0728217B2 (ja) | Ａ／ｄコンバータ | |
| JPH0438602Y2 (ja) | ||
| JP2836465B2 (ja) | 半導体装置 | |
| JPS62265809A (ja) | 基準電圧発生回路 | |
| JPH0786949A (ja) | デジタル・アナログ変換器 | |
| JPS5831617A (ja) | Ｒ−２ｒはしご形ｄ−ａ変換器 | |
| JPS5914795Y2 (ja) | 電圧検出回路 | |
| JPS615626A (ja) | 半導体集積回路 | |
| JPS5827693B2 (ja) | マルチラダ−形ｄａ変換器 | |
| JP2767632B2 (ja) | 集積回路 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JPH04418B2 (ja) | ||
| JPH0779244B2 (ja) | 半導体集積回路装置 | |
| JPS62200914A (ja) | デイジタル−アナログ変換装置 | |
| JPS5992558A (ja) | 半導体集積回路装置 | |
| US20050062506A1 (en) | Electronic circuit for converting a current signal to a voltage signal |