JP2745553B2 - 低電圧基準電源回路 - Google Patents
低電圧基準電源回路Info
- Publication number
- JP2745553B2 JP2745553B2 JP20759588A JP20759588A JP2745553B2 JP 2745553 B2 JP2745553 B2 JP 2745553B2 JP 20759588 A JP20759588 A JP 20759588A JP 20759588 A JP20759588 A JP 20759588A JP 2745553 B2 JP2745553 B2 JP 2745553B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- circuit
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は低電圧基準電源回路に係り、特に零温度係数
を有し、温度変化に伴う出力電圧の変動を抑え得る低電
圧基準電源回路に関する。
を有し、温度変化に伴う出力電圧の変動を抑え得る低電
圧基準電源回路に関する。
従来の技術 本出願人は特公昭55−18928号公報において低電圧基
準電源回路を提案した（第５図にその原理回路図を示
す）。同図において１は互いに電流密度の異なるトラン
ジスタよりなる差動増幅回路であり、その出力は増幅器
２によって増幅され出力端子T3に接続されている。又抵
抗R12の両端における電圧は上記差動増幅回路１の２つ
の入力に夫々供給されている。
準電源回路を提案した（第５図にその原理回路図を示
す）。同図において１は互いに電流密度の異なるトラン
ジスタよりなる差動増幅回路であり、その出力は増幅器
２によって増幅され出力端子T3に接続されている。又抵
抗R12の両端における電圧は上記差動増幅回路１の２つ
の入力に夫々供給されている。
第５図の回路では端子T2とT3間の電圧Vrefをダイオー
ドＤを構成するシリコンのエネルギーバンドギャツプに
相当する電圧Vgoと等しくすることによってVrefが零温
度係数を有する温度特性とすることができ、温度が変動
した場合にもVrefを安定に保つことができる。
ドＤを構成するシリコンのエネルギーバンドギャツプに
相当する電圧Vgoと等しくすることによってVrefが零温
度係数を有する温度特性とすることができ、温度が変動
した場合にもVrefを安定に保つことができる。
また、本出願人は特願昭63−20895号（発明の名称
「低電圧基準電源回路」）において、レベル変換手段を
設けることによって1.2V以下の低電圧であっても零温度
係数を有する低電圧基準電源回路を提案した。
「低電圧基準電源回路」）において、レベル変換手段を
設けることによって1.2V以下の低電圧であっても零温度
係数を有する低電圧基準電源回路を提案した。
発明が解決しようとする課題 第５図に示す回路の出力電圧Vrefは温度の変動に対し
て安定であり良好な低電圧電源となるが、Vrefはシリコ
ンのエネルギーバンドギャップに相当する約1.2Vに設定
しなければならない。したがって近年増加しつつある1.
2V以下の低電圧で動作する種々の機器に対しては第５図
の回路はこのままでは対応できず、上記特公昭55−1892
8号公報における実施例で示したようにVrefを抵抗を介
してボルテージフォロワ型に構成された演算増幅器の非
反転入力端子に接続するなどの措置が必要となる。
て安定であり良好な低電圧電源となるが、Vrefはシリコ
ンのエネルギーバンドギャップに相当する約1.2Vに設定
しなければならない。したがって近年増加しつつある1.
2V以下の低電圧で動作する種々の機器に対しては第５図
の回路はこのままでは対応できず、上記特公昭55−1892
8号公報における実施例で示したようにVrefを抵抗を介
してボルテージフォロワ型に構成された演算増幅器の非
反転入力端子に接続するなどの措置が必要となる。
しかし、もともとの基準電圧Vrefがバンドギャップ電
圧でないと安定に動作しないため、Vrefそのものを1.2V
以下の電圧にして使用することはできない。
圧でないと安定に動作しないため、Vrefそのものを1.2V
以下の電圧にして使用することはできない。
また特願昭63−20895において提案した回路は、1.2V
以下の低電圧を得るために出力段にレベル変換手段を設
けなければならないという問題があった。
以下の低電圧を得るために出力段にレベル変換手段を設
けなければならないという問題があった。
本発明は、上記の点に鑑みてなされたものであり、シ
リコンのエネルギーバンドギャップに相当する電圧（約
1.2V）以下の電圧であって、零温度係数を有する出力電
圧が得られる低電圧基準電源回路を提供することを目的
とする。
リコンのエネルギーバンドギャップに相当する電圧（約
1.2V）以下の電圧であって、零温度係数を有する出力電
圧が得られる低電圧基準電源回路を提供することを目的
とする。
課題を解決するための手段 本発明になる低電圧基準電源回路は、一端が出力電圧
の一方の電位に接続された第１の抵抗と、該第１の抵抗
の他端に一端が接続された第２の抵抗と、該第２の抵抗
の他端に一端が接続された第３の抵抗と、該第３の抵抗
の他端に一端が接続され、他端が該出力電圧の他方の電
位に接続された第４の抵抗とからなる第１の直列回路
と、 前記第２の抵抗の両端の電圧を差動増幅し、前記出力
電圧を制御する差動増幅器と、 前記出力電圧間に直列回路に接続された第５の抵抗及
びPN接合素子からなり、前記第１の直列回路と並列に接
続された第２の直列回路と、 前記第１の直列回路の前記第３抵抗と第４の抵抗との
接続点と前記第２の直列回路の前記PN接合素子と前記第
５の抵抗との接続点との間に接続された第６の抵抗とか
ら構成され、 前記差動増幅回路の出力によって、前記出力電圧が前
記PN接合素子のバンドギャップに相当する電圧以下の一
定電圧となるように制御すること特徴とする。
の一方の電位に接続された第１の抵抗と、該第１の抵抗
の他端に一端が接続された第２の抵抗と、該第２の抵抗
の他端に一端が接続された第３の抵抗と、該第３の抵抗
の他端に一端が接続され、他端が該出力電圧の他方の電
位に接続された第４の抵抗とからなる第１の直列回路
と、 前記第２の抵抗の両端の電圧を差動増幅し、前記出力
電圧を制御する差動増幅器と、 前記出力電圧間に直列回路に接続された第５の抵抗及
びPN接合素子からなり、前記第１の直列回路と並列に接
続された第２の直列回路と、 前記第１の直列回路の前記第３抵抗と第４の抵抗との
接続点と前記第２の直列回路の前記PN接合素子と前記第
５の抵抗との接続点との間に接続された第６の抵抗とか
ら構成され、 前記差動増幅回路の出力によって、前記出力電圧が前
記PN接合素子のバンドギャップに相当する電圧以下の一
定電圧となるように制御すること特徴とする。
作用 PN接合素子の接合部の電圧は周知の公知によって表わ
され、温度Ｔ及びPN接合素子を構成する半導体（通常は
シリコン）のバンドギャップに相当する電圧Vgoの関数
となっている。また差動増幅回路を構成する２つのトラ
ンジスタのベース・エミッタ間電圧の電圧差も周知の公
式によって表わされ、温度Ｔの関数となっている。
され、温度Ｔ及びPN接合素子を構成する半導体（通常は
シリコン）のバンドギャップに相当する電圧Vgoの関数
となっている。また差動増幅回路を構成する２つのトラ
ンジスタのベース・エミッタ間電圧の電圧差も周知の公
式によって表わされ、温度Ｔの関数となっている。
上記低電圧基準電源回路の出力電圧は、PN接合素子の
接合部の電圧及び差動増幅回路を構成する２つのトラン
ジスタのベース・エミッタ間電圧の電圧差として表われ
る。従ってこのように表わされた出力電圧はＴ及びVgo
の関数となっており、この式を温度Ｔで偏微分した式が
ゼロとなるように第１及び第２の直列回路を構成する第
１〜第６抵抗の値を選択することにより、出力電圧がV
go以下であって零温度係数を有するように設定すること
ができる。
接合部の電圧及び差動増幅回路を構成する２つのトラン
ジスタのベース・エミッタ間電圧の電圧差として表われ
る。従ってこのように表わされた出力電圧はＴ及びVgo
の関数となっており、この式を温度Ｔで偏微分した式が
ゼロとなるように第１及び第２の直列回路を構成する第
１〜第６抵抗の値を選択することにより、出力電圧がV
go以下であって零温度係数を有するように設定すること
ができる。
実施例 第１図は本発明の原理回路図を示す。第１図において
Ampは第２図以降における差動増幅回路16であり、具体
的には第２図に示す構成とされている。以下この第２図
の第１実施例について説明する。第２図中抵抗R1は特許
請求の範囲に記載した第５の抵抗、抵抗R2は同様に第６
の抵抗、抵抗R3は同様に第１の抵抗、抵抗R4は同様に第
２の抵抗、抵抗R5は同様に第４の抵抗、抵抗R6は同様に
第３の抵抗に対応し、トランジスタQ1がPN接合素子に対
応する。またC.Cは定電流電源であり出力端子Voutのラ
インに一定電流を供給する。
Ampは第２図以降における差動増幅回路16であり、具体
的には第２図に示す構成とされている。以下この第２図
の第１実施例について説明する。第２図中抵抗R1は特許
請求の範囲に記載した第５の抵抗、抵抗R2は同様に第６
の抵抗、抵抗R3は同様に第１の抵抗、抵抗R4は同様に第
２の抵抗、抵抗R5は同様に第４の抵抗、抵抗R6は同様に
第３の抵抗に対応し、トランジスタQ1がPN接合素子に対
応する。またC.Cは定電流電源であり出力端子Voutのラ
インに一定電流を供給する。
抵抗R2を流れる電流をI2、抵抗R3を流れる電流をI3と
すると、トランジスタQ1のベース・エミッタ間電圧ＶBE
1は、 ＶBE1＝R2I2＋R5（I2＋I3） （１） と表わされ、トランジスタQ2,Q3のベース・エミッタ間
電圧を夫々ＶBE2,VBE3とし、抵抗R4の両端間電圧をΔＶ
BEとした場合に ΔＶBE＝ＶBE2−ＶBE3 （２） であり、電流I3は I3＝ΔＶBE/R4 （３） と表され、（１）（３）式より電流I2は と表わされる。
すると、トランジスタQ1のベース・エミッタ間電圧ＶBE
1は、 ＶBE1＝R2I2＋R5（I2＋I3） （１） と表わされ、トランジスタQ2,Q3のベース・エミッタ間
電圧を夫々ＶBE2,VBE3とし、抵抗R4の両端間電圧をΔＶ
BEとした場合に ΔＶBE＝ＶBE2−ＶBE3 （２） であり、電流I3は I3＝ΔＶBE/R4 （３） と表され、（１）（３）式より電流I2は と表わされる。
出力端子Voutから基準電源として取り出される電圧を
Vrefとすると、 Vref＝R5（I2＋I3） ＋（R3＋R4＋R6）I3 （５） ＝R5I2＋ （R3＋R4＋R5＋R6）I3 （６） であり、（３）（４）（６）式より となる。ここでI2≫I3となるようにR3＋R4＋R6≫R1＋R2
とすれば、 と表わされる（ここで、R30＝R3＋R6とおいた）。
Vrefとすると、 Vref＝R5（I2＋I3） ＋（R3＋R4＋R6）I3 （５） ＝R5I2＋ （R3＋R4＋R5＋R6）I3 （６） であり、（３）（４）（６）式より となる。ここでI2≫I3となるようにR3＋R4＋R6≫R1＋R2
とすれば、 と表わされる（ここで、R30＝R3＋R6とおいた）。
またトランジスタQ1のベース・エミッタ間電圧をＶBE
1とすると と表わされることが知られている。ここでVgoはトラン
ジスタQ1を構成するシリコンのエネルギーバンドギャッ
プに相当する電圧（約1.2V）、Ｔは温度、T0は基準とな
る動作温度、ＶBE0はＴ＝T0のときのトランジスタQ1の
ベース・エミッタ間電圧である。
1とすると と表わされることが知られている。ここでVgoはトラン
ジスタQ1を構成するシリコンのエネルギーバンドギャッ
プに相当する電圧（約1.2V）、Ｔは温度、T0は基準とな
る動作温度、ＶBE0はＴ＝T0のときのトランジスタQ1の
ベース・エミッタ間電圧である。
また差動増幅回路16の入力電圧となるΔＶBEは となることが知られている。ここでn1はトランジスタQ3
のトランジスタQ2に対する電流密度化（又は接合部の面
積比）n2はトランジスタQ4のトランジスタQ5に対する電
流密度化であり、ｋは、ポルツマン定数、ｑは電子電荷
である。（９）（10）式を（８）式に代入すると となる。ここで（11）式を温度Ｔで偏微粉し、 となる。これをゼロとおいてVgoを求めると であり、これは抵抗R2,R4,R5,R30を（13）式を満たすよ
う設定すればVrefの温度係数はゼロとなることを示して
いる。
のトランジスタQ2に対する電流密度化（又は接合部の面
積比）n2はトランジスタQ4のトランジスタQ5に対する電
流密度化であり、ｋは、ポルツマン定数、ｑは電子電荷
である。（９）（10）式を（８）式に代入すると となる。ここで（11）式を温度Ｔで偏微粉し、 となる。これをゼロとおいてVgoを求めると であり、これは抵抗R2,R4,R5,R30を（13）式を満たすよ
う設定すればVrefの温度係数はゼロとなることを示して
いる。
またＴ＝T0におけるVrefの値は（11）式より である。これより（13）（14）式からＶref（Ｔ＝TO）
とVgoの関係を求めると と表わされる。（15）式は温度ＴがＴ＝T0のときに出力
端子10,11間に生じる電圧Vrefがシリコンのバンドギャ
ップに相当する1.2Vよりも低い低電圧となることを示し
ており、しかもこれは零温度係数を有するため温度変化
に対して安定な出力となっている。
とVgoの関係を求めると と表わされる。（15）式は温度ＴがＴ＝T0のときに出力
端子10,11間に生じる電圧Vrefがシリコンのバンドギャ
ップに相当する1.2Vよりも低い低電圧となることを示し
ており、しかもこれは零温度係数を有するため温度変化
に対して安定な出力となっている。
第３図及び第４図は、夫々本発明の第２実施例、第３
実施例の回路図を示しており、これらの回路中第２図と
同一構成部分には同一符号を付し、その説明を省略す
る。第２図の回路は本発明の主目的である温度変動に対
して安定な低電圧出力を与えることができるが、第３
図、第４図の回路はこの他に電源電圧変動及び負荷変動
等によって生ずる出力電圧の変動を防止するために第２
図の回路の周辺に必要な回路を設けたものであり、両回
路とも低電圧基準電源回路16（第２図の回路に対応）の
左側が、第２図の定電流電源C.Cの役割を果す。
実施例の回路図を示しており、これらの回路中第２図と
同一構成部分には同一符号を付し、その説明を省略す
る。第２図の回路は本発明の主目的である温度変動に対
して安定な低電圧出力を与えることができるが、第３
図、第４図の回路はこの他に電源電圧変動及び負荷変動
等によって生ずる出力電圧の変動を防止するために第２
図の回路の周辺に必要な回路を設けたものであり、両回
路とも低電圧基準電源回路16（第２図の回路に対応）の
左側が、第２図の定電流電源C.Cの役割を果す。
第３図では、Vinに電源が投入されると定電流回路15
によって略一定の電流がトランジスタQ8に供給され、ト
ランジスタQ9がオンとなることによって低電圧基準電源
回路16が動作し、これに伴ってPNPトランジスタQ10がオ
ンとなる。この状態から、負荷変動等によって出力電圧
Voutが例えば増大する方向に変化するとPNPトランジス
タQ10はより強くオンになりエミッタ電流が増えるた
め、トランジスタQ8のベースに供給される電流は減少す
る。これによってトランジスタQ9のコレクタから供給さ
れる出力電圧Voutは下げられる。一方、出力電圧Voutが
減少する方向に変化すると上記とは逆にVoutを上げるよ
う動作し、出力電圧Voutを一定に保とうとする。
によって略一定の電流がトランジスタQ8に供給され、ト
ランジスタQ9がオンとなることによって低電圧基準電源
回路16が動作し、これに伴ってPNPトランジスタQ10がオ
ンとなる。この状態から、負荷変動等によって出力電圧
Voutが例えば増大する方向に変化するとPNPトランジス
タQ10はより強くオンになりエミッタ電流が増えるた
め、トランジスタQ8のベースに供給される電流は減少す
る。これによってトランジスタQ9のコレクタから供給さ
れる出力電圧Voutは下げられる。一方、出力電圧Voutが
減少する方向に変化すると上記とは逆にVoutを上げるよ
う動作し、出力電圧Voutを一定に保とうとする。
第４図の回路は、Vinに電源が投入されてトランジス
タQ12がオンとされるとカレントミラー回路17に電流が
流れ、トランジスタQ13,Q13がオンとされることによりP
NPトランジスタQ15から低電圧基準電源回路16に電流が
供給され回路動作が開始される。低電圧基準電源回路16
が動作してトランジスタQ16がオンとされるとトランジ
スタQ11もオンとされ、これによってトランジスタQ12は
オフとなる。このためカレントミラー回路17を構成する
トランジスタQ17のコレクタ電流は全てトランジスタQ20
のコレクタに供給される。このトランジスタQ20はその
コレクタ電流を一定とする働きがあることからカレント
ミラー回路17を構成するトランジスタQ18のコレクタ電
流も一定となる。出力電圧Voutが変動した場合はQ16の
エミッタ電圧の高低によりQ14の電流をコントロールし
て出力電圧が一定となる様に動作する（出力が上がった
場合Q16のエミッタの電圧が上昇してQ14の電流を低下さ
せてQ15のベース電流を少なくし、出力電圧を低くして
一定になる様に制御する）。
タQ12がオンとされるとカレントミラー回路17に電流が
流れ、トランジスタQ13,Q13がオンとされることによりP
NPトランジスタQ15から低電圧基準電源回路16に電流が
供給され回路動作が開始される。低電圧基準電源回路16
が動作してトランジスタQ16がオンとされるとトランジ
スタQ11もオンとされ、これによってトランジスタQ12は
オフとなる。このためカレントミラー回路17を構成する
トランジスタQ17のコレクタ電流は全てトランジスタQ20
のコレクタに供給される。このトランジスタQ20はその
コレクタ電流を一定とする働きがあることからカレント
ミラー回路17を構成するトランジスタQ18のコレクタ電
流も一定となる。出力電圧Voutが変動した場合はQ16の
エミッタ電圧の高低によりQ14の電流をコントロールし
て出力電圧が一定となる様に動作する（出力が上がった
場合Q16のエミッタの電圧が上昇してQ14の電流を低下さ
せてQ15のベース電流を少なくし、出力電圧を低くして
一定になる様に制御する）。
第４図の回路は第３図の回路に比し、Q20のコレクタ
ー電流の安定性が高いので第３図の回路の特性より安定
性が高い。
ー電流の安定性が高いので第３図の回路の特性より安定
性が高い。
発明の効果 上述の如く、本発明によれば、比較的簡単な回路構成
によりシリコンのエネルギーバンドギャップに相当する
電圧以下の零温度係数を有する安定な低電圧を取り出す
ことができ、バッテリ駆動の電気製品の増加に伴って拡
大しつつある低電圧の基準電源に対する需要に応えるこ
とができ、更に容易に集積回路化が可能なことから信頼
性、経済性の点で有利であるという特長を有する。
によりシリコンのエネルギーバンドギャップに相当する
電圧以下の零温度係数を有する安定な低電圧を取り出す
ことができ、バッテリ駆動の電気製品の増加に伴って拡
大しつつある低電圧の基準電源に対する需要に応えるこ
とができ、更に容易に集積回路化が可能なことから信頼
性、経済性の点で有利であるという特長を有する。
第１図は本発明の原理回路図、第２図は本発明の第１の
実施例の回路図、第３図は本発明の第２実施例の回路
図、第４図は本発明の第３実施例の回路図、第５図は従
来回路の原理回路図である。 15……定電流回路、16……定電圧基準電源回路、17……
カレントミラー回路、C.C……低電流回路、R1〜R6,R11,
R12……抵抗、Q1〜Q5,Q8〜Q18,Q20……トランジスタ。
実施例の回路図、第３図は本発明の第２実施例の回路
図、第４図は本発明の第３実施例の回路図、第５図は従
来回路の原理回路図である。 15……定電流回路、16……定電圧基準電源回路、17……
カレントミラー回路、C.C……低電流回路、R1〜R6,R11,
R12……抵抗、Q1〜Q5,Q8〜Q18,Q20……トランジスタ。
Claims (1)
- 【請求項１】一端が出力電圧の一方の電位に接続された
第１の抵抗と、該第１の抵抗の他端に一端が接続された
第２の抵抗と、該第２の抵抗の他端に一端が接続された
第３の抵抗と、該第３の抵抗の他端に一端が接続され、
他端が該出力電圧の他方の電位に接続された第４の抵抗
とからなる第１の直列回路と、 前記第２の抵抗の両端の電圧を差動増幅し、前記出力電
圧を制御する差動増幅器と、 前記出力電圧間に直列回路に接続された第５の抵抗及び
PN接合素子からなり、前記第１の直列回路と並列に接続
された第２の直列回路と、 前記第１の直列回路の前記第３抵抗と第４の抵抗との接
続点と前記第２の直列回路の前記PN接合素子と前記第５
の抵抗との接続点との間に接続された第６の抵抗とから
構成され、 前記差動増幅回路の出力によって、前記出力電圧が前記
PN接合素子のバンドギャップに相当する電圧以下の一定
電圧となるように制御することを特徴とする低電圧基準
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20759588A JP2745553B2 (ja) | 1988-08-22 | 1988-08-22 | 低電圧基準電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20759588A JP2745553B2 (ja) | 1988-08-22 | 1988-08-22 | 低電圧基準電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256010A JPH0256010A (ja) | 1990-02-26 |
| JP2745553B2 true JP2745553B2 (ja) | 1998-04-28 |
Family
ID=16542375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20759588A Expired - Lifetime JP2745553B2 (ja) | 1988-08-22 | 1988-08-22 | 低電圧基準電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745553B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939442A (en) * | 1989-03-30 | 1990-07-03 | Texas Instruments Incorporated | Bandgap voltage reference and method with further temperature correction |
| EP2386546B1 (en) | 2008-11-21 | 2015-08-19 | RaQualia Pharma Inc | Novel pyrazole-3-carboxamide derivate having 5-ht2b receptor antagonist activity |
-
1988
- 1988-08-22 JP JP20759588A patent/JP2745553B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256010A (ja) | 1990-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
| US5619163A (en) | Bandgap voltage reference and method for providing same | |
| US4789819A (en) | Breakpoint compensation and thermal limit circuit | |
| US8421433B2 (en) | Low noise bandgap references | |
| JPH0143324B2 (ja) | ||
| EP0039178B1 (en) | Integrated circuit for generating a reference voltage | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US7944272B2 (en) | Constant current circuit | |
| JPS5926046B2 (ja) | 低電圧基準源回路 | |
| US4491780A (en) | Temperature compensated voltage reference circuit | |
| JP2745553B2 (ja) | 低電圧基準電源回路 | |
| US4433283A (en) | Band gap regulator circuit | |
| EP0088477B1 (en) | Current-discrimination arangement | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JP2745610B2 (ja) | 低電圧基準電源回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPS6154286B2 (ja) | ||
| US5355078A (en) | Semiconductor integrated circuit for a stabilized power supply circuit | |
| JPH0326435B2 (ja) | ||
| JPS6346845B2 (ja) | ||
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JPH053763B2 (ja) | ||
| JP3036084B2 (ja) | 定電圧回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080213 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090213 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |