JP2743402B2 - 化合物電界効果トランジスタ - Google Patents
化合物電界効果トランジスタInfo
- Publication number
- JP2743402B2 JP2743402B2 JP63258486A JP25848688A JP2743402B2 JP 2743402 B2 JP2743402 B2 JP 2743402B2 JP 63258486 A JP63258486 A JP 63258486A JP 25848688 A JP25848688 A JP 25848688A JP 2743402 B2 JP2743402 B2 JP 2743402B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- gate electrode
- active layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物電界効果トランジスタに関する。
化合物電界効果トランジスタ、例えば砒化ガリウム電
界効果トランジスタ（以下GaAs−MESFETという）は、超
高速論理ICのキー・デバイスとして開発されている。従
来、この種のトランジスタは第４図に示すごとく、半絶
縁性GaAs基板11上にイオン注入（Si+イオン，加速電圧6
0keV）によりｎ型GaAs基板能動層12を設け、そのｎ型Ga
As能動層12上に、ソース電極13,ドレイン電極14および
ゲート電極15の各電極を設けた構造とされる。
界効果トランジスタ（以下GaAs−MESFETという）は、超
高速論理ICのキー・デバイスとして開発されている。従
来、この種のトランジスタは第４図に示すごとく、半絶
縁性GaAs基板11上にイオン注入（Si+イオン，加速電圧6
0keV）によりｎ型GaAs基板能動層12を設け、そのｎ型Ga
As能動層12上に、ソース電極13,ドレイン電極14および
ゲート電極15の各電極を設けた構造とされる。
かかる従来のGaAs,MESFETの問題点は、ゲート電極15
のｎ型GaAs能動層12上にない部分、即ちゲート・パッド
部16やその引き出し部分17が、半絶縁性GaAs基板11に直
接接している点である。このようにゲート電極が直接半
絶縁性基板と接している接触面は金属学的にも又電気的
にも極めて不規則、不安定であるので、その部分に電界
が印加された時容易に雪崩破壊を起こす。このことは学
術文献「アイ・イー・イー・イー トランザクション
オン エレクトロン デバイス」（IEEE Transaction o
n Electron Devises,ED−29,NO.7,PP.1051−1058）のデ
ー・シー・ダバンゾ（D.C.D'AVANZO）他の報告にも詳し
く述べられており、発明者らの実験でも確認されている
ものである。すなわち、第５図（ａ），（ｂ）の雪崩破
壊現象の立証実験図に示すごとく、両電極51,52が共に
能動層12に相当するｎ型GaAs層18上に位置する場合〔第
５図（ａ）〕、ｎ型GaAs層18の間隔が４μｍであれば、
10V以上の印加電圧まで雪崩破壊が生じないが、一方が
直接、半絶縁性基板に接している場合には〔第５図
（ｂ）〕、僅か3V程度で両電極間に急激な電流（リーク
電流）増大が生じることを確認した。このように半絶縁
性基板上の電極間にリーク電流が生じることは、特に素
子を高密度に集積化した集積回路においては致命的であ
り、誤動作の原因となることは明らかである。この問題
点を解決する一つの方法は、全ての電極の下にｎ型GaAs
層を挿入することであるが、この構造にすると、余分な
寄生容量が発生したり、あるいは、それによりソース，
ドレイン間が短絡されたりする問題点を新らたにひき起
こすので、事実上実施不可能である。従って従来は素子
間を十分離すことしか有効な解決方法は知られていな
い。
のｎ型GaAs能動層12上にない部分、即ちゲート・パッド
部16やその引き出し部分17が、半絶縁性GaAs基板11に直
接接している点である。このようにゲート電極が直接半
絶縁性基板と接している接触面は金属学的にも又電気的
にも極めて不規則、不安定であるので、その部分に電界
が印加された時容易に雪崩破壊を起こす。このことは学
術文献「アイ・イー・イー・イー トランザクション
オン エレクトロン デバイス」（IEEE Transaction o
n Electron Devises,ED−29,NO.7,PP.1051−1058）のデ
ー・シー・ダバンゾ（D.C.D'AVANZO）他の報告にも詳し
く述べられており、発明者らの実験でも確認されている
ものである。すなわち、第５図（ａ），（ｂ）の雪崩破
壊現象の立証実験図に示すごとく、両電極51,52が共に
能動層12に相当するｎ型GaAs層18上に位置する場合〔第
５図（ａ）〕、ｎ型GaAs層18の間隔が４μｍであれば、
10V以上の印加電圧まで雪崩破壊が生じないが、一方が
直接、半絶縁性基板に接している場合には〔第５図
（ｂ）〕、僅か3V程度で両電極間に急激な電流（リーク
電流）増大が生じることを確認した。このように半絶縁
性基板上の電極間にリーク電流が生じることは、特に素
子を高密度に集積化した集積回路においては致命的であ
り、誤動作の原因となることは明らかである。この問題
点を解決する一つの方法は、全ての電極の下にｎ型GaAs
層を挿入することであるが、この構造にすると、余分な
寄生容量が発生したり、あるいは、それによりソース，
ドレイン間が短絡されたりする問題点を新らたにひき起
こすので、事実上実施不可能である。従って従来は素子
間を十分離すことしか有効な解決方法は知られていな
い。
しかしながら、本発明者の実験によれば、電極下のｎ
型GaAs層のキャリア密度が十分小さく（又は厚みが十分
薄く）、ゲート電極との接触により生じる接触電位差に
より空乏化する如き場合には、このリーク電流を十分抑
えることができることが確認された。すなわち、上記第
５図（ａ）の電極配置においても耐圧を8V以上保ち得る
ことを実証し得た。
型GaAs層のキャリア密度が十分小さく（又は厚みが十分
薄く）、ゲート電極との接触により生じる接触電位差に
より空乏化する如き場合には、このリーク電流を十分抑
えることができることが確認された。すなわち、上記第
５図（ａ）の電極配置においても耐圧を8V以上保ち得る
ことを実証し得た。
本発明の目的は、上記の状況に鑑み、従来のゲート電
極の引出し部及びパッド部の構造的要因により生じるゲ
ート，ドレイン間の耐圧低下の問題点を解決した化合物
電界トランジスタを提供することである。
極の引出し部及びパッド部の構造的要因により生じるゲ
ート，ドレイン間の耐圧低下の問題点を解決した化合物
電界トランジスタを提供することである。
本発明によれば、化合物電界効果トランジスタは、半
絶縁性基板と、前記基板に形成されるｎ型半導体能動層
と、前記能動層表面に形成されるソース，ドレインおよ
びゲートの各電極とを含み、前記ゲート電極の引出し部
およびパッド部の下方のみに、該ゲート電極との接触電
位差により電子が空乏化されるｎ型半導体層が形成され
ていることを含んで構成される。
絶縁性基板と、前記基板に形成されるｎ型半導体能動層
と、前記能動層表面に形成されるソース，ドレインおよ
びゲートの各電極とを含み、前記ゲート電極の引出し部
およびパッド部の下方のみに、該ゲート電極との接触電
位差により電子が空乏化されるｎ型半導体層が形成され
ていることを含んで構成される。
以下図面を参照して本発明の詳細に説明する。
第１図（ａ）および（ｂ），（ｃ）はそれぞれ本発明
の一実施例を示す砒化ガリウム電界効果トランジスタの
平面図およびそのＡ−Ａ′,B−Ｂ′断面図である。本実
施例によれば、比抵抗107Ωcmの半絶縁性GaAs基板11
と、Si+イオンを注入（注入エネルギ60keV,注入ドーズ
量５×1012cm-2）して形成したｎ型GaAs能動層12と、こ
のｎ型GaAs能動層12上に形成されたソース，ドレイン及
びゲートの各電極13,14および15と、ｎ型GaAs能動層12
上にないゲート電極のパッド部16及び引出し部17の直下
に挿入形成された、例えばSi+イオンを60keVエネルギ、
注入ドーズ量１×1012cm-2で形成されたｎ型GaAs層19と
を含む。このｎ型GaAs層19はゲート電極との接触電位差
により完全に空乏化され、正の空間電荷が充満している
状態にある。このように完全空乏化された層は電気的に
絶縁性を示すので、電気的に何ら不具合は生じないばか
りかソース，ドレイン電極間の耐圧を向上せしめリーク
電流を抑えることが可能となる。
の一実施例を示す砒化ガリウム電界効果トランジスタの
平面図およびそのＡ−Ａ′,B−Ｂ′断面図である。本実
施例によれば、比抵抗107Ωcmの半絶縁性GaAs基板11
と、Si+イオンを注入（注入エネルギ60keV,注入ドーズ
量５×1012cm-2）して形成したｎ型GaAs能動層12と、こ
のｎ型GaAs能動層12上に形成されたソース，ドレイン及
びゲートの各電極13,14および15と、ｎ型GaAs能動層12
上にないゲート電極のパッド部16及び引出し部17の直下
に挿入形成された、例えばSi+イオンを60keVエネルギ、
注入ドーズ量１×1012cm-2で形成されたｎ型GaAs層19と
を含む。このｎ型GaAs層19はゲート電極との接触電位差
により完全に空乏化され、正の空間電荷が充満している
状態にある。このように完全空乏化された層は電気的に
絶縁性を示すので、電気的に何ら不具合は生じないばか
りかソース，ドレイン電極間の耐圧を向上せしめリーク
電流を抑えることが可能となる。
第２図（ａ）〜（ｃ）は上記の電界効果トランジスタ
の製造方法を示す工程順序図を示すものである。すなわ
ち、第２図（ａ）に示すように半絶縁正GaAs基板11の全
面にSi+イオンをエネルギ60keVでドーズ量１×1012cm-2
だけ注入し、ｎ型半導体層19をまず形成し、つづいて能
動層領域12を同様にイオン注入法（注入エネルギ60ke
V、ドーズ量５×1012cm-2）で形成することから開始
し、ついで第２図（ｂ）に示す如くソース，ドレイン及
びゲートの各電極13,14及び15を通常の方法で形成した
後、第２図（ｃ）に示すごとく、能動層領域12上のみホ
トレジスト20で保護したるあと、ゲート電極15をマスク
に全面を約2000Åだけ、例えばH2SO4＋H2O2＋H2O溶液を
用いてエッチング除去することにより実現することがで
きる。
の製造方法を示す工程順序図を示すものである。すなわ
ち、第２図（ａ）に示すように半絶縁正GaAs基板11の全
面にSi+イオンをエネルギ60keVでドーズ量１×1012cm-2
だけ注入し、ｎ型半導体層19をまず形成し、つづいて能
動層領域12を同様にイオン注入法（注入エネルギ60ke
V、ドーズ量５×1012cm-2）で形成することから開始
し、ついで第２図（ｂ）に示す如くソース，ドレイン及
びゲートの各電極13,14及び15を通常の方法で形成した
後、第２図（ｃ）に示すごとく、能動層領域12上のみホ
トレジスト20で保護したるあと、ゲート電極15をマスク
に全面を約2000Åだけ、例えばH2SO4＋H2O2＋H2O溶液を
用いてエッチング除去することにより実現することがで
きる。
第３図は本発明の他の実施例を示す砒化ガリウム電界
効果トランジスタの断面構造図である。本実施例によれ
ば、ゲート電極のパット部16及び引出し部17下以外の不
要なｎ型GaAs層はエッチング除去される代りに、例えば
クロム（Cr+）のイオン注入（注入エネルギ100keV、注
入ドーズ量１×1013cm-2）により高抵抗化される。この
構造によれば、絶縁性に多少難はあるものの、基板上に
無用な段差が生じないという利点がある。
効果トランジスタの断面構造図である。本実施例によれ
ば、ゲート電極のパット部16及び引出し部17下以外の不
要なｎ型GaAs層はエッチング除去される代りに、例えば
クロム（Cr+）のイオン注入（注入エネルギ100keV、注
入ドーズ量１×1013cm-2）により高抵抗化される。この
構造によれば、絶縁性に多少難はあるものの、基板上に
無用な段差が生じないという利点がある。
以上はGaAs・MESFETに実施した場合を説明したが、In
Pその他の基板を用いた電界効果トランジスタについて
も同様に実施することが可能である。
Pその他の基板を用いた電界効果トランジスタについて
も同様に実施することが可能である。
以上説明したように、本発明によれば、能動領域以外
のゲート電極金属の下に空乏化されたｎ型GaAs層を形成
しているので、電気的に何ら不具合を生じることなく、
電極間の耐圧を向上せしめるという効果が有る。
のゲート電極金属の下に空乏化されたｎ型GaAs層を形成
しているので、電気的に何ら不具合を生じることなく、
電極間の耐圧を向上せしめるという効果が有る。
第１図（ａ）および（ｂ），（ｃ）はそれぞれ本発明の
一実施例を示す砒化ガリウム電界効果トランジスタの平
面図およびそのＡ−Ａ′,B−Ｂ′断面図、第２図（ａ）
〜（ｃ）は上記実施例の電界効果トランジスタの製造方
法を示す工程図、第３図は本発明の他の実施例を示す砒
化ガリウム電界効果トランジスタの断面図、第４図は従
来の砒化ガリウム電界効果トランジスタの断面図、第５
図（ａ），（ｂ）は従来の砒化ガリウム電界効果トラン
ジスタに生じる雪崩現象の立証実験図である。 11……半絶縁性GaAs基板、12……ｎ型GaAs能動層、13…
…ソース電極、14……ドレイン電極、15……ゲート電
極、16……ゲート・パッド部、17……ゲート電極の引出
し部、19……ｎ型GaAs層、20……ホトレジスト膜。
一実施例を示す砒化ガリウム電界効果トランジスタの平
面図およびそのＡ−Ａ′,B−Ｂ′断面図、第２図（ａ）
〜（ｃ）は上記実施例の電界効果トランジスタの製造方
法を示す工程図、第３図は本発明の他の実施例を示す砒
化ガリウム電界効果トランジスタの断面図、第４図は従
来の砒化ガリウム電界効果トランジスタの断面図、第５
図（ａ），（ｂ）は従来の砒化ガリウム電界効果トラン
ジスタに生じる雪崩現象の立証実験図である。 11……半絶縁性GaAs基板、12……ｎ型GaAs能動層、13…
…ソース電極、14……ドレイン電極、15……ゲート電
極、16……ゲート・パッド部、17……ゲート電極の引出
し部、19……ｎ型GaAs層、20……ホトレジスト膜。
Claims (1)
- 【請求項１】半絶縁性基板と、前記基板上に形成される
ｎ型半導体能動層と、前記能動層表面に形成されるソー
ス、ドレインおよびゲートの各電極とを含み、前記ゲー
ト電極の引出し部およびパッド部の下方のみに、該ゲー
ト電極との接触電位差により電子が空乏化されるｎ型半
導体層が形成されていることを特徴とする化合物電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258486A JP2743402B2 (ja) | 1988-10-14 | 1988-10-14 | 化合物電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258486A JP2743402B2 (ja) | 1988-10-14 | 1988-10-14 | 化合物電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105537A JPH02105537A (ja) | 1990-04-18 |
| JP2743402B2 true JP2743402B2 (ja) | 1998-04-22 |
Family
ID=17320878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258486A Expired - Fee Related JP2743402B2 (ja) | 1988-10-14 | 1988-10-14 | 化合物電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743402B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1198006B1 (en) * | 2000-10-10 | 2011-07-20 | Sanyo Electric Co., Ltd. | Compound semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5561074A (en) * | 1978-10-31 | 1980-05-08 | Mitsubishi Electric Corp | Field-effect transistor |
-
1988
- 1988-10-14 JP JP63258486A patent/JP2743402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02105537A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198134B1 (en) | Semiconductor device having a common substrate bias | |
| EP0181091B1 (en) | Schottky gate field effect transistor and manufacturing method thereof | |
| US4425573A (en) | Metal-semiconductor-field effect transistor (MESFET) with lightly doped drain contact region for higher voltage breakdown | |
| US4481527A (en) | High density MNOS transistor with ion implant into nitride layer adjacent gate electrode | |
| JP2743402B2 (ja) | 化合物電界効果トランジスタ | |
| JP2550013B2 (ja) | 電界効果トランジスタ | |
| US5118638A (en) | Method for manufacturing MOS type semiconductor devices | |
| JP2547729B2 (ja) | 高耐圧パワ−集積回路 | |
| KR920007826B1 (ko) | Mos형 반도체소자의 제조방법 | |
| JP2598446B2 (ja) | Ｍｉｓ−ｆｅｔ | |
| JPH0515069B2 (ja) | ||
| JPS6271274A (ja) | Ｍｏｓ形半導体装置 | |
| JPS6066444A (ja) | 半導体装置 | |
| JP2594942B2 (ja) | 半導体装置の製造方法 | |
| KR950021134A (ko) | 반도체소자의 콘택 형성방법 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JP2000164605A (ja) | 半導体装置 | |
| JPH0824132B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02119265A (ja) | 化合物半導体装置 | |
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03190143A (ja) | ショットキ障壁ゲート型電界効果トランジスタ | |
| JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0724260B2 (ja) | 電界効果トランジスタを有する半導体装置 | |
| JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6054480A (ja) | ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |