JP2741886B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP2741886B2
JP2741886B2 JP1053858A JP5385889A JP2741886B2 JP 2741886 B2 JP2741886 B2 JP 2741886B2 JP 1053858 A JP1053858 A JP 1053858A JP 5385889 A JP5385889 A JP 5385889A JP 2741886 B2 JP2741886 B2 JP 2741886B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
film
glass substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1053858A
Other languages
Japanese (ja)
Other versions
JPH02234122A (en
Inventor
彰 石井
善樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1053858A priority Critical patent/JP2741886B2/en
Publication of JPH02234122A publication Critical patent/JPH02234122A/en
Application granted granted Critical
Publication of JP2741886B2 publication Critical patent/JP2741886B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置に係り、特に、薄膜トランジ
スタ(TFT)と画素電極とを画素の一構成要素とするア
クティブ・マトリックス方式の液晶表示装置に適用して
有効な技術に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an active matrix type liquid crystal display device using a thin film transistor (TFT) and a pixel electrode as components of a pixel. It is related to technology that is effective when applied to

〔従来の技術〕[Conventional technology]

アクティブ・マトリックス方式のカラー液晶表示装置
は、マトリックス状に複数の画素が配置された液晶表示
部(液晶表示パネル)を有している。液晶表示部の各画
素は、隣接する2本の走査信号線(ゲート信号線または
水平信号線とも称す)と隣接する2本の映像信号線(ド
レイン信号線または垂直信号線とも称す)との交差領域
内に配置されている。走査信号線は、列方向(水平方
向)に延在し、行方向(垂直方向)に複数本配置されて
いる。一方、映像信号線は、走査信号線と交差する行方
向に延在し、列方向に複数本配置されている。
An active matrix type color liquid crystal display device has a liquid crystal display section (liquid crystal display panel) in which a plurality of pixels are arranged in a matrix. Each pixel of the liquid crystal display section has an intersection between two adjacent scanning signal lines (also called gate signal lines or horizontal signal lines) and two adjacent video signal lines (also called drain signal lines or vertical signal lines). It is located in the area. The scanning signal lines extend in the column direction (horizontal direction) and a plurality of scanning signal lines are arranged in the row direction (vertical direction). On the other hand, the video signal lines extend in the row direction crossing the scanning signal lines, and a plurality of video signal lines are arranged in the column direction.

液晶表示部は、第1の透明ガラス基板(下部透明ガラ
ス基板)状に薄膜トランジスタおよび透明画素電極、薄
膜トランジスタの保護膜、液晶分子の向きを設定するた
めの配向膜が順次設けられた第1の基板(下部基板)
と、第2の透明ガラス基板(上部透明ガラス基板)上に
カラーフィルタ、カラーフィルタの保護膜、共通透明画
素電極、配向膜が順次設けられた第2の基板(上部基
板)と、両基板の各配向膜の間に封入された液晶と、液
晶封入口を除く第1および第2の基板の周囲の縁部全体
に沿って設けられた液晶の封止部材(シール材)とによ
って構成されている。
The liquid crystal display unit is a first substrate in which a thin film transistor, a transparent pixel electrode, a protective film of the thin film transistor, and an alignment film for setting the direction of liquid crystal molecules are sequentially provided on a first transparent glass substrate (lower transparent glass substrate). (Lower substrate)
A second substrate (upper substrate) in which a color filter, a protective film for a color filter, a common transparent pixel electrode, and an alignment film are sequentially provided on a second transparent glass substrate (upper transparent glass substrate); Liquid crystal sealed between the alignment films, and a liquid crystal sealing member (sealant) provided along the entire peripheral edge of the first and second substrates except for the liquid crystal inlet. I have.

液晶表示部は、上記第1の基板と、上記第2の基板と
を別々に作製し、両基板の互いの配向膜が向き合うよう
に、両基板間に複数の小さな球状あるいは円筒状のスペ
ーサ材を介在させることにより所定の間隔を置いて重ね
合わせ、両基板間に液晶封入口から液晶を封入し、基板
の周囲の縁部に設けられるシール材によって封止するこ
とによって組み立てられる。なお、第1の基板側にはバ
ックライトが配置される。この場合は、第2の基板が表
示画面側となる。または第2の基板側にバックライトを
配置してもよく、この場合は、第1の基板側が表示画面
側となる。
The liquid crystal display unit separately manufactures the first substrate and the second substrate, and a plurality of small spherical or cylindrical spacer materials between the two substrates so that the alignment films of the two substrates face each other. Are interposed at predetermined intervals by interposing the liquid crystal, liquid crystal is sealed between the two substrates through a liquid crystal sealing opening, and sealed by a sealing material provided on a peripheral edge of the substrate. Note that a backlight is provided on the first substrate side. In this case, the second substrate is on the display screen side. Alternatively, a backlight may be provided on the second substrate side. In this case, the first substrate side is the display screen side.

上記のように、画素は、主として、液晶、この液晶を
介在させて配置された透明画素電極および共通透明画素
電極、薄膜トランジスタ、カラーフィルタで構成されて
いる。透明画素電極、薄膜トランジスタ、カラーフィル
タのそれぞれは、画素ごとに設けられている。また、薄
膜トランジスタのソース電極、ドレイン電極のうち一方
の電極は、透明画素電極に接続され、もう一方の電極
は、映像信号線に接続され、かつ、ゲート電極は、走査
信号線に接続されている。カラーフィルタは、アクリル
樹脂等の樹脂材料で形成される染色基材に染色を着色し
て構成され、画素に対向する位置に各画素毎に構成さ
れ、染め分けられている。すなわち、カラーフィルタ
は、画素と同様に、隣接する2本の走査信号線と隣接す
る2本の映像信号線との交差領域内に構成されている。
As described above, the pixel mainly includes a liquid crystal, a transparent pixel electrode and a common transparent pixel electrode disposed with the liquid crystal interposed, a thin film transistor, and a color filter. Each of the transparent pixel electrode, the thin film transistor, and the color filter is provided for each pixel. In addition, one of a source electrode and a drain electrode of the thin film transistor is connected to a transparent pixel electrode, the other electrode is connected to a video signal line, and the gate electrode is connected to a scanning signal line. . The color filter is formed by coloring a dyeing base material formed of a resin material such as an acrylic resin with coloring, and is configured for each pixel at a position facing the pixel and is dyed separately. That is, the color filter is configured in the intersection area between two adjacent scanning signal lines and two adjacent video signal lines, similarly to the pixel.

また、第2の透明ガラス基板側から侵入する光が薄膜
トランジスタに照射されると、該薄膜トランジスタがオ
ンしてしまう問題を避けるために、走行信号線、映像信
号線、薄膜トランジスタに対応する部分の第2の透明ガ
ラス基板上に、例えば、クロム等から成る遮光用金属膜
(ブラックマトリックス)が設けられている。これによ
り第2の透明ガラス基板側からの光が薄膜トランジスタ
に当たるのを防止することができるとともに、第1の透
明ガラス基板側からの光をこの遮光用金属膜でさえぎる
ことにより画素の輪郭が明確になるので、液晶表示のコ
ントラストを向上させることができる。
Further, in order to avoid a problem that the thin film transistor is turned on when light entering from the second transparent glass substrate side is irradiated on the thin film transistor, a second portion corresponding to the traveling signal line, the video signal line, and the thin film transistor is used. A light shielding metal film (black matrix) made of, for example, chromium is provided on the transparent glass substrate. This can prevent light from the second transparent glass substrate from impinging on the thin film transistor, and also allows light from the first transparent glass substrate to be blocked by the light-shielding metal film so that the contour of the pixel becomes clear. Therefore, the contrast of the liquid crystal display can be improved.

上述のように、液晶表示装置の第1および第2の透明
ガラス基板の周囲の縁部には、上述のように液晶封止用
のシール材が設けられている。シール材は例えば、エポ
キシ樹脂等で形成されるので、光が透過する。バックラ
イトの光がシール部を透過すると、表示画面側に光が漏
れ、画質が悪くなる(見にくくなる)問題がある。そこ
で、走査信号線、映像信号線、薄膜トランジスタに対応
する部分の第2の透明ガラス基板上に遮光用金属膜(ブ
ラックマトリックス)を設けたのと同様に、シール材が
設けられた箇所においても、シール材は光を透過するの
で、シール部に遮光膜を設けてバックライトの光をさえ
ぎる必要がある。
As described above, the sealing material for sealing the liquid crystal is provided at the peripheral edges of the first and second transparent glass substrates of the liquid crystal display device as described above. Since the sealing material is made of, for example, an epoxy resin, light is transmitted. When the light of the backlight passes through the seal portion, the light leaks to the display screen side, and there is a problem that the image quality is deteriorated (it becomes difficult to see). Therefore, similarly to the case where the metal film for light shielding (black matrix) is provided on the second transparent glass substrate corresponding to the scanning signal line, the video signal line, and the thin film transistor, even in the place where the sealing material is provided, Since the sealant transmits light, it is necessary to provide a light-shielding film in the seal portion to block light from the backlight.

このシール部の遮光に関する2つの従来技術について
説明する。
Two conventional techniques relating to light shielding of the seal portion will be described.

まず、第1の従来例においては、シール部の遮光を行
なうための膜として、第2の透明ガラス基板上に設けら
れたカラーフィルタを用いている。カラーフィルタは上
述のように、赤、緑、青の3色設けるが、遮光用金属膜
としては明度が低いので遮光効果の高い青色フィルタを
用いている。すなわち、第2の透明ガラス基板上に青色
フィルタを設けるときに、シール部(すなわち、第2の
透明ガラス基板の周囲の縁部と該基板とシール材との
間)にも青色フィルタを残存させる。なお、青色フィル
タではなく、赤、緑、青の3色の染料で染めたフィル
タ、あるいは黒色染料で染めた黒色フィルタ等を用いて
もよい。
First, in the first conventional example, a color filter provided on a second transparent glass substrate is used as a film for shielding a seal portion from light. As described above, the color filters are provided in three colors of red, green, and blue. However, since the light-shielding metal film has low brightness, a blue filter having a high light-shielding effect is used. That is, when the blue filter is provided on the second transparent glass substrate, the blue filter is also left on the sealing portion (that is, between the peripheral edge of the second transparent glass substrate and the substrate and the sealing material). . Instead of a blue filter, a filter dyed with three color dyes of red, green and blue, a black filter dyed with a black dye, or the like may be used.

第2の従来例においては、シール部の遮光を行なうた
めの膜として、上述のクロム等から成る遮光用金属膜
(ブラックマトリックス)を用いている。すなわち、第
2の透明ガラス基板上に遮光用金属膜を設けるときに、
シール部にも遮光用金属膜を設ける。
In the second conventional example, a light-shielding metal film (black matrix) made of chromium or the like is used as a film for shielding the seal portion from light. That is, when providing a light shielding metal film on the second transparent glass substrate,
A light-shielding metal film is also provided on the seal portion.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記第1および第2の従来例においては、次のような
問題がある。
The first and second conventional examples have the following problems.

まず、上記第1の従来例のように、シール部の遮光を
行なうための膜としてカラーフィルタを用いる場合は、
カラーフィルタと透明ガラス基板との密着性が非常に悪
いので、製造工程において外部から加わるストレスによ
り、あるいは信頼性試験において第1の基板と第2の基
板とが剥がれてしまい、歩留りや信頼性が悪いという問
題があった。
First, when a color filter is used as a film for performing light shielding of a seal portion as in the first conventional example,
Since the adhesion between the color filter and the transparent glass substrate is very poor, the first substrate and the second substrate are separated from each other by stress applied from the outside in the manufacturing process or in a reliability test, and the yield and reliability are reduced. There was a problem of bad.

また、上記第2の従来例のように、シール部の遮光を
行なうための膜として、クロム等から成る遮光用金属膜
(ブラックマトリックス)を用いる場合は、該金属膜の
端部が基板端部側に露出して存在するので、装置使用時
に水分がこの露出した金属膜端部に付着すると、シール
部近傍には配線(画素電極)が存在するため、電気的に
短絡(ショート)したり、あるいは水分の付着により電
気分解が起こり、電食や配線断線等の原因となり、さら
に電食が進むと、シール部がはがれてしまうため、信頼
性が悪いという問題があった。
When a light-shielding metal film (black matrix) made of chromium or the like is used as a film for shielding the seal portion as in the second conventional example, the end of the metal film is formed at the end of the substrate. If moisture adheres to the exposed end of the metal film during use of the device, a wiring (pixel electrode) exists near the seal portion, which causes an electrical short circuit (short), Alternatively, electrolysis occurs due to the adhesion of moisture, which causes electrolytic corrosion and disconnection of wiring. Further, if electrolytic corrosion further proceeds, the seal portion is peeled off, which has a problem of poor reliability.

本発明の目的は、シール部の剥がれや、ショート、電
食、断線を防止し、歩留りや信頼性を向上させることが
できる液晶表示装置を提供することにある。
An object of the present invention is to provide a liquid crystal display device that can prevent peeling of a seal portion, short circuit, electrolytic corrosion, and disconnection, and can improve yield and reliability.

〔課題を解決するための手段〕[Means for solving the problem]

上記の目的を達成するために、本発明の液晶表示装置
は、シール材と透明ガラス基板との間には少なくとも遮
光用金属膜が該基板と接して設けられ、かつ、上記金属
膜の外側端部が少なくとも上記カラーフィルタで覆われ
ていることを特徴とする。
In order to achieve the above object, the liquid crystal display device of the present invention has a structure in which at least a light-shielding metal film is provided between a sealing material and a transparent glass substrate in contact with the substrate, and an outer end of the metal film The part is covered by at least the color filter.

なお、上記金属膜上(すなわち、該金属膜とシール材
との間)、および上記金属膜の外側端部を覆うカラーフ
ィルタ上には保護膜を残存させておいてもよい。
Note that a protective film may be left on the metal film (that is, between the metal film and the sealant) and on the color filter covering the outer end of the metal film.

第1図(A)は、本発明の液晶表示装置の構成の一例
を示す要部概略断面図、第1図(B)は、本発明の液晶
表示装置の構成の一例を説明するための液晶表示部の概
略平面図である。
FIG. 1A is a schematic cross-sectional view of an essential part showing an example of the configuration of the liquid crystal display device of the present invention, and FIG. 1B is a liquid crystal for explaining an example of the configuration of the liquid crystal display device of the present invention. It is a schematic plan view of a display part.

第1図(A)、(B)において、SUB1は第1の透明ガ
ラス基板、SUB2は第2の透明ガラス基板、FILはカラー
フィルタ、Rは赤色フィルタ、Gは縁色フィルタ、Bは
青色フィルタ、PSVはカラーフィルタを保護するための
保護膜、ITOは画素電極、LCは液晶、SLはシール材、MF
は遮光用金属膜、Eは金属膜MFの外側端部、SEは液晶封
入口(第1図(B))である。なお、この図において、
本発明に直接関係のない部分、例えば、配向膜等は図示
省略してある。
1 (A) and 1 (B), SUB1 is a first transparent glass substrate, SUB2 is a second transparent glass substrate, FIL is a color filter, R is a red filter, G is an edge color filter, and B is a blue filter. , PSV is a protective film for protecting the color filter, ITO is the pixel electrode, LC is the liquid crystal, SL is the sealing material, MF
Is a light-shielding metal film, E is an outer end of the metal film MF, and SE is a liquid crystal sealing port (FIG. 1 (B)). In this figure,
Parts not directly related to the present invention, for example, an alignment film and the like are not shown.

第1の透明ガラス基板SUB1と第2の透明ガラス基板SU
B2とは所定の間隔を置いて重ね合わせられ、両基板の間
には液晶LCが封入され、液晶LCは両基板の周囲の縁部
(第1図(B)参照)に設けられたシール材SLによって
封止され、シール材SLと第2の透明ガラス基板SUB2との
間には金属膜MFが該基板と接して設けられ、金属膜MFの
上に保護膜PSVが設けられ、かつ、金属膜MFの外側端部
EはカラーフィルタFILの青色フィルタBおよび保護膜P
SVで覆われている。
First transparent glass substrate SUB1 and second transparent glass substrate SU
The liquid crystal LC is sealed between the two substrates at a predetermined interval from the substrate B2, and the liquid crystal LC is provided on a peripheral edge of the both substrates (see FIG. 1 (B)). Sealed by SL, a metal film MF is provided between the sealing material SL and the second transparent glass substrate SUB2 in contact with the substrate, a protective film PSV is provided on the metal film MF, and The outer end E of the film MF is the blue filter B of the color filter FIL and the protective film P.
Covered with SV.

〔作用〕[Action]

本発明の液晶表示装置では、透明ガラス基板とシール
材との間に、該透明ガラス基板と接触する金属膜を設け
てシール部の遮光を行なう。金属膜とガラス基板との密
着性は良いので、従来生じたようなシール部の剥がれ
(第2の透明ガラス基板とシール材との剥離)を防止す
ることができる。なお、金属膜の材料は、ガラス基板と
の密着性が良いように無機金属を用いるのが望ましい。
In the liquid crystal display device of the present invention, a metal film is provided between the transparent glass substrate and the sealing material so as to be in contact with the transparent glass substrate to shield the sealing portion from light. Since the adhesion between the metal film and the glass substrate is good, peeling of the seal portion (separation between the second transparent glass substrate and the sealant), which has conventionally occurred, can be prevented. Note that it is preferable to use an inorganic metal as a material of the metal film so that the metal film has good adhesion to a glass substrate.

また、上記金属膜の外側端部はカラーフィルタによっ
て覆われているので、金属膜への水分の付着に起因する
ショート、電食、断線を防止することができる。なお、
カラーフィルタ用の保護膜で金属膜の外側端部を覆う場
合を考えると、該保護膜は非常に薄く、付着水分による
悪影響防止効果が十分でないので、厚さの厚いカラーフ
ィルタで金属膜の外側端部を覆うことによって付着水分
による悪影響を効果的に防止することができる。金属膜
の外側端部を覆うカラーフィルタとしてはシール部端部
の遮光効果が高いように明度の一番低い青色フィルタを
用いるのが望ましい。カラーフィルタの厚さは赤色フィ
ルタ、緑色フィルタ、青色フィルタの順に厚くなる。こ
れは赤色、縁色、青色の順で染料の分子が大きいためで
ある。厚さの一番厚い青色フィルタを用いることによ
り、金属膜の外側端部を覆って保護する効果を大きくす
ることができる。このように、金属膜の外側端部を覆う
カラーフィルタとしては、遮光効果の点から明度が低
く、また金属膜の保護の点から厚さの比較的厚いものが
望ましく、これらの点から青色フィルタを用いるのが望
ましいが、その他の色のフィルタや黒色フィルタを用い
てもよい。
Further, since the outer end of the metal film is covered with the color filter, it is possible to prevent short-circuit, electrolytic corrosion, and disconnection caused by adhesion of moisture to the metal film. In addition,
Considering the case where the outer edge of the metal film is covered with a protective film for a color filter, the protective film is very thin and does not have a sufficient effect of preventing the adverse effect of attached moisture. By covering the end portion, the adverse effect due to the attached moisture can be effectively prevented. As a color filter covering the outer end of the metal film, it is desirable to use a blue filter having the lowest brightness so that the light shielding effect at the end of the seal portion is high. The thickness of the color filter increases in the order of the red filter, the green filter, and the blue filter. This is because the dye molecules are larger in the order of red, border color, and blue. By using the thickest blue filter, the effect of covering and protecting the outer edge of the metal film can be increased. As described above, it is desirable that the color filter covering the outer edge of the metal film has a low brightness in terms of the light shielding effect and a relatively thick color filter in terms of protection of the metal film. Although it is desirable to use a filter of another color, a black filter may be used.

さらに、本発明の遮光膜である金属膜は、従来の遮光
膜であるカラーフィルタより厚さを薄く設けることがで
きるのて、基板間ギャップの制御がしやすい。
Further, since the metal film as the light-shielding film of the present invention can be provided with a smaller thickness than the color filter as the conventional light-shielding film, the gap between the substrates can be easily controlled.

〔実施例〕〔Example〕

第2図は、本発明を適用すべきアクティブ・マトリッ
クス方式のカラー液晶表示装置の液晶表示部の一画素の
要部平面図、第3図は、第2図のII−II切断線で切った
部分とシール部周辺部の断面図、第4図は、第2図に示
す画素を複数配置した液晶表示部の要部平面図である。
FIG. 2 is a plan view of a main part of one pixel of a liquid crystal display portion of an active matrix type color liquid crystal display device to which the present invention is applied, and FIG. 3 is a sectional view taken along the line II-II of FIG. FIG. 4 is a cross-sectional view of a portion and a peripheral portion of the seal portion, and FIG. 4 is a plan view of a main part of a liquid crystal display portion in which a plurality of pixels shown in FIG.

本実施例の液晶表示装置は、第3図に示すように、シ
ール材SLと透明ガラス基板SUB2との間に、例えばスパッ
タ法により形成されたCr等から成る遮光用金属膜MFが該
基板SUB2と接して設けられ、その上に保護膜PSV2が設け
られ、かつ、この金属膜MFの外側端部がカラーフィルタ
FILの青色フィルタBおよび保護膜PSV2で覆われてい
る。
As shown in FIG. 3, in the liquid crystal display device of this embodiment, a light-shielding metal film MF made of, for example, Cr formed by a sputtering method is provided between the sealing material SL and the transparent glass substrate SUB2. The protective film PSV2 is provided thereon, and the outer end of the metal film MF is provided with a color filter.
The FIL is covered with a blue filter B and a protective film PSV2.

このように、本実施例の液晶表示装置では、透明ガラ
ス基板SUB2とシール材SLとの間に、該透明ガラス基板SU
B2と接触する金属膜MFを設けてシール部の遮光を行な
う。金属膜とガラス基板との密着性は良いので、従来生
じたようなシール部の剥がれ(第2の透明ガラス基板SU
B2とシール材SLとの剥離)を防止することができる。
As described above, in the liquid crystal display device of the present embodiment, the transparent glass substrate SU2 is provided between the transparent glass substrate SUB2 and the sealing material SL.
A metal film MF in contact with B2 is provided to shield the seal portion from light. Since the adhesion between the metal film and the glass substrate is good, the peeling of the seal portion as conventionally occurred (the second transparent glass substrate SU
Separation between B2 and the sealing material SL) can be prevented.

また、金属膜MFの外側端部はカラーフィルタFILによ
って覆われているので、金属膜への水分の付着に起因す
るショート、電食、断線等を防止することができる。な
お、保護膜PSV2は非常に薄く、付着水分による悪影響防
止効果が十分でないので、厚さの厚いカラーフィルタFI
Lで金属膜MFの外側端部を覆うことによって付着水分に
よる悪影響を効果的に防止することができる。本実施例
では、金属膜MFの外側端部を覆うカラーフィルタFILと
して青色フィルタBを用いている。カラーフィルタの厚
さは赤色フィルタR、緑色フィルタG、青色フィルタB
の順に厚くなる。これは赤色、緑色、青色の順で染料の
分子が大きいためである。本実施例では、厚さの一番厚
い青色フィルタBを用いているので、金属膜MFの外側端
部を覆って保護する効果が大きい。また、青色フィルタ
Bは明度が3色の中で一番低いので、シール部端部の遮
光の面でも望ましい。
Further, since the outer end of the metal film MF is covered with the color filter FIL, it is possible to prevent short-circuit, electrolytic corrosion, disconnection, and the like due to adhesion of moisture to the metal film. Note that the protective film PSV2 is very thin and does not have a sufficient effect of preventing the adverse effects of attached moisture, so the thick color filter FIV is used.
By covering the outer end of the metal film MF with L, it is possible to effectively prevent the adverse effect of the attached moisture. In this embodiment, a blue filter B is used as a color filter FIL that covers the outer end of the metal film MF. The thickness of the color filter is red filter R, green filter G, blue filter B
In order. This is because the dye molecules are larger in the order of red, green, and blue. In this embodiment, since the thickest blue filter B is used, the effect of covering and protecting the outer end of the metal film MF is great. Further, since the brightness of the blue filter B is the lowest among the three colors, it is desirable also for the light shielding surface at the end of the seal portion.

さらに、遮光膜である金属膜MFは、従来の遮光膜であ
るカラーフィルタより厚さを薄く設けることができるの
で、基板間ギャップ(SUB1とSUB2との間のギャップ)の
制御がしやすい。
Further, the metal film MF as the light-shielding film can be provided with a smaller thickness than the color filter as the conventional light-shielding film, so that the gap between the substrates (the gap between SUB1 and SUB2) can be easily controlled.

第3図に示すように、下部透明ガラス基板SUB1の内側
(液晶側)の表面上に、薄膜トランジスタTFTおよび透
明画素電極ITOが設けられている。下部透明ガラス基板S
UB1は例えば1.1mm程度の厚さで構成されている。
As shown in FIG. 3, a thin film transistor TFT and a transparent pixel electrode ITO are provided on the inner surface (liquid crystal side) of the lower transparent glass substrate SUB1. Lower transparent glass substrate S
UB1 has a thickness of, for example, about 1.1 mm.

第4図に示すように、各画素は、隣接する2本の走査
信号線(ゲート信号線または水平信号線)GLと、隣接す
る2本の映像信号線(ドレイン信号線または垂直信号
線)DLとの交差領域内(4本の信号縁で囲まれた領域
内)に配置されている。走査信号線GLは、第2図および
第4図に示すように、列方向(水平方向)に延材し、か
つ行方向(垂直方向)に複数本配置されている。映像信
号線DLは、行方向に延在し、かつ列方向に複数本配置さ
れている。
As shown in FIG. 4, each pixel has two adjacent scanning signal lines (gate signal lines or horizontal signal lines) GL and two adjacent video signal lines (drain signal lines or vertical signal lines) DL. (In a region surrounded by four signal edges). As shown in FIGS. 2 and 4, a plurality of scanning signal lines GL extend in the column direction (horizontal direction) and are arranged in a row direction (vertical direction). The video signal lines DL extend in the row direction and are arranged in a plurality in the column direction.

各画素の薄膜トランジスタTFTは、画素内において3
つ(複数)に分割され、薄膜トランジスタ(分割薄膜ト
ランジスタ)TFT1、TFT2およびTFT3で構成されている。
薄膜トランジスタTFT1〜TFT3のそれぞれは、実質的に同
一寸法(チャネル長とチャネル幅が同じ)で構成されて
いる。この分割された薄膜トランジスタTFF1〜TFT3のそ
れぞれは、主にゲート電極GT、絶縁膜GI、i型(真性、
intrinsic、導電型決定不純物がドープされていない)
シリコン(Si)からなるi型半導体層AS、1対のソース
電極SD1およびドレイン電極SD2で構成されている。な
お、ソース・ドレインは本来その間のバイアス極性によ
って決まり、この液晶表示装置の回路ではその極性は動
作中反転するので、ソース・ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明でも、便宜上一
方のSD1をソース、他方のSD2をドレインと固定して表現
する。
The thin film transistor TFT of each pixel has 3
It is divided into two (plurality), and is constituted by thin film transistors (divided thin film transistors) TFT1, TFT2 and TFT3.
Each of the thin film transistors TFT1 to TFT3 has substantially the same dimensions (channel length and channel width are the same). Each of the divided thin film transistors TFF1 to TFT3 mainly includes a gate electrode GT, an insulating film GI, and an i-type (intrinsic,
intrinsic, not doped with conductivity determining impurities)
It is composed of an i-type semiconductor layer AS made of silicon (Si), a pair of a source electrode SD1 and a drain electrode SD2. It should be understood that the source and the drain are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is inverted during the operation, so that the source and the drain are interchanged during the operation. However, also in the following description, for convenience, one SD1 is fixed as a source and the other SD2 is fixed as a drain.

ゲート電極GTは、第5図(所定の製造工程における画
素の要部平面図)に詳細に示すように、走査信号線GLか
ら行方向(第2図および第5図において下方向)に突出
するT字形状で構成されている(T字形状に分岐されて
いる)。すなわち、ゲート電極GTは、映像信号線DLと実
質的に平行に延材するように構成されている。ゲート電
極GTは、薄膜トランジスタTFT1〜TFT3のそれぞれの形成
領域まで突出するように構成されている。薄膜トランジ
スタTFT1〜TFT3のそれぞれのゲート電極GTは、一体に
(共通ゲート電極)として構成されており、同一の走査
信号線GLに連続して設けられている。ゲート電極GTは、
薄膜トランジスタTFTの形成領域において大きい段差を
なるべく作らないように、単層の第1導電膜g1で構成す
る。第1導電膜g1は、例えばスパッタ法で設けられたク
ロム(Cr)膜を用い、1100Å程度の膜厚で設ける。
The gate electrode GT protrudes from the scanning signal line GL in the row direction (downward in FIGS. 2 and 5), as shown in detail in FIG. 5 (a plan view of a main part of a pixel in a predetermined manufacturing process). It is configured in a T-shape (branched into a T-shape). That is, the gate electrode GT is configured to extend substantially in parallel with the video signal line DL. The gate electrode GT is configured to protrude to the respective formation regions of the thin film transistors TFT1 to TFT3. The respective gate electrodes GT of the thin film transistors TFT1 to TFT3 are configured integrally (common gate electrode) and are provided continuously on the same scanning signal line GL. The gate electrode GT is
The single-layer first conductive film g1 is formed so that a large step is not formed as much as possible in the formation region of the thin film transistor TFT. The first conductive film g1 is provided with a thickness of about 1100 ° using a chromium (Cr) film provided by, for example, a sputtering method.

このゲート電極GTは、第2図、第3図および第6図
(所定の製造工程における画素の要部平面図)に示され
ているように、i型半導体層ASを(下方から見て)完全
に覆うようにそれより大き目に設けられる。従って、下
部透明ガラス基板SUB1の下方に蛍光燈等のバックライト
を取り付けた場合、この不透明のCrゲート電極GTが影と
なって、半導体層ASにはバックライト光が当たらず、上
述した光照射による導電現象すなわちTFTのオフ特性劣
化は起きにくくなる。なお、ゲート電極GTの本来の大き
さは、ソース・ドレイン電極SD1、SD2間をまたがるに最
低限必要な(ゲート電極とソース・ドレイン電極の位置
合わせ余裕分も含めた)幅を持ち、チャネル幅Wを決め
るその奥行き長さはソース・ドレイン電極間の距離(チ
ャネル長)Lとの比、すなわち相互コンダクタンスgmを
決定するファクタW/Lをいくつにするかによって決めら
れる。
As shown in FIG. 2, FIG. 3, and FIG. 6 (a plan view of a main part of a pixel in a predetermined manufacturing process), the gate electrode GT is formed by viewing the i-type semiconductor layer AS (as viewed from below). It is provided larger than that to completely cover. Therefore, when a backlight such as a fluorescent lamp is attached below the lower transparent glass substrate SUB1, the opaque Cr gate electrode GT becomes a shadow, and the semiconductor layer AS is not irradiated with the backlight and the light irradiation described above is performed. Therefore, the conductive phenomenon, that is, the deterioration of the off-characteristics of the TFT is less likely to occur. Note that the original size of the gate electrode GT has a minimum width (including a margin for alignment between the gate electrode and the source / drain electrode) that extends between the source / drain electrodes SD1 and SD2, and a channel width. The depth length that determines W is determined by the ratio to the distance (channel length) L between the source and drain electrodes, that is, the factor W / L that determines the transconductance gm.

この液晶表示装置におけるゲート電極の大きさはもち
ろん、上述した本来の大きさよりも大きくされる。
The size of the gate electrode in this liquid crystal display device is, of course, larger than the above-mentioned original size.

ゲート電極GTのゲートおよび遮光の機能面からだけで
考えれば、ゲート電極GTおよびその配線GLは単一の層で
一体に設けてもよく、この場合不透明導電材料としてSi
を含有させたアルミニウム(Al)、純Al、およびパラジ
ウム(Pd)を含有させたAl等を選ぶことができる。
Considering only the gate electrode GT and the function of light shielding, the gate electrode GT and its wiring GL may be provided integrally in a single layer.
(Al), pure Al, and Al containing palladium (Pd).

ここでは走査信号線GLは、第1導電膜g1およびその上
部に設けられた第2導電膜g2からなる複合膜で構成され
ている。この走査信号線GLの第1導電膜g1は、ゲート電
極GTの第1導電膜g1と同一製造工程で設けられ、かつ一
体に構成されている。第2導電膜g2は例えばスパッタ法
で設けられたAl膜を用い、900〜4000Å程度の膜厚で設
ける。第2導電膜g2は、走査信号線GLの抵抗値を低減
し、信号伝達速度の高速化(画素の情報の書き込み特
性)を図ることができるように構成されている。
Here, the scanning signal line GL is formed of a composite film including the first conductive film g1 and the second conductive film g2 provided thereon. The first conductive film g1 of the scanning signal line GL is provided in the same manufacturing process as the first conductive film g1 of the gate electrode GT, and is integrally formed. The second conductive film g2 is, for example, an Al film formed by a sputtering method and has a thickness of about 900 to 4000 °. The second conductive film g2 is configured so that the resistance value of the scanning signal line GL can be reduced and the signal transmission speed can be increased (the information writing characteristics of the pixel).

また、走査信号線GLは、第1導電膜g1の幅に比べて第
2導電膜g2の幅を小さく構成している。すなわち、走査
信号線GLは、その側壁の段差形状をゆるやかにすること
ができるので、その上層に設ける絶縁膜GIの表面を平坦
化できるように構成されている。
The width of the second conductive film g2 of the scanning signal line GL is smaller than the width of the first conductive film g1. In other words, the scanning signal line GL can be formed so that the step shape of the side wall thereof can be made gentle, so that the surface of the insulating film GI provided thereon can be flattened.

絶縁膜GIは、薄膜トランジスタTFT1〜TFT3のそれぞれ
のゲート絶縁膜として使用される。絶縁膜GIは、ゲート
電極GTおよび走査信号線GLの上層に設けられている。絶
縁膜GIは例えばプラズマCVD法で設けられた窒化珪素膜
を用い、3000Å程度の膜厚で設ける。上述のように、絶
縁膜GIの表面は、薄膜トランジスタTFT1〜TFT3のそれぞ
れの形成領域および走査信号線GLの形成領域において平
坦化されている。
The insulating film GI is used as a gate insulating film of each of the thin film transistors TFT1 to TFT3. The insulating film GI is provided above the gate electrode GT and the scanning signal line GL. The insulating film GI is, for example, a silicon nitride film provided by a plasma CVD method and is provided with a thickness of about 3000 °. As described above, the surface of the insulating film GI is flattened in the respective formation regions of the thin film transistors TFT1 to TFT3 and the formation region of the scanning signal line GL.

i型半導体層ASは、第6図(所定の製造工程における
要部平面図)で詳細に示すように、複数に分割された薄
膜トランジスタTFT1〜TFT3のそれぞれのチャネル形成領
域として使用される。複数に分割された薄膜トランジス
タTFT1〜TFT3のそれぞれのi型半導体層ASは、画素内に
おいて一体に構成されている。すなわち、画素の分割さ
れた複数の薄膜トランジスタTFT1〜TFT3のそれぞれは、
1つの(共通の)i型半導体層Asの島領域で構成されて
いる。i型半導体層ASは、非晶質シリコン膜または多結
晶シリコン膜で形成し、約1800Å程度の膜厚で設ける。
The i-type semiconductor layer AS is used as a channel forming region of each of the divided thin film transistors TFT1 to TFT3, as shown in detail in FIG. 6 (a plan view of a main part in a predetermined manufacturing process). Each of the i-type semiconductor layers AS of the thin-film transistors TFT1 to TFT3 divided into a plurality is integrally formed in the pixel. That is, each of the plurality of thin-film transistors TFT1 to TFT3 obtained by dividing the pixel includes:
It is composed of one (common) island region of the i-type semiconductor layer As. The i-type semiconductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film and has a thickness of about 1800 °.

このi型半導体層ASは、供給ガスの成分を変えてSi3N
4からなる絶縁膜GIの形成に連続して、同じプラズマCVD
装置で、しかも下部透明ガラス基板SUB1はその装置から
外部に取り出すことなく設けられる。また、オーミック
コンタクト用のPをドープしたN+型半導体層d0(第3
図)も同様に連続して約400Åの厚さに設けられる。そ
の後、下部透明ガラス基板SUB1はCVD装置から外に取り
出され、フォトリソグラフィー(写真処理)技術によ
り、N+型半導体層d0およびi型半導体層ASは第2図、第
3図および第6図に示すように独立した島状にパターニ
ングされる。
This i-type semiconductor layer AS is made of Si 3 N
Following the formation of the insulating film GI consisting of 4 , the same plasma CVD
In the apparatus, the lower transparent glass substrate SUB1 is provided without being taken out of the apparatus. Further, an N + type semiconductor layer d0 doped with P for ohmic contact (third layer)
Figure) is also continuously provided with a thickness of about 400 mm. Thereafter, the lower transparent glass substrate SUB1 is taken out of the CVD apparatus, and the N + -type semiconductor layer d0 and the i-type semiconductor layer AS are removed by photolithography (photo processing) as shown in FIG. 2, FIG. 3, and FIG. It is patterned into independent islands as shown.

このように、一画素において複数に分割された薄膜ト
ランジスタTFT1〜TFT3のそれぞれのi型半導体層ASを一
体に構成することにより、薄膜トランジスタTFT1〜TFT3
のそれぞれに共通のドレイン電極SD2がi型半導体層AS
(実際には、第1導電膜g1の膜厚、N+型半導体層d0の膜
厚およびi型半導体層ASの膜厚とを加算した膜厚に相当
する段差)をドレイン電極SD2側からi型半導体層AS側
に向って1度乗り越えるだけなので、ドレイン電極SD2
が断線する確率が低くなり、点欠陥の発生する確率を低
減することができる。すなわち、この液晶表示装置で
は、ドレイン電極SD2がi型半導体層ASの段差を乗り越
える際に画素内に発生する点欠陥を3分の1に低減でき
る。
As described above, by integrally configuring the respective i-type semiconductor layers AS of the thin film transistors TFT1 to TFT3 divided into a plurality in one pixel, the thin film transistors TFT1 to TFT3
Is a common drain electrode SD2 for the i-type semiconductor layer AS.
(Actually, a step corresponding to a thickness obtained by adding the thickness of the first conductive film g1, the thickness of the N + -type semiconductor layer d0, and the thickness of the i-type semiconductor layer AS) from the drain electrode SD2 side to i The drain electrode SD2 because it only gets over once to the type semiconductor layer AS side.
Is reduced, and the probability of occurrence of point defects can be reduced. That is, in this liquid crystal display device, the point defect generated in the pixel when the drain electrode SD2 gets over the step of the i-type semiconductor layer AS can be reduced to one third.

また、この液晶表示装置のレイアウトと異なるが、i
型半導体層ASを映像信号線DLが直接乗り越え、この乗り
越えた部分の映像信号線DLをドレイン電極SD2として構
成する場合、映像信号線DL(ドレイン電極SD2)がi型
半導体層ASを乗り越える際の断線に起因する線欠陥の発
生する確率を低減することができる。すなわち、一画素
内で複数に分割された薄膜トランジスタTFT1〜TFT3のそ
れぞれのi型半導体層ASを一体に構成することにより、
映像信号線DL(ドレイン電極SD2)がi型半導体層ASを
1度だけしか乗り越えないためである(実際には、乗り
始めと乗り終わりの2度である)。
Also, although different from the layout of this liquid crystal display device, i
In the case where the video signal line DL directly passes over the semiconductor layer AS and the video signal line DL in the portion over which the video signal line DL passes is configured as the drain electrode SD2, when the video signal line DL (drain electrode SD2) passes over the i-type semiconductor layer AS, It is possible to reduce the probability of occurrence of a line defect due to disconnection. That is, by integrally configuring the respective i-type semiconductor layers AS of the thin film transistors TFT1 to TFT3 divided into a plurality in one pixel,
This is because the video signal line DL (drain electrode SD2) passes over the i-type semiconductor layer AS only once (actually, at the start and end of riding).

i型半導体層ASは、第2図、第6図および第7図(所
定の製造工程における画素の要部平面図)に詳細に示す
ように、走査信号線GLと映像信号線DLとの交差部(クロ
スオーバ部)の両者間まで延在させて設けられている。
この延在させたi型半導体層ASは、交差部における走査
信号線GLと映像信号線DLとの短絡を低減するように構成
されている。
As shown in detail in FIG. 2, FIG. 6, and FIG. 7 (a plan view of a main part of a pixel in a predetermined manufacturing process), the i-type semiconductor layer AS intersects the scanning signal line GL and the video signal line DL. Section (crossover section).
The extended i-type semiconductor layer AS is configured to reduce a short circuit between the scanning signal line GL and the video signal line DL at the intersection.

第1導電膜d1をフォトリソグラフィー技術でパターニ
ングした後、同じフォトマスクを用いて、あるいは第1
導電膜d1をマスクとしてN+型半導体層d0が除去される。
すなわち、i型半導体層AS上に残っていたN+型半導体層
d0は第1導電膜d1以外の部分が自己整合(セルフアライ
ン)で除去される。このとき、N+型半導体層d0はその厚
さ分はすべて除去されるようにエッチングされるのでi
型半導体層ASも若干その表面部分でエッチングされる
が、その程度はエッチング時間で制御すればよい。
After patterning the first conductive film d1 by photolithography, the same photomask is used or
The N + type semiconductor layer d0 is removed using the conductive film d1 as a mask.
That is, the N + -type semiconductor layer remaining on the i-type semiconductor layer AS
As for d0, portions other than the first conductive film d1 are removed by self-alignment (self-alignment). At this time, since the N + type semiconductor layer d0 is etched so as to completely remove the thickness thereof, i
The type semiconductor layer AS is also slightly etched at its surface, but its degree may be controlled by the etching time.

その後、第2導電膜d2がAlをスパッタすることにより
3000〜5500Åの膜厚(この液晶表示装置では、3500Å程
度の膜厚)に設けられる。Al膜は、Cr膜に比べてストレ
スが小さく、厚い膜厚に設けることが可能で、ソース電
極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を
低減するように構成されている。すなわち、第2導電膜
d2は、薄膜トランジスタTFTの動作速度の高速化および
映像信号線DLの信号伝達速度の高速化を図ることができ
るように構成されている。従って、第2導電膜d2によ
り、画素の書き込み特性を向上することができる。第2
導電膜d2としては、Al膜の他に、Siや銅(Cu)やPdを添
加物として含有させたAl膜で設けてもよい。
Then, the second conductive film d2 is formed by sputtering Al.
The thickness is set to be 3000 to 5500 mm (in this liquid crystal display device, about 3500 mm). The Al film has less stress than the Cr film and can be provided with a large thickness, and is configured to reduce the resistance values of the source electrode SD1, the drain electrode SD2, and the video signal line DL. That is, the second conductive film
d2 is configured to increase the operation speed of the thin film transistor TFT and increase the signal transmission speed of the video signal line DL. Therefore, the writing characteristics of the pixel can be improved by the second conductive film d2. Second
The conductive film d2 may be provided by an Al film containing Si, copper (Cu), or Pd as an additive, in addition to the Al film.

第2導電膜d2がフォトリソグラフィー技術によりパタ
ーニングされた後、1000〜2000Åの膜厚(この液晶表示
装置では、1200Å程度の膜厚)でスパッタ法で設けられ
た透明導電膜(ITO:ネサ膜)によって、第3導電膜d3が
設けられる。この第3導電膜d3は、ソース電極SD1、ド
レイン電極SD2および映像信号線DLを構成するととも
に、透明画素電極ITOを構成するようになっている。
After the second conductive film d2 is patterned by the photolithography technique, a transparent conductive film (ITO: Nesa film) provided by a sputtering method with a film thickness of 1000 to 2000 mm (about 1200 mm in this liquid crystal display device). Thereby, a third conductive film d3 is provided. The third conductive film d3 forms the source electrode SD1, the drain electrode SD2, and the video signal line DL, and also forms the transparent pixel electrode ITO.

ソース電極SD1およびドレイン電極SD2の第1導電膜d1
は、第1導電膜d1と第2導電膜d2および第3導電膜d3と
の間の製造工程においてマスク合わせずれが生じても、
第2導電膜d2および第3導電膜d3に比べて大きい寸法に
なるようにチャネルが設けられる側が大きい寸法になる
ように構成されている(第1導電膜d1〜第3導電膜d3の
それぞれのチャネル形成領域側がオンザラインでもよ
い)。また、ソース電極SD1およびドレイン電極SD2の第
1導電膜d1のそれぞれは、薄膜トランジスタTFTのゲー
ト長Lを規定するように構成されている。
First conductive film d1 of source electrode SD1 and drain electrode SD2
Is that even if a mask misalignment occurs in the manufacturing process between the first conductive film d1, the second conductive film d2, and the third conductive film d3,
The side where the channel is provided is configured to be larger than the second conductive film d2 and the third conductive film d3 (each of the first conductive film d1 to the third conductive film d3). The channel formation region side may be on the line). Further, each of the first conductive films d1 of the source electrode SD1 and the drain electrode SD2 is configured to define the gate length L of the thin film transistor TFT.

このように、一画素内で複数に分割された薄膜トラン
ジスタTFT1〜TFT3において、ソース電極SD1、ドレイン
電極SD2のそれぞれの第1導電膜d1のチャネル形成領域
側を第2導電膜d2および第3導電膜d3に比べて大きい寸
法で構成することにより、ソース電極SD1、ドレイン電
極SD2のそれぞれの第1導電膜d1間の寸法で、薄膜トラ
ンジスタTFTのゲート長Lを規定することができる。第
1導電膜d1間の離隔寸法(ゲート長L)は、加工精度
(パターニング精度)で規定することができるので、薄
膜トランジスタTFT1〜TFT3のそれぞれのゲート長Lを均
一にすることができる。
As described above, in the thin film transistors TFT1 to TFT3 divided into a plurality in one pixel, the channel forming region side of the first conductive film d1 of each of the source electrode SD1 and the drain electrode SD2 is connected to the second conductive film d2 and the third conductive film By configuring with a size larger than d3, the gate length L of the thin film transistor TFT can be defined by the size between the first conductive films d1 of the source electrode SD1 and the drain electrode SD2. Since the separation dimension (gate length L) between the first conductive films d1 can be defined by processing accuracy (patterning accuracy), the gate length L of each of the thin film transistors TFT1 to TFT3 can be made uniform.

ソース電極SD1は、上述のように、透明画素電極ITOに
接続されている。ソース電極SD1は、i型半導体層Asの
段差形状(第1導電膜g1の膜厚、N+型半導体層d0の膜厚
およびi型半導体層ASの膜厚とを加算した膜厚に相当す
る段差)に沿って構成されている。具体的には、ソース
電極SD1は、i型半導体層ASの段差形状に沿って設けら
れた第1導電膜d1と、この第1導電膜d1の上部にそれに
比べて透明画素電極ITOと接続される側を小さい寸法で
設けた第2導電膜d2と、この第2導電膜から露出する第
1導電膜d1に接続された第3導電膜d3とで構成されてい
る。ソース電極SD1の第1導電膜d1は、N+型半導体層d0
との接着性が良好であり、かつ主に第2導電膜d2からの
拡散物に対するバリア層として構成されている。ソース
電極SD1の第2導電膜d2は、第1導電膜d1のCr膜がスト
レスの増大のため厚く設けることができ、i型半導体層
ASの段差形状を乗り越えられないので、このi型半導体
層ASを乗り越えるために構成されている。すなわち、第
2導電膜d2は、厚く設けることでステップカバレッジ
(段差被覆)を向上している。第2導電膜d2は、厚く設
けることができるので、ソース電極SD1の抵抗値(ドレ
イン電極SD2や映像信号線DLについても同様)の低減に
大きく寄与している。第3導電膜d3は、第2導電膜d2の
i型半導体層ASに起因する段差形状を乗り越えることが
できないので、第2導電膜d2の寸法を小さくすること
で、露出する第1導電膜d1に接続するように構成されて
いる。第1導電膜d1と第3導電膜d3とは、接着性が良好
であるばかりか、両者間の接続部の段差形状が小さいの
で、確実に接続することができる。
The source electrode SD1 is connected to the transparent pixel electrode ITO as described above. The source electrode SD1 corresponds to a stepped shape of the i-type semiconductor layer As (the thickness obtained by adding the thickness of the first conductive film g1, the thickness of the N + -type semiconductor layer d0, and the thickness of the i-type semiconductor layer AS). (Step). Specifically, the source electrode SD1 is connected to a first conductive film d1 provided along the step shape of the i-type semiconductor layer AS and to a transparent pixel electrode ITO above the first conductive film d1. The second conductive film d2 is provided with a smaller dimension on the side of the second conductive film, and the third conductive film d3 is connected to the first conductive film d1 exposed from the second conductive film. The first conductive film d1 of the source electrode SD1 is an N + type semiconductor layer d0
With good adhesion, and is mainly configured as a barrier layer against diffusion from the second conductive film d2. In the second conductive film d2 of the source electrode SD1, the Cr film of the first conductive film d1 can be provided with a large thickness due to an increase in stress.
Since it is not possible to get over the step shape of AS, it is configured to get over this i-type semiconductor layer AS. That is, by providing the second conductive film d2 thickly, the step coverage (step coverage) is improved. Since the second conductive film d2 can be provided thick, it greatly contributes to a reduction in the resistance value of the source electrode SD1 (the same applies to the drain electrode SD2 and the video signal line DL). Since the third conductive film d3 cannot overcome the stepped shape caused by the i-type semiconductor layer AS of the second conductive film d2, the exposed first conductive film d1 can be reduced by reducing the size of the second conductive film d2. It is configured to be connected to. The first conductive film d1 and the third conductive film d3 not only have good adhesiveness, but also have a small step at the connection between them, so that they can be reliably connected.

このように、薄膜トランジスタTFTのソース電極SD1
を、少なくともi型半導体層ASに沿って設けられたバリ
ア層としての第1導電膜d1と、この第1導電膜d1の上部
に設けられ、第1導電膜d1に比べて比抵抗値が小さく、
かつ第1導電膜d1に比べて小さい寸法の第2導電膜d2と
で構成し、この第2導電膜d2から露出する第1導電膜d1
に透明画素電極ITOである第3導電膜d3を接続すること
により、薄膜トランジスタTFTと透明画素電極ITOとを確
実に接続することができるので、断線に起因する点欠陥
を低減することができる。しかも、ソース電極SD1は、
第1導電膜d1がバリア効果を有するので、抵抗値の小さ
い第2導電膜d2(Al膜)を用いることができるので、抵
抗値を低減することができる。
Thus, the source electrode SD1 of the thin film transistor TFT
A first conductive film d1 as a barrier layer provided at least along the i-type semiconductor layer AS, and a specific resistance value smaller than the first conductive film d1 which is provided on the first conductive film d1. ,
And a second conductive film d2 having a size smaller than that of the first conductive film d1, and the first conductive film d1 exposed from the second conductive film d2.
By connecting the third conductive film d3, which is a transparent pixel electrode ITO, to the thin film transistor TFT and the transparent pixel electrode ITO, it is possible to surely connect the thin film transistor TFT and the point defect caused by the disconnection. Moreover, the source electrode SD1 is
Since the first conductive film d1 has a barrier effect, the second conductive film d2 (Al film) having a small resistance value can be used, so that the resistance value can be reduced.

ドレイン電極SD2は、映像信号線DLと一体に構成され
ており、同一製造工程で設けられている。ドレイン電極
SD2は、映像信号線DLと交差する列方向に突出したL字
形状で構成されている。すなわち、一画素内で複数に分
割された薄膜トランジスタTFT1〜TFT3のそれぞれのドレ
イン電極SD2は、同一の映像信号線DLに接続されてい
る。
The drain electrode SD2 is formed integrally with the video signal line DL, and is provided in the same manufacturing process. Drain electrode
SD2 is formed in an L-shape protruding in the column direction intersecting with the video signal line DL. That is, the drain electrodes SD2 of the thin film transistors TFT1 to TFT3 divided into a plurality in one pixel are connected to the same video signal line DL.

透明画素電極ITOは、各画素ごとに設けられており、
液晶表示部の画素電極の一方を構成する。透明画素電極
ITOは、一画素内で複数に分割された薄膜トランジスタT
FT1〜TFT3のそれぞれに対応して3つの透明画素電極
(分割透明画素電極)ITO1、ITO2およびITO3に分割され
ている。透明画素電極ITO1は、薄膜トランジスタTFT1の
ソース電極SD1に接続されている。透明画素電極ITO2
は、薄膜トランジスタTFT2のソース電極SD1に接続され
ている。透明画素電極ITO3は、薄膜トランジスタTFT3の
ソース電極SD1に接続されている。
The transparent pixel electrode ITO is provided for each pixel,
One of the pixel electrodes of the liquid crystal display is formed. Transparent pixel electrode
ITO is a thin film transistor T that is divided into multiple parts in one pixel.
It is divided into three transparent pixel electrodes (divided transparent pixel electrodes) ITO1, ITO2, and ITO3 corresponding to each of FT1 to TFT3. The transparent pixel electrode ITO1 is connected to the source electrode SD1 of the thin film transistor TFT1. Transparent pixel electrode ITO2
Is connected to the source electrode SD1 of the thin film transistor TFT2. The transparent pixel electrode ITO3 is connected to the source electrode SD1 of the thin film transistor TFT3.

透明画素電極ITO1〜ITO3のそれぞれは、薄膜トランジ
スタTFT1〜TFT3のそれぞれと同様に、実質的に同一寸法
で構成されている。透明画素電極ITO1〜ITO3のそれぞれ
は、薄膜トランジスタTFT1〜TFT3のそれぞれのi型半導
体層ASを一体に構成してある(分割されたそれぞれの薄
膜トランジスタTFTを一箇所に集中的に配置してある)
ので、L字形状で構成している。
Each of the transparent pixel electrodes ITO1 to ITO3 has substantially the same size as each of the thin film transistors TFT1 to TFT3. Each of the transparent pixel electrodes ITO1 to ITO3 integrally forms the respective i-type semiconductor layers AS of the thin film transistors TFT1 to TFT3 (the divided thin film transistors TFT are intensively arranged in one place).
Therefore, it is configured in an L-shape.

このように、隣接する2本の走査信号線GLと隣接する
2本の映像信号線DLとの交差領域内に配置された一画素
内で薄膜トランジスタTFTを複数の薄膜トランジスタTFT
1〜TFT3に分割し、この複数に分割された薄膜トランジ
スタTFT1〜TFT3のそれぞれに複数に分割した透明画素電
極ITO1〜ITO3のそれぞれを接続することにより、画素の
分割された一部分(例えば、薄膜トランジスタTFT1)が
点欠陥になるだけで、画素の全体としては点欠陥でなく
なる(薄膜トランジスタTFT2およびTFT3が点欠陥でな
い)ので、画素全体としての点欠陥を低減することがで
きる。
As described above, a thin film transistor TFT is replaced by a plurality of thin film transistors TFT in one pixel disposed in an intersection area between two adjacent scanning signal lines GL and two adjacent video signal lines DL.
By dividing each of the plurality of divided transparent pixel electrodes ITO1 to ITO3 into each of the plurality of divided thin film transistors TFT1 to TFT3, the divided thin film transistors TFT1 to TFT3 are connected to each of the plurality of divided thin film transistors TFT1 to TFT3 (for example, a thin film transistor TFT1). Only becomes a point defect, and the pixel as a whole is not a point defect (the thin film transistors TFT2 and TFT3 are not point defects), so that the point defect of the entire pixel can be reduced.

また、上記画素の分割された一部の点欠陥は、画素の
全体の面積に比べて小さい(この液晶表示装置の場合、
画素の3分の1の面積)ので、上記点欠陥を見にくくす
ることができる。
In addition, some of the divided point defects of the pixel are smaller than the entire area of the pixel (in the case of this liquid crystal display device,
(One-third the area of a pixel), making it difficult to see the point defect.

また、上記画素の分割された透明画素電極ITO1〜ITO3
のそれぞれを実質的に同一寸法で構成することにより、
画素内の点欠陥の面積を均一にすることができる。
Further, the transparent pixel electrodes ITO1 to ITO3 obtained by dividing the above-mentioned pixels.
By having each of substantially the same dimensions,
The area of the point defect in the pixel can be made uniform.

さらに、上記画素の分割された透明画素電極ITO1〜IT
O3のそれぞれを実質的に同一寸法で構成することによ
り、透明画素電極ITO1〜ITO3のそれぞれと上部透明ガラ
ス基板SUB2の共通透明画素電極ITOとで構成されるそれ
ぞれの液晶容量(Cpix)と、この透明画素電極ITO1〜IT
O3のそれぞれに付加される透明画素電極ITO1〜ITO3とゲ
ート電極GTとの重ね合わせで生じる重ね合わせ容量(Cg
s)とを均一にすることができる。すなわち、透明画素
電極ITO1〜ITO3のそれぞれは液晶容量および重ね合わせ
容量を均一にすることができるので、この重ね合わせ容
量に起因する液晶LCの液晶分子に印加されようとする直
流成分を均一とすることができ、この直流成分を相殺す
る方法も採用した場合、各画素の液晶にかかる直流成分
のばらつきを小さくすることができる。
Further, the divided transparent pixel electrodes ITO1-IT
By configuring each of O3 with substantially the same size, each liquid crystal capacitance (Cpix) composed of each of the transparent pixel electrodes ITO1 to ITO3 and the common transparent pixel electrode ITO of the upper transparent glass substrate SUB2, Transparent pixel electrodes ITO1 to IT
The overlap capacitance (Cg) generated by the overlap of the transparent pixel electrodes ITO1 to ITO3 added to each of O3 and the gate electrode GT.
and s) can be made uniform. That is, since each of the transparent pixel electrodes ITO1 to ITO3 can make the liquid crystal capacity and the overlap capacity uniform, the DC component to be applied to the liquid crystal molecules of the liquid crystal LC caused by the overlap capacity is made uniform. When the method of canceling out the direct current component is also adopted, the variation of the direct current component applied to the liquid crystal of each pixel can be reduced.

薄膜トランジスタTFTおよび透明画素電極ITO上には、
保護膜PSV1が設けられている。保護膜PSV1は、主に薄膜
トランジスタTFTを湿気等から保護するために設けられ
ており、透明性が高く、しかも耐湿性の良いものを使用
する。保護膜PSV1は、例えばプラズマCVD法で設けた酸
化珪素膜や窒化珪素膜で形成されており、5000〜11000
Åの膜厚(この液晶表示装置では8000Å程度の膜厚)で
設ける。
On the thin film transistor TFT and the transparent pixel electrode ITO,
A protective film PSV1 is provided. The protective film PSV1 is provided mainly to protect the thin film transistor TFT from moisture and the like, and uses a film having high transparency and good moisture resistance. The protective film PSV1, for example, is formed of a silicon oxide film or a silicon nitride film provided by a plasma CVD method, and 5000 to 11000
膜厚 (a film thickness of about 8000 で は in this liquid crystal display device).

薄膜トランジスタTFT上の保護膜PSV1の上部には、外
部光がチャネル形成領域として使用されるi型半導体層
ASに入射されないように、遮蔽膜LSが設けられている。
第2図に示すように、遮蔽膜LSは、点線で囲まれた領域
内に構成されている。遮蔽膜LSは、光に対する遮蔽性が
高い、例えばAl膜やCr膜等で設けられており、スパッタ
法で1000Å程度の膜厚に設ける。
On top of the protective film PSV1 on the thin film transistor TFT, an i-type semiconductor layer where external light is used as a channel formation region
A shielding film LS is provided so as not to be incident on the AS.
As shown in FIG. 2, the shielding film LS is formed in a region surrounded by a dotted line. The shielding film LS is provided with, for example, an Al film or a Cr film having a high light shielding property, and is provided to a thickness of about 1000 ° by a sputtering method.

従って、薄膜トランジスタTFT1〜TFT3の共通半導体層
ASは、上下にある遮光膜LSおよびゲート電極GTによって
サンドイッチにされ、これによりi型半導体層ASには外
部の自然光やバックライト光が当たらなくなる。遮光膜
LSとゲート電極GTは半導体層ASより寸法が大き目でほぼ
それと相似形に設けられ、両者の大きさはほぼ同じとさ
れる(図では境界線が判るようにゲート電極GTを遮光膜
LSより小さ目に描いている)。
Therefore, the common semiconductor layer of the thin film transistors TFT1 to TFT3
AS is sandwiched between the upper and lower light shielding films LS and the gate electrode GT, so that external natural light or backlight does not hit the i-type semiconductor layer AS. Light shielding film
The LS and the gate electrode GT are larger in size than the semiconductor layer AS and are provided in a shape similar to that of the semiconductor layer AS, and have substantially the same size (the gate electrode GT is a light shielding film so that the boundary line can be seen in the figure).
It is drawn smaller than LS).

なお、バックライトを上部透明ガラス基板SUB2側に取
り付け、下部透明ガラス基板SUB1を観察側(外部露出
側)とすることもでき、この場合は遮光膜LSはバックラ
イト光の、ゲート電極GTは自然光の遮光体として働く。
In addition, the backlight can be attached to the upper transparent glass substrate SUB2 side, and the lower transparent glass substrate SUB1 can be the observation side (externally exposed side). In this case, the light shielding film LS is used for backlight light, and the gate electrode GT is used for natural light. Works as a light shield.

薄膜トランジスタTFTは、ゲート電極GTに正のバイア
スを印加すると、ソース−ドレイン間のチャネル抵抗が
小さくなり、バイアスを0にすると、チャネル抵抗は大
きくなるように構成されている。すなわち、薄膜トラン
ジスタTFTは、透明画素電極ITOに印加される電圧をゲー
ト電極GTに印加するバイアスにより制御されるように構
成されている。
The thin film transistor TFT is configured such that when a positive bias is applied to the gate electrode GT, the channel resistance between the source and the drain decreases, and when the bias is set to 0, the channel resistance increases. That is, the thin film transistor TFT is configured to be controlled by the bias applied to the gate electrode GT by the voltage applied to the transparent pixel electrode ITO.

液晶LCは、下部透明ガラス基板SUB1と上部透明ガラス
基板SUB2との間に設けられた空間内で、液晶分子の向き
を設定する下部配向膜ORI1および上部配向間ORI2との間
に封入されている。
The liquid crystal LC is sealed between the lower alignment film ORI1 for setting the orientation of liquid crystal molecules and the upper alignment ORI2 in a space provided between the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2. .

下部配向膜ORI1は、下部透明ガラス基板SUB1側の保護
膜PSV1の上部に設けられる。
The lower alignment film ORI1 is provided above the protective film PSV1 on the lower transparent glass substrate SUB1 side.

上部透明ガラス基板SUB2の内側(液晶側)の表面に
は、カラーフィルタFIL、保護膜PSV2、共通透明画素電
極(COM)ITOおよび上部配向膜ORI2が順次積層して設け
られている。
On the inner (liquid crystal side) surface of the upper transparent glass substrate SUB2, a color filter FIL, a protective film PSV2, a common transparent pixel electrode (COM) ITO, and an upper alignment film ORI2 are sequentially laminated.

共通透明画素電極ITOは、下部透明ガラス基板SUB1側
に画素ごとに設けられた透明画素電極ITOに対向し、隣
接する他の共通透明画素電極ITOと一体の構成されてい
る。この共通透明画素電極ITOには、コモン電圧Vcomが
印加されるように構成されている。コモン電圧Vcomは、
映像信号線DLに印加されるロウレベルの駆動電圧Vd min
とハイレベルの駆動電圧Vd maxとの中間電位である。
The common transparent pixel electrode ITO is opposed to a transparent pixel electrode ITO provided for each pixel on the lower transparent glass substrate SUB1 side, and is configured integrally with another adjacent common transparent pixel electrode ITO. The common transparent pixel electrode ITO is configured to be applied with a common voltage Vcom. The common voltage Vcom is
Low-level drive voltage Vd min applied to video signal line DL
And a high-level drive voltage Vdmax.

カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材に染料を着色して構成されている。
カラーフィルタFILは、画素に対向する位置に各画素ご
とに構成され、染め分けられている。すなわち、カラー
フィルタFILは、画素と同様に、隣接する2本の走査信
号線GLと隣接する2本の映像信号線DLとの交差領域内に
構成されている。各画素は、カラーフィルタFILの個々
の所定の色フィルタ内において、複数に分割されてい
る。
The color filter FIL is configured by coloring a dye on a dyed base material formed of a resin material such as an acrylic resin.
The color filter FIL is configured for each pixel at a position facing the pixel and is dyed separately. That is, the color filter FIL is configured in an intersection area between two adjacent scanning signal lines GL and two adjacent video signal lines DL, similarly to the pixel. Each pixel is divided into a plurality of parts in each predetermined color filter of the color filter FIL.

カラーフィルタFILは、次のように設けることができ
る。まず、上部透明ガラス基板SUB2の表面に染色基材を
設け、フオトリソグラフィー技術で赤色フィルタ形成領
域以外の染色基材を除去する。この後、染色基材を赤色
染料で染め、固着処理を施し、赤色フィルタRを設け
る。次に、同様な工程を施すことによって、緑色フィル
タG、青色フィルタBを順次設ける。
The color filter FIL can be provided as follows. First, a dyed base material is provided on the surface of the upper transparent glass substrate SUB2, and the dyed base material other than the red filter forming region is removed by photolithography. Thereafter, the dyed base material is dyed with a red dye, fixed, and a red filter R is provided. Next, a green filter G and a blue filter B are sequentially provided by performing a similar process.

このように、カラーフィルタFILの各色フィルタを各
画素と対向する交差領域内に設けることにより、カラー
フィルタFILの各色フィルタ間に、走査信号線GL、映像
信号線DLのそれぞれが存在するので、それらの存在に相
当する分、各画素とカラーフィルタFILの各色フィルタ
との位置合わせ余裕寸法を確保する(位置合わせマージ
ンを大きくする)ことができる。さらに、カラーフィル
タFILの各色フィルタを設ける際に、異色フィルタ間の
位置合わせ余裕寸法を確保することができる。
Thus, by providing each color filter of the color filter FIL in the intersection area facing each pixel, the scanning signal line GL and the video signal line DL exist between the color filters of the color filter FIL. , It is possible to secure a margin for alignment between each pixel and each color filter of the color filter FIL (enlarge the alignment margin). Further, when each color filter of the color filter FIL is provided, a margin for positioning between different color filters can be secured.

すなわち、この液晶表示装置では、隣接する2本の走
査信号線GLと隣接する2本の映像信号線DLとの交差領域
内に画素を構成し、この画素を複数に分割し、この画素
に対向する位置にカラーフィルタFILの各色フィルタを
設けることにより、上述の点欠陥を低減することができ
るとともに、各画素と各色フィルタとの位置合わせ余裕
寸法を確保することができる。
That is, in this liquid crystal display device, a pixel is formed in an intersection area between two adjacent scanning signal lines GL and two adjacent video signal lines DL, and this pixel is divided into a plurality of pixels, and the pixel is opposed to the pixel. By providing each color filter of the color filter FIL at the position where the color filter FIL is provided, the above-described point defect can be reduced, and the alignment margin between each pixel and each color filter can be secured.

保護膜PSV2は、カラーフィルタFILを異なる色に染め
分けた染料が液晶LCに漏れることを防止するために設け
られている。保護膜PSV2は、例えば、アクリル樹脂、エ
ポキシ樹脂等の透過樹脂材料で形成されている。
The protective film PSV2 is provided to prevent the dye obtained by dyeing the color filter FIL into different colors from leaking into the liquid crystal LC. The protective film PSV2 is formed of, for example, a transparent resin material such as an acrylic resin and an epoxy resin.

この液晶表示装置は、下部透明ガラス基板SUB1側のそ
れぞれの層と、上部透明ガラス基板SUB2側のそれぞれの
層とを別々に設け、その後、下部透明ガラス基板SUB1と
上部透明ガラス基板SUB2とを重ね合わせ、両者間に液晶
LCを封入することによって組み立てられる。
In this liquid crystal display device, each layer on the lower transparent glass substrate SUB1 side and each layer on the upper transparent glass substrate SUB2 side are separately provided, and then the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2 are stacked. Align, liquid crystal between both
Assembled by enclosing LC.

液晶表示部の各画素は、第4図に示すように、走査信
号線GLが延在する方向と同一列方向に複数配置され、画
素列X1,X2,X3,X4,…のそれぞれを構成している。各画素
列X1,X2,X3,X4,…のそれぞれの画素は、薄膜トランジス
タTFT1〜TFT3および透明画素電極ITO1〜ITO3の配置位置
を列単位において同一に構成している。すなわち、画素
列X1,X3,…のそれぞれの画素は、薄膜トランジスタTFT1
〜TFT3の配置位置を左側、透明画素電極ITO1〜ITO3の配
置位置を右側に構成している。画素列X1,X3,…のそれぞ
れの行方向の次段の画素列X2,X4,…のそれぞれの画素
は、画素列X1,X3,…のそれぞれの画素を映像信号線DLに
対して線対称で配置した画素で構成されている。すなわ
ち、画素列X2,X4,…のそれぞれの画素は、薄膜トランジ
スタTFT1〜TFT3の配置位置を右側、透明画素電極ITO1〜
ITO3の配置位置を左側に構成している。そして、画素列
X2,X4,…のそれぞれの画素は、画素列X1,X3,…のそれぞ
れの画素に対し、列方向に半画素間隔移動させて(ずら
して)配置されている。すなわち、画素列Xの各画素間
隔を1.0(1.0ピッチ)とすると、次段の画素列Xは、各
画素間隔を1.0とし、前段の画素列Xに対して列方向に
0.5画素間隔(0.5ピッチ)ずれている。各画素間を行方
向に延在する映像信号線DLは、各画素列X間において、
半画素間隔分(0.5ピッチ分)列方向に延在するように
構成されている。
As shown in FIG. 4, a plurality of pixels of the liquid crystal display section are arranged in the same column direction as the direction in which the scanning signal lines GL extend, and each of the pixels X 1 , X 2 , X 3 , X 4 ,. Make up each. Each pixel column X 1, X 2, X 3 , X 4, ... each pixel of constitute the same in each column of the position of the thin film transistor TFT1~TFT3 and the transparent pixel electrode ITO1~ITO3. That is, each pixel in the pixel rows X 1 , X 3 ,.
To TFT3 are arranged on the left side, and the arrangement positions of the transparent pixel electrodes ITO1 to ITO3 are arranged on the right side. Pixel column X 1, X 3, ... of the next stage pixel columns in each row direction X 2, X 4, ... Each of the pixels of the pixel column X 1, X 3, ... video signal lines each pixel of It is composed of pixels arranged in line symmetry with respect to DL. That is, the respective pixels of the pixel columns X 2 , X 4 ,.
The position of ITO3 is configured on the left side. And the pixel column
Each of the pixels X 2 , X 4 ,... Is arranged (shifted) by a half pixel interval in the column direction with respect to each pixel of the pixel columns X 1 , X 3 ,. That is, assuming that each pixel interval of the pixel row X is 1.0 (1.0 pitch), the pixel row X of the next stage has each pixel interval of 1.0, and is arranged in the column direction with respect to the preceding pixel row X.
It is shifted by 0.5 pixel interval (0.5 pitch). The video signal lines DL extending in the row direction between the pixels are provided between the pixel columns X.
It is configured to extend in the column direction for a half pixel interval (0.5 pitch).

このように液晶表示部において、薄膜トランジスタTF
Tおよび透明画素電極ITOの配置位置が同一である画素を
列方向に複数配置して画素列Xを構成し、画素列Xの次
段の画素列Xを、前段の画素列Xの画素を映像信号線DL
に対して線対称で配置した画素で構成し、次段の画素列
を前段の画素列に対して半画素間隔移動させて構成する
ことにより、第8図(画素とカラーフィルタとを重ね合
わせた状態における要部平面図)で示すように、前段の
画素列Xの所定の色フィルタが設けられた画素(例え
ば、画素列X3の赤色フィルタRが設けられた画素)と次
段の画素列Xの同一色フィルタが設けられた画素(例え
ば、画素列X4の赤色フィルタRが設けられた画素)とを
1.5画素間隔(1.5ピッチ)離隔することができる。すな
わち、前段の画素列Xの画素は、最も近傍の次段の画素
列の同一色フィルタが設けられた画素と常時1.5画素間
隔分離隔するように構成されており、カラーフィルタFI
LはGRBの三角形配置構造を構成している。カラーフィル
タFILのRGBの三角形配置構造は、各色の混色を良くする
ことができるので、、カラー画像の解像度を向上するこ
とができる。
Thus, in the liquid crystal display, the thin film transistor TF
A plurality of pixels having the same arrangement position of T and the transparent pixel electrode ITO are arranged in the column direction to form a pixel column X, and the next pixel column X of the pixel column X and the pixels of the previous pixel column X are imaged. Signal line DL
FIG. 8 (a pixel and a color filter are superimposed on each other) by constructing a pixel array that is arranged line-symmetrically to as shown by the fragmentary plan view) in the state, the pixels of a predetermined color filter of the preceding pixel row X is provided (e.g., pixels red filter R of the pixel column X 3 is provided) and next pixel column pixels to which the same color filter is provided in the X (e.g., pixel provided red filters R pixel column X 4) and
It can be separated by 1.5 pixel intervals (1.5 pitch). That is, the pixels of the preceding pixel row X are configured to be always separated by 1.5 pixel intervals from the pixels of the nearest next pixel row provided with the same color filter.
L constitutes a GRB triangular arrangement. The RGB triangular arrangement structure of the color filter FIL can improve the color mixture of each color, so that the resolution of a color image can be improved.

また、映像信号線DLは、各画素列X間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線DLと交差しなくなる。従って、映像信号線DLの引き
回しを無くし、その占有面積を低減することができ、ま
た、映像信号線DLの迂回を無くし、多層配線構造を廃止
することができる。
In addition, since the video signal lines DL extend in the column direction only by half pixel intervals between the pixel columns X, they do not cross adjacent video signal lines DL. Therefore, the routing of the video signal lines DL can be eliminated, and the occupied area can be reduced. In addition, the bypass of the video signal lines DL can be eliminated, and the multilayer wiring structure can be eliminated.

この液晶表示部の構成を回路的に示すと、第9図(液
晶表示部の等価回路図)に示すようになる。第9図に示
すXiG,Xi+1G,…は、縁色フィルタGが設けられる画素
に接続された映像信号DLである。XiB,Xi+1B,…は、青
色フィルタBが設けられる画素に接続された映像信号線
DLである。Xi+1R,Xi+2Rは,…は、赤色フィルタRが
設けられる画素に接続された映像信号線DLである。これ
らの映像信号線DLは、映像信号駆動回路で選択される。
Yiは第4図および第8図に示す画素列X1を選択する走査
信号線GLである。同様に、Yi+1,Yi+2,…のそれぞれ
は、画素列X2,X3,…のそれぞれを選択する走査信号線GL
である。これらの走査信号線GLは、垂直走査回路に接続
されている。
FIG. 9 (equivalent circuit diagram of the liquid crystal display) shows a circuit configuration of the liquid crystal display. XiG, Xi + 1G,... Shown in FIG. 9 are video signals DL connected to the pixels provided with the edge color filters G. XiB, Xi + 1B,... Are video signal lines connected to the pixels where the blue filter B is provided.
DL. Xi + 1R, Xi + 2R,... Are video signal lines DL connected to the pixels provided with the red filter R. These video signal lines DL are selected by a video signal drive circuit.
Yi is a scanning signal line GL for selecting the pixel column X 1 shown in FIG. 4 and FIG. 8. Similarly, each of Yi + 1, Yi + 2,... Is a scanning signal line GL for selecting each of the pixel columns X 2 , X 3 ,.
It is. These scanning signal lines GL are connected to a vertical scanning circuit.

第3図の中央部は一画素部分の断面を示しているが、
左側は下部透明ガラス基板SUB1および上部透明ガラス基
板SUB2の左側縁部分で外部引出配線の存在する部分の断
面を示している。右側は、透明ガラス基板SUB1およびSU
B2の右側縁部分で外部引出配線の存在しない部分の断面
を示している。
The center part in FIG. 3 shows a cross section of one pixel portion,
The left side shows a cross section of a left edge portion of the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2 where the external lead wiring exists. The right side is a transparent glass substrate SUB1 and SU
The cross section of the right edge portion of B2 where there is no external lead-out wiring is shown.

第3図の左側、右側のそれぞれに示すシール材SLは、
液晶LCを封止するように構成されており、液晶封入口
(図示していない)を除く透明ガラス基板SUB1およびSU
B2の縁周囲全体に沿って設けられている。シール材SL
は、例えばエポキシ樹脂で形成されている。
The sealing material SL shown on each of the left and right sides of FIG.
The transparent glass substrates SUB1 and SU are configured to seal the liquid crystal LC, excluding the liquid crystal filling port (not shown).
It is provided along the entire periphery of the edge of B2. Seal material SL
Is formed of, for example, an epoxy resin.

上部透明ガラス基板SUB2側の共通透明画素電極ITO
は、少なくとも一箇所において、銀ペースト材SILによ
って、下部透明ガラス基板SUB1側に設けられた外部引出
配線に接続されている。この外部引出配線は、上述した
ゲート電極GT、ソース電極SD1、ドレイン電極SD2のそれ
ぞれと同一製造工程で設けられる。
Common transparent pixel electrode ITO on the upper transparent glass substrate SUB2 side
Is connected to an external lead wire provided on the lower transparent glass substrate SUB1 side by a silver paste material SIL in at least one place. This external lead-out wiring is provided in the same manufacturing process as each of the above-described gate electrode GT, source electrode SD1, and drain electrode SD2.

配向間ORI1およびORI2、透明画素電極ITO、共通透明
画素電極ITO、保護膜PSV1およびPSV2、絶縁膜GIのそれ
ぞれの層は、シール材SLの内側に設けられる。偏光板PO
Lは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB
2のそれぞれの外側の表面に設けられている。
Each layer of the alignment layers ORI1 and ORI2, the transparent pixel electrode ITO, the common transparent pixel electrode ITO, the protective films PSV1 and PSV2, and the insulating film GI is provided inside the sealing material SL. Polarizing plate PO
L is lower transparent glass substrate SUB1, upper transparent glass substrate SUB
2 are provided on the outer surface of each.

第10図は本発明を適用すべき他のアクティブ・マトリ
ックス方式のカラー液晶表示の液晶表示部の画素の要部
およびシール部周辺部の断面図、第11図は第10図に示し
た液晶表示装置の液晶表示部の一画素を示す平面図、第
12図は第11図のA−A切断線で切った部分の断面図、第
13図は第11図に示す画素を複数配置した液晶表示部の要
部平面図、第14図〜第16図は第11図に示す画素の所定の
製造工程における要部平面図、第17図は第13図に示す画
素とカラーフィルタとを重ね合わせた状態における要部
平面図である。
FIG. 10 is a cross-sectional view of a main part of a pixel and a peripheral part of a seal part of a liquid crystal display part of another active matrix type color liquid crystal display to which the present invention is applied, and FIG. 11 is a liquid crystal display shown in FIG. Plan view showing one pixel of a liquid crystal display portion of the device,
FIG. 12 is a cross-sectional view taken along the line AA of FIG. 11, and FIG.
13 is a plan view of a main part of a liquid crystal display unit in which a plurality of pixels shown in FIG. 11 are arranged, FIGS. 14 to 16 are plan views of a main part in a predetermined manufacturing process of the pixel shown in FIG. 11, and FIG. FIG. 14 is a plan view of relevant parts in a state where the pixel and the color filter shown in FIG. 13 are superimposed.

この液晶表示装置においては、液状表示部の各画素の
開口率を向上することができるとともに、液晶にかかる
直流成分を小さくし、液晶表示部の点欠陥を低減し、か
つ黒むらを低減することができる。
In this liquid crystal display device, it is possible to improve the aperture ratio of each pixel of the liquid display unit, reduce the DC component applied to the liquid crystal, reduce point defects in the liquid crystal display unit, and reduce black unevenness. Can be.

本実施例の液晶表示装置は、第10図に示すように、シ
ール材SLと透明ガラス基板SUB2との間に、例えばスパッ
タ法により形成されたCr等から成る遮光用金属膜MFが該
基板SUB2と接して設けられ、その上に保護膜PSV2が設け
られ、かつ、この金属膜MFの外側端部がカラーフィルタ
FIL(青色フィルタB)および保護膜PSV2で覆われてい
る。
As shown in FIG. 10, in the liquid crystal display device of the present embodiment, a light-shielding metal film MF made of, for example, Cr formed by a sputtering method is provided between the sealing material SL and the transparent glass substrate SUB2. The protective film PSV2 is provided thereon, and the outer end of the metal film MF is provided with a color filter.
It is covered with FIL (blue filter B) and protective film PSV2.

このように、本実施例の液晶表示装置では、透明ガラ
ス基板SUB2のシール材SLとの間に、該透明ガラス基板SU
B2と接触する金属膜MFを設けてシール部の遮光を行な
う。金属膜と透明ガラス基板との密着性は良いので、従
来生じたようなシール部の剥がれ(第2の透明ガラス基
板SUB2とシール材SLとの剥離)を防止することができ
る。
As described above, in the liquid crystal display device of the present embodiment, the transparent glass substrate SU2 is disposed between the transparent glass substrate SUB2 and the sealing material SL.
A metal film MF in contact with B2 is provided to shield the seal portion from light. Since the adhesion between the metal film and the transparent glass substrate is good, peeling of the seal portion (separation between the second transparent glass substrate SUB2 and the sealing material SL) which occurs conventionally can be prevented.

また、金属膜MFの外側端部はカラーフィルタFILによ
って覆われているので、金属膜への水分の付着に起因す
るショート、電食、断線等を防止することができる。な
お、保護膜PSV2は非常に薄く、付着水分にる悪影響防止
効果が十分でないので、厚さの厚いカラーフィルタFIL
で金属膜MFの外側端部を覆うことによって付着水分によ
る悪影響を効果的に防止することができる。本実施例で
は、金属膜MFの外側端部を覆うカラーフィルタFILとし
て青色フィルタBを用いている。カラーフィルタの厚さ
は赤色フィルタR、縁色フィルタG、青色フィルタBの
順に厚くなる。これは赤色、縁色、青色の順で染料の分
子が大きいためである。本実施例では、厚さの一番厚い
青色フィルタBを用いているので、金属膜MFの外側端部
を覆って保護する効果が大きい。また、青色フィルタB
は明度が3色の中で一番低いので、シール部端部の遮光
の面でも望ましい。
Further, since the outer end of the metal film MF is covered with the color filter FIL, it is possible to prevent short-circuit, electrolytic corrosion, disconnection, and the like due to adhesion of moisture to the metal film. Note that the protective film PSV2 is very thin and does not have a sufficient effect of preventing the adverse effect on attached moisture.
By covering the outer end of the metal film MF with, it is possible to effectively prevent the adverse effect of the attached moisture. In this embodiment, a blue filter B is used as a color filter FIL that covers the outer end of the metal film MF. The thickness of the color filter increases in the order of the red filter R, the edge color filter G, and the blue filter B. This is because the dye molecules are larger in the order of red, border color, and blue. In this embodiment, since the thickest blue filter B is used, the effect of covering and protecting the outer end of the metal film MF is great. Blue filter B
Since lightness is the lowest among the three colors, it is also desirable in terms of light shielding at the end of the seal portion.

さらに、遮光膜である金属膜MFは、従来の遮光膜であ
るカラーフィルタより厚さを薄く設けることができるの
で、基板間ギャップ(SUB1とSUB2との間のギャップ)の
制御がしやすい。
Further, the metal film MF as the light-shielding film can be provided with a smaller thickness than the color filter as the conventional light-shielding film, so that the gap between the substrates (the gap between SUB1 and SUB2) can be easily controlled.

この液晶表示装置は、第11図に示すように、液晶表示
部の各画素内のi型半導体層ASが薄膜トランジスタTFT1
〜TFT3ごとに分割して構成されている。すなわち、一画
素内で複数に分割された薄膜トランジスタTFT1〜TFT3の
それぞれは、独立したi型半導体層ASの島領域で構成さ
れている。
In this liquid crystal display device, as shown in FIG. 11, an i-type semiconductor layer AS in each pixel of a liquid crystal display portion is formed by a thin film transistor TFT1.
To TFT3. That is, each of the thin film transistors TFT1 to TFT3 divided into a plurality of pixels in one pixel is formed of an independent island region of the i-type semiconductor layer AS.

また、薄膜トランジスタTFT1〜TFT3のそれぞれに接続
される透明画素電極ITO1〜ITO3のそれぞれは、薄膜トラ
ンジスタTFT1〜TFT3と接続される辺と反対側の辺におい
て、行方向の次段の走査信号線GLと重ね合わされてい
る。この重ね合わせは、透明画素電極ITO1〜ITO3のそれ
ぞれを一方の電極とし、次段の走査信号線GLを他方の電
極とする保持容量素子(静電容量素子)Caddを構成す
る。この保持容量素子Caddの誘電体膜は、薄膜トランジ
スタTFTのゲート絶縁膜として使用される絶縁膜GIと同
一層で構成されている。
In addition, each of the transparent pixel electrodes ITO1 to ITO3 connected to each of the thin film transistors TFT1 to TFT3 overlaps the next-stage scanning signal line GL in the row direction on the side opposite to the side connected to the thin film transistors TFT1 to TFT3. Have been. This superimposition constitutes a storage capacitance element (capacitance element) Cadd in which each of the transparent pixel electrodes ITO1 to ITO3 is used as one electrode, and the next-stage scanning signal line GL is used as the other electrode. The dielectric film of the storage capacitor Cadd is formed of the same layer as the insulating film GI used as the gate insulating film of the thin film transistor TFT.

ゲート電極GTは、第2図等に示した液晶表示装置と同
様、i型半導体層ASより大き目に設けられるが、この液
晶表示装置では薄膜トランジスタTFT1〜TFT3が独立した
i型半導体層ASごとに設けられているため、各薄膜トラ
ンジスタTFTごとに大き目のパターンが設けられてい
る。
The gate electrode GT is provided larger than the i-type semiconductor layer AS, similarly to the liquid crystal display device shown in FIG. 2 and the like. In this liquid crystal display device, the thin film transistors TFT1 to TFT3 are provided for each independent i-type semiconductor layer AS. Therefore, a large pattern is provided for each thin film transistor TFT.

また、上部透明ガラス基板SUB2の走査信号線GL、映像
信号線DL、薄膜トランジスタTFTに対応する部分にブラ
ックマトリックスパターンBMが設けられているから、画
素の輪郭が明瞭になるので、コントラストが向上すると
ともに、外部の自然光が薄膜トランジスタTFTに当たる
のを防止することができる。
In addition, since the black matrix pattern BM is provided in a portion corresponding to the scanning signal line GL, the video signal line DL, and the thin film transistor TFT of the upper transparent glass substrate SUB2, the contour of the pixel becomes clear, so that the contrast is improved. In addition, it is possible to prevent external natural light from hitting the thin film transistor TFT.

第11図に示される画素の等価回路を第18図に示す。第
18図において、上述と同様に、Cgsは薄膜トランジスタT
FTのゲート電極GTおよびソース電極SD1で形成される重
ね合わせ容量である。重ね合わせ容量Cgsの誘電体膜は
絶縁膜GIである。Cpixは透明画素電極ITO(PIX)および
共通透明画素電極ITO(COM)間で形成される液晶容量で
ある。液晶容量Cpixの誘電体膜は液晶LC、保護膜PSV1お
よび配向膜ORI1、ORI2である。なお、Vlcは中点電位で
ある。
FIG. 18 shows an equivalent circuit of the pixel shown in FIG. No.
In FIG. 18, Cgs is the thin film transistor T, as described above.
This is an overlap capacitance formed by the gate electrode GT and the source electrode SD1 of the FT. The dielectric film of the overlap capacitance Cgs is the insulating film GI. Cpix is a liquid crystal capacitance formed between the transparent pixel electrode ITO (PIX) and the common transparent pixel electrode ITO (COM). The dielectric films of the liquid crystal capacitor Cpix are the liquid crystal LC, the protective film PSV1, and the alignment films ORI1, ORI2. Vlc is a midpoint potential.

保持容量素子Caddは、薄膜トランジスタTFTがスイッ
チングするとき、中点電位(画素電極電位)Vlcに対す
るゲート電位変化ΔVgの影響を低減するように働く。こ
の様子を式で表すと次式となる。
When the thin film transistor TFT switches, the storage capacitance element Cadd functions to reduce the influence of the gate potential change ΔVg on the midpoint potential (pixel electrode potential) Vlc. This situation is represented by the following equation.

ΔVlc={(Cgs/(Cgs+Cadd+Opix)}×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わ
す。この変化分ΔVlcは液晶に加わる直流成分の原因と
なるが、保持容量素子Caddの保持容量を大きくすればす
る程、その値を小さくすることができる。また、保持容
量素子Caddは放電時間を長くする作用もあり、薄膜トラ
ンジスタTFTがオフした後の映像情報を長く蓄積する。
液晶LCに印加される直流成分の低減は、液晶LCの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
ΔVlc = {(Cgs / (Cgs + Cadd + Opix)} × ΔVg Here, ΔVlc represents a change in the midpoint potential due to ΔVg, and this change ΔVlc causes a DC component applied to the liquid crystal. As the capacitance is increased, the value can be decreased, and the storage capacitance element Cadd also has an effect of extending the discharge time, and accumulates video information after the thin film transistor TFT is turned off for a long time.
The reduction of the DC component applied to the liquid crystal LC improves the life of the liquid crystal LC, and can reduce so-called burn-in in which the previous image remains when the liquid crystal display screen is switched.

上述したように、ゲート電極GTは半導体層ASを完全に
覆うように大きく設けられている分、ソース・ドレイン
電極SD1、SD2とのオーバラップ面積が増え、従って、寄
生容量Cgsが大きくなり中点電位Vlcはゲート(走査)信
号Vgの影響を受け易くなるという逆効果が生じる。しか
し、保持容量素子Caddを設けることによりこのデメリッ
トも解消することができる。
As described above, since the gate electrode GT is provided so as to completely cover the semiconductor layer AS, the overlapping area with the source / drain electrodes SD1 and SD2 increases, and therefore the parasitic capacitance Cgs increases and the midpoint increases. The potential Vlc has an adverse effect of being easily affected by the gate (scan) signal Vg. However, this disadvantage can be eliminated by providing the storage capacitor Cadd.

また、2本の走査信号線GLと2本の映像信号線Dlとの
交差領域内に画素を有する液晶表示装置において、上記
2本の走査信号線GLのうちの一方の走査信号線GLで選択
される画素の薄膜トランジスタTFTを複数に分割し、こ
の分割された薄膜トランジスタTFT1〜TFT3のそれぞれに
透明画素電極ITOを複数に分割したITO1〜ITO3をそれぞ
れ接続し、この分割された透明画素電極ITO1〜ITO3のそ
れぞれにこの画素電極ITOを一方の電極とし、上記2本
の走査信号線GLのうちの他方の走査信号線GLを容量電極
線として用いて他方の電極とする保持容量素子Caddを構
成することにより、上述のように、画素の分割された一
部分が点欠陥になるだけで、画素の全体としては点欠陥
でなくなるので、画素の点欠陥を低減することができる
とともに、保持容量素子Caddで液晶LCに加わる直流成分
を低減することができるので、液晶LCの寿命を向上する
ことができる。特に、画素を分割することにより、薄膜
トランジスタTFTのゲート電極GTとソース電極SD1または
ドレイン電極SD2との短絡に起因する点欠陥を低減する
ことができるとともに、透明画素電極ITO1〜ITO3のそれ
ぞれと保持容量素子Caddの他方の電極(容量電極線)と
の短絡に起因する点欠陥を低減することができる。後者
側の点欠陥はこの液晶表示装置の場合、3分の1にな
る。この結果、上記画素の分割された一部の点欠陥は、
画素の全体の面積に比べて小さいので、上記点欠陥を見
にくくすることができる。
Further, in a liquid crystal display device having pixels in the intersection area between two scanning signal lines GL and two video signal lines Dl, one of the two scanning signal lines GL selects one of the two scanning signal lines GL. The thin film transistor TFT of the pixel to be divided into a plurality of TFTs, and the divided thin film transistors TFT1 to TFT3 are connected to ITO1 to ITO3 obtained by dividing the transparent pixel electrode ITO into a plurality, respectively, and the divided transparent pixel electrodes ITO1 to ITO3 are respectively connected. Each of which has the pixel electrode ITO as one electrode and the other scanning signal line GL of the two scanning signal lines GL as a capacitor electrode line to constitute a storage capacitor Cadd as the other electrode. Accordingly, as described above, only a part of the divided pixel becomes a point defect, and the pixel as a whole is not a point defect.Therefore, the point defect of the pixel can be reduced, and the liquid crystal is stored in the storage capacitor Cadd. Join LC Since the DC component can be reduced, the life of the liquid crystal LC can be improved. In particular, by dividing the pixels, it is possible to reduce point defects caused by a short circuit between the gate electrode GT of the thin film transistor TFT and the source electrode SD1 or the drain electrode SD2, and to reduce the storage capacitance with each of the transparent pixel electrodes ITO1 to ITO3. Point defects caused by a short circuit with the other electrode (capacitor electrode line) of the element Cadd can be reduced. The point defect on the latter side is reduced to one third in the case of this liquid crystal display device. As a result, some of the divided point defects of the pixel are:
Since the area is smaller than the entire area of the pixel, the point defect can be made difficult to see.

保持容量素子Caddの保持容量は、画素の書き込み特性
から、液晶容量Cpixに対して4〜8倍(4・Cpix<Cadd
<8・Cpix)、重ね合わせ容量Cgsに対して8〜32倍
(8・Cgs<Cadd<32・Cgs)程度の値に設定する。
The storage capacitance of the storage capacitance element Cadd is 4 to 8 times the liquid crystal capacitance Cpix (4 · Cpix <Cadd) due to the writing characteristics of the pixel.
<8 · Cpix), which is set to a value of about 8 to 32 times (8 · Cgs <Cadd <32 · Cgs) the overlapping capacity Cgs.

また、走査信号線GLを第1導電膜(Cr膜)g1に第2導
電膜(Al膜)g2を重ね合わせた複合膜で構成し、保持容
量素子Caddの他方の電極、すなわち容量電極線の分岐さ
れた部分を上記複合膜のうちの一層の第1導電膜g1から
なる単層膜で構成することにより、走査信号線GLの抵抗
値を低減し、書き込み特性を向上することができるとと
もに、保持容量素子Caddの他方の電極に基づく段差部に
沿って確実に保持容量素子Caddの一方の電極(透明画素
電極ITO)を絶縁膜GI上に接着させることができるの
で、保持容量素子Caddの一方の電極の断線を低減するこ
とができる。
Further, the scanning signal line GL is formed of a composite film in which the second conductive film (Al film) g2 is superposed on the first conductive film (Cr film) g1, and the other electrode of the storage capacitor element Cadd, that is, the capacitor electrode line By forming the branched portion with a single-layer film made of one of the first conductive films g1 of the composite film, the resistance value of the scanning signal line GL can be reduced, and the writing characteristics can be improved. One electrode (transparent pixel electrode ITO) of the storage capacitor Cadd can be securely adhered to the insulating film GI along a stepped portion based on the other electrode of the storage capacitor Cadd. Disconnection of the electrodes can be reduced.

また、保持容量素子Caddの他方の電極を単層の第1導
電膜g1で構成し、Al膜である第2導電膜g2を構成しない
ことにより、Al膜のヒロックによる保持容量素子Caddの
他方の電極と一方の電極との短絡を防止することができ
る。
Further, the other electrode of the storage capacitor Cadd is formed of a single-layer first conductive film g1 and the second conductive film g2 of the Al film is not formed, so that the other electrode of the storage capacitor Cadd due to the hillock of the Al film is formed. A short circuit between the electrode and one of the electrodes can be prevented.

保持容量素子Caddを構成するために重ね合される透明
画素電極IT1O〜ITO3のそれぞれと容量電極線の分岐され
た部分との間の一部には、ソース電極SD1と同様に、分
岐された部分の段差形状を乗り越える際に透明画素電極
ITOが断線しないように、第1導電膜d1および第2導電
膜d2で構成された島領域が設けられている。この島領域
は、透明画素電極ITOの面積(開口率)を低下しないよ
うに、できる限り小さく構成する。
As in the case of the source electrode SD1, a branched portion is formed between each of the transparent pixel electrodes IT1O to ITO3, which are overlapped to form the storage capacitor Cadd, and the branched portion of the capacitor electrode line. Transparent pixel electrode when overcoming the step shape of
An island region composed of the first conductive film d1 and the second conductive film d2 is provided so that the ITO is not disconnected. This island region is configured as small as possible so as not to reduce the area (opening ratio) of the transparent pixel electrode ITO.

このように、保持容量素子Caddの一方の電極とその誘
電体膜として使用できる絶縁膜GIとの間に、第1導電膜
d1とその上に設けられた第1導電膜d1に比べて比抵抗値
が小さく、かつ寸法が小さい第2導電膜d2とで設けられ
た下地層を構成し、上記一方の電極(第3導電膜d3)を
上記下地層の第2導電膜d2から露出する第1導電膜d1に
接続することにより、保持容量素子Caddの他方の電極に
基づく段差部に沿って確実に保持容量素子Caddの一方の
電極を接着させることができるので、保持容量素子Cadd
の一方の電極の断線を低減することができる。
As described above, the first conductive film is provided between one electrode of the storage capacitor Cadd and the insulating film GI that can be used as the dielectric film.
d1 and a second conductive film d2 having a smaller specific resistance and a smaller size than the first conductive film d1 provided thereon constitute an underlayer provided with the one electrode (third conductive film). By connecting the film d3) to the first conductive film d1 exposed from the second conductive film d2 of the base layer, one side of the storage capacitor Cadd can be surely formed along a step portion based on the other electrode of the storage capacitor Cadd. Electrodes can be bonded, so the storage capacitor Cadd
Disconnection of one of the electrodes can be reduced.

画素の透明画素電極ITOに保持容量素子Caddを設けた
液晶表示装置の液晶表示部は、第20図(液晶表示部を示
す等価回路図)に示すように構成されている。液晶表示
部は、画素、走査信号線GLおよび映像信号線DLを含む単
位基本パターンの繰り返しで構成されている。容量電極
線として使用される最終段の走査信号線GL(または初段
の走査信号線GL)は、第20図に示すように、共通透明画
素電極(Vcom)ITOに接続される。共通透明画素電極ITO
は、第3図に示すように、液晶表示装置の周縁部におい
て銀ペースト材SLによって外部引出配線に接続されてい
る。しかも、この外部引出配線の一部の導電層(g1およ
びg2)は走査信号線GLと同一製造工程で構成されてい
る。この結果、最終段の走査信号線GL(容量電極線)
は、共通透明画素電極ITOに簡単に接続することができ
る。
The liquid crystal display unit of the liquid crystal display device in which the storage capacitor Cadd is provided on the transparent pixel electrode ITO of the pixel is configured as shown in FIG. 20 (an equivalent circuit diagram showing the liquid crystal display unit). The liquid crystal display section is configured by repeating a unit basic pattern including pixels, scanning signal lines GL, and video signal lines DL. The final scanning signal line GL (or the first scanning signal line GL) used as a capacitor electrode line is connected to a common transparent pixel electrode (Vcom) ITO as shown in FIG. Common transparent pixel electrode ITO
As shown in FIG. 3, is connected to an external lead-out wiring by a silver paste material SL at a peripheral portion of the liquid crystal display device. In addition, some of the conductive layers (g1 and g2) of the external lead wiring are formed in the same manufacturing process as the scanning signal line GL. As a result, the final scanning signal line GL (capacitance electrode line)
Can be easily connected to the common transparent pixel electrode ITO.

このように、容量電極線の最終段を画素の共通透明画
素電極(Vcom)ITOに接続することにより、最終段の容
量電極線は外部引出配線の一部の導電層と一体に構成す
ることができ、しかも共通透明画素電極ITOはこの外部
引出配線に接続されているので、簡単な構成最終段の容
量電極線を共通透明画素電極ITOに接続することができ
る。
In this way, by connecting the last stage of the capacitor electrode line to the common transparent pixel electrode (Vcom) ITO of the pixel, the last stage capacitor electrode line can be integrally formed with a part of the conductive layer of the external lead-out line. In addition, since the common transparent pixel electrode ITO is connected to the external lead-out line, the capacitor electrode line of the final stage of the simple configuration can be connected to the common transparent pixel electrode ITO.

また、液晶表示装置は、特願昭62−95125号に記載さ
れる直流相殺方式(DCキャンセル方式)に基づき、第19
図(タイムチャート)に示すように、走査信号線DLの駆
動電圧を制御することによって、さらに液晶LCに加わる
直流成分を低減することができる。第19図において、Vi
は任意の走査信号線GLの駆動電圧、Vi+1はその次段の
走査信号線GLの駆動電圧である。Veeは走査信号線GLに
印加されるロウレベルの駆動電圧Vd min、Vddは走査信
号線GLに印加されるハイレベルの駆動電圧Vd maxであ
る。各時刻t=t1〜t4における中点電位Vlc(第18図参
照)の電圧変化分ΔV1〜ΔV4は、画素の合計の容量(Cg
s+Cpix+Cadd)をCとすると、次式のようになる。
The liquid crystal display device is based on a direct current canceling method (a DC canceling method) described in Japanese Patent Application No. 62-95125.
As shown in the figure (time chart), by controlling the driving voltage of the scanning signal line DL, the DC component applied to the liquid crystal LC can be further reduced. In FIG.
Is the drive voltage of an arbitrary scan signal line GL, and Vi + 1 is the drive voltage of the next-stage scan signal line GL. Vee is a low-level driving voltage Vd min applied to the scanning signal line GL, and Vdd is a high-level driving voltage Vd max applied to the scanning signal line GL. The voltage change ΔV 1 to ΔV 4 of the midpoint potential Vlc (see FIG. 18) at each time t = t 1 to t 4 is the total capacitance (Cg) of the pixel.
If s + Cpix + Cadd) is C, the following equation is obtained.

ΔV1=−(Cgs/C)・V2 ΔV2=+(Cgs/C)・(V1+V2) −(Cadd/C)・V2 ΔV3=−(Cgs/C)・V1 +(Cadd/C)・(V1+V2) ΔV4=−(Cadd/C)・V1 ここで、走査信号線GLに印加される駆動電圧が充分あ
れば(下記[注]参照)、液晶LCに加わる直流電圧は、
次式で表される。
ΔV 1 = − (Cgs / C) · V2 ΔV 2 = + (Cgs / C) · (V1 + V2) − (Cadd / C) · V2 ΔV 3 = − (Cgs / C) · V1 + (Cadd / C) · (V1 + V2) ΔV 4 = − (Cadd / C) · V1 Here, if the drive voltage applied to the scanning signal line GL is sufficient (see [Note] below), the DC voltage applied to the liquid crystal LC is:
It is expressed by the following equation.

ΔV3+ΔV4=(Cadd・V2−Cgs・V1)/C このため、Cadd・V2=Cgs・V1とすると、液晶LCに加
わる直流電圧は0になる。
ΔV 3 + ΔV 4 = (Cadd · V2−Cgs · V1) / C Therefore, if Cadd · V2 = Cgs · V1, the DC voltage applied to the liquid crystal LC becomes zero.

[注]時刻t1、t2で走査線Viの変化分が中点電位Vlcに
影響を及ぼすが、t2〜t3の期間に中点電位Vlcは信号線X
iを通じて映像信号電位と同じ電位にされる(映像信号
の十分な書き込み)。液晶LCにかかる電位は薄膜トラン
ジスタTFTがオフした直後の電位でほぼ決定される(薄
膜トランジスタTFTのオフ期間がオン期間より圧倒的に
長い)。従って、液晶LCにかかる直流分の計算は、期間
t1〜t3はほぼ無視でき、薄膜トランジスタTFTがオフ直
後の電位、すなわち時刻t3、t4における過渡時の影響を
考えればよい。なお、映像信号Viはフレームごと、ある
いはラインごとに極性が反転し、映像信号そのものによ
る直流分は0とされている。
Note: the time t 1, the variation of the scanning line Vi at t 2 is affects the mid-point potential Vlc, mid-point potential Vlc during the period t 2 ~t 3 signal line X
The potential is set to the same as the video signal potential through i (sufficient writing of the video signal). The potential applied to the liquid crystal LC is almost determined by the potential immediately after the thin film transistor TFT is turned off (the off period of the thin film transistor TFT is much longer than the on period). Therefore, the calculation of the DC component applied to the liquid crystal LC
t 1 to t 3 can be almost neglected, and it is sufficient to consider the potential immediately after the thin film transistor TFT is turned off, that is, the influence of the transition at times t 3 and t 4 . Note that the polarity of the video signal Vi is inverted for each frame or for each line, and the DC component due to the video signal itself is set to zero.

すなわち、直流相殺方式は、重ね合わせ容量Cgsによ
る中点電位Vlcの引き込みによる低下分を、保持容量素
子Caddおよび次段の走査信号線GL(容量電極線)に印加
される駆動電圧によって押し上げ、液晶LCに加わる直流
成分を極めて小さくすることができる。この結果、液晶
表示装置は液晶LCの寿命を向上することができる。もち
ろん、遮光効果を上げるためにゲート電極GTを大きくし
た場合、それに伴って保持容量素子Caddの保持容量を大
きくすればよい。
That is, in the direct current canceling method, the drop due to the pull-in of the midpoint potential Vlc due to the superposition capacitance Cgs is pushed up by the drive voltage applied to the storage capacitance element Cadd and the next-stage scanning signal line GL (capacitance electrode line), The DC component applied to the LC can be made extremely small. As a result, the liquid crystal display device can improve the life of the liquid crystal LC. Of course, when the gate electrode GT is increased in order to increase the light blocking effect, the storage capacitance of the storage capacitor Cadd may be increased accordingly.

この直流相殺方式は、第21図(液晶表示部を示す等価
回路図)で示すように、初段の走査信号線GL(または容
量電極線)を最終段の容量電極線(または走査信号線G
L)に接続することによって採用することができる。第2
1図には便宜上4本の走査信号線GLしか記載されていな
いが、実際には数百程度の走査信号線GLが配置されてい
る。初段の走査信号線GLと最終段の容量電極線との接続
は、液晶表示部内の内部配線あるいは外部引出配線によ
って行なう。
As shown in FIG. 21 (equivalent circuit diagram showing a liquid crystal display unit), this direct current canceling method uses a first stage scanning signal line GL (or capacitance electrode line) and a last stage capacitance electrode line (or scanning signal line G).
L) can be adopted by connecting. No. 2
Although only four scanning signal lines GL are shown in FIG. 1 for convenience, about several hundred scanning signal lines GL are actually arranged. The connection between the first-stage scanning signal line GL and the last-stage capacitor electrode line is performed by an internal wiring or an external lead-out wiring in the liquid crystal display unit.

このように、液晶表示装置は、初段の走査信号線GLを
最終段の容量電極線に接続することにより、走査信号線
GLおよび容量電極線のすべてを垂直走査回路に接続する
ことができるので、直流相殺方式(DCキャンセル方式)
を採用することができる。この結果、液晶LCに加わる直
流成分を低減することができるので、液晶LCの寿命を向
上することができる。
As described above, the liquid crystal display device connects the first-stage scanning signal line GL to the last-stage capacitance electrode line, thereby forming the scanning signal line GL.
All GL and capacitance electrode lines can be connected to the vertical scanning circuit, so DC cancellation method (DC cancellation method)
Can be adopted. As a result, the DC component applied to the liquid crystal LC can be reduced, so that the life of the liquid crystal LC can be improved.

以上、本発明を上記実施例に基づき具体的に説明した
が、本発明は上記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において種々変更可能であるこ
とはもちろんである。
As described above, the present invention has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and it is needless to say that various changes can be made without departing from the gist of the present invention.

例えば、遮光用金属膜MF上あるいは金属膜MFの外側端
部を覆うカラーフィルタ上の保護膜PSVは削除してもよ
い。上記実施例では金属膜M4の外側端部を覆うのに青色
フィルタBを用いたが、その他の色のフィルタや黒色フ
ィルタ等を用いてもよい。また、本発明の液晶表示装置
では、バックライトを第1の透明ガラス基板側あるいは
第2の透明ガラス基板側に設ける場合のどちらにも有効
である。
For example, the protective film PSV on the light shielding metal film MF or on the color filter covering the outer end of the metal film MF may be deleted. In the above embodiment, the blue filter B is used to cover the outer end of the metal film M4, but a filter of another color, a black filter, or the like may be used. Further, the liquid crystal display device of the present invention is effective in both cases where the backlight is provided on the first transparent glass substrate side or the second transparent glass substrate side.

また、本発明は液晶表示部の各画素を2分割あるいは
4分割した液晶表示装置に適用することができる。ただ
し、画素の分割数がまあり多くなると、開口率が低下す
るので、上述のように、2〜4分割程度が妥当である。
また、画素は分割しなくても、遮光効果は得られる。さ
らに、上述実施例においては、ゲート電極形状→ゲート
絶縁膜形成→半導体形成→ソース・ドレイン電極形成の
逆スタガ構造を示したが、上下関係または作る順番がそ
れと逆のスタガ構造でも本発明は有効である。
Further, the present invention can be applied to a liquid crystal display device in which each pixel of the liquid crystal display section is divided into two or four. However, if the number of pixel divisions increases, the aperture ratio decreases. Therefore, as described above, about two to four divisions are appropriate.
Further, the light-shielding effect can be obtained without dividing the pixel. Further, in the above-described embodiment, the inverted staggered structure of the gate electrode shape → gate insulating film formation → semiconductor formation → source / drain electrode formation is described. It is.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明の液晶表示装置では、シ
ール部を遮光多するのに透明ガラス基板との密着性の良
い金属膜を用いるので、従来生じたようにシール部の剥
がれ(第2の透明ガラス基板とシール材との剥離)を防
止することができる。また、上記金属膜の外側端部はカ
ラーフィルタによって覆われているので、金属膜への水
分の付着に起因するショート、電食、断線等を防止する
ことができる。なお、厚さの厚いカラーフィルタで金属
膜外側端部を覆うので、水分の付着によるこれらの悪影
響を効果的に防止することができる。さらに、本発明の
遮光膜である金属膜は、従来の遮光膜であるカラーフィ
ルタより厚さを薄く設けることができるので、基板間ギ
ャップの制御がしやすい効果もある。従って、本発明に
よれば、製品の信頼性や歩留りを向上させることができ
る。
As described above, in the liquid crystal display device of the present invention, since the metal film having good adhesion to the transparent glass substrate is used for shielding the seal portion from light, the seal portion is peeled off as in the related art (the second case). Separation between the transparent glass substrate and the sealing material) can be prevented. Further, since the outer end of the metal film is covered with the color filter, it is possible to prevent short-circuit, electrolytic corrosion, disconnection, and the like due to adhesion of moisture to the metal film. Since the outer edge of the metal film is covered with a thick color filter, these adverse effects due to the adhesion of moisture can be effectively prevented. Further, since the metal film as the light-shielding film of the present invention can be provided with a smaller thickness than the color filter as the conventional light-shielding film, there is an effect that the gap between the substrates can be easily controlled. Therefore, according to the present invention, it is possible to improve product reliability and yield.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)は、本発明の液晶表示装置の構成の一例を
示す要部概略断面図、第1図(B)は、本発明の液晶表
示装置の構成の一例を説明するための液晶表示部の概略
平面図、第2図は、本発明を適用すべきアクティブ・マ
トリックス方式のカラー液晶表示装置の液晶表示部の一
画素を示す要部平面図、第3図は、第2図のII−II切断
線で切った部分とシール部周辺部の断面図、第4図は、
第2図に示す画素を複数配置した液晶表示部の要部平面
図、第5図〜第7図は、第2図に示す画素の所定の製造
工程における要部平面図、第8図は、第4図に示す画素
とカラーフィルタとを重ね合わせた状態における要部平
面図、第9図は、上記のアクティブ・マトリックス方式
のカラー液晶表示装置の液晶表示部を示す等価回路図、
第10図は、本発明を適用すべき他のアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部の画素の
要部およびシール部周辺部の断面図、第11図は、第10図
に示した液晶表示装置の液晶表示部の一画素を示す平面
図、第12図は、第11図のA−A切断線で切った部分の断
面図、第13図は、第11図に示す画素を複数配置した液晶
表示部の要部平面図、第14図〜第16図は、第11図に示す
画素の所定の製造工程における要部平面図、第17図は、
第13図に示す画素とカラーフィルタとを重ね合わせた状
態における要部平面図、第18図は、第11図に記載される
画素の等価回路図、第19図は、直流相殺方式による走査
信号線の駆動電圧を示すタイムチャート、第20図、第21
図は、それぞれ第13図に示したアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部を示す等価回
路図である。 SUB1……第1の透明ガラス基板 SUB2……第2の透明ガラス基板 SL……シール材 FIL……カラーフィルタ B……青色フィルタ MF……遮光用金属膜 E……金属膜の外側端部 PSV……保護膜 ITO……画素電極 LC……液晶 SE……液晶封入口
FIG. 1A is a schematic cross-sectional view of an essential part showing an example of the configuration of the liquid crystal display device of the present invention, and FIG. 1B is a liquid crystal for explaining an example of the configuration of the liquid crystal display device of the present invention. FIG. 2 is a schematic plan view of a display portion, FIG. 2 is a plan view of a main portion showing one pixel of a liquid crystal display portion of an active matrix type color liquid crystal display device to which the present invention is applied, and FIG. FIG. 4 is a cross-sectional view of a portion cut along the II-II cutting line and a peripheral portion of the seal portion.
FIG. 5 is a plan view of a main part of a liquid crystal display unit in which a plurality of pixels shown in FIG. 2 are arranged, FIGS. 5 to 7 are plan views of main parts in a predetermined manufacturing process of the pixel shown in FIG. 2, and FIG. FIG. 9 is a plan view of a main part in a state where the pixel and the color filter shown in FIG. 4 are superimposed. FIG. 9 is an equivalent circuit diagram showing a liquid crystal display unit of the active matrix type color liquid crystal display device.
FIG. 10 is a cross-sectional view of a main part of a pixel of a liquid crystal display portion and a peripheral portion of a seal portion of another active matrix type color liquid crystal display device to which the present invention is applied, and FIG. FIG. 12 is a plan view showing one pixel of a liquid crystal display portion of the liquid crystal display device, FIG. 12 is a cross-sectional view taken along a line AA in FIG. 11, and FIG. FIG. 14 is a plan view of a main part of a plurality of liquid crystal display units, FIGS. 14 to 16 are plan views of a main part in a predetermined manufacturing process of the pixel shown in FIG. 11, and FIG.
FIG. 18 is a plan view of a main part in a state where the pixel and the color filter shown in FIG. 13 are superimposed, FIG. 18 is an equivalent circuit diagram of the pixel described in FIG. 11, and FIG. Time chart showing the drive voltage of the line, FIG. 20, FIG.
The figure is an equivalent circuit diagram showing a liquid crystal display section of the active matrix type color liquid crystal display device shown in FIG. SUB1 First transparent glass substrate SUB2 Second transparent glass substrate SL Sealing material FIL Color filter B Blue filter MF Shielding metal film E Outer end of metal film PSV ... Protective film ITO ... Pixel electrode LC ... Liquid crystal SE ... Liquid crystal filling port

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の透明ガラス基板と、上記第1の透明
ガラス基板上に設けられた第1の画素電極と、第2の透
明ガラス基板と、上記第2の透明ガラス基板上に設けら
れたカラーフィルタと、上記カラーフィルタ上に設けら
れた保護膜と、上記保護膜上に設けられた第2の画素電
極とを有し、上記第1の透明ガラス基板と上記第2の透
明ガラス基板とは所定の間隔を置いて重ね合わせられ、
両基板の間には液晶が封入され、上記液晶は上記両基板
の周囲の縁部に設けられたシール材によって封止され、
上記シール材と上記第2の透明ガラス基板との間には少
なくとも遮光用金属膜が該基板と接して設けられ、か
つ、上記金属膜の外側端部が少なくとも上記カラーフィ
ルタで覆われていることを特徴とする液晶表示装置。
A first transparent glass substrate; a first pixel electrode provided on the first transparent glass substrate; a second transparent glass substrate; and a second transparent glass substrate provided on the second transparent glass substrate. Color filter, a protective film provided on the color filter, and a second pixel electrode provided on the protective film, the first transparent glass substrate and the second transparent glass It is overlapped with the substrate at a predetermined interval,
A liquid crystal is sealed between the two substrates, and the liquid crystal is sealed by a sealing material provided on an edge around the two substrates,
At least a light-shielding metal film is provided between the sealing material and the second transparent glass substrate in contact with the substrate, and an outer end of the metal film is covered by at least the color filter. A liquid crystal display device characterized by the above-mentioned.
JP1053858A 1989-03-08 1989-03-08 Liquid crystal display Expired - Lifetime JP2741886B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1053858A JP2741886B2 (en) 1989-03-08 1989-03-08 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1053858A JP2741886B2 (en) 1989-03-08 1989-03-08 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH02234122A JPH02234122A (en) 1990-09-17
JP2741886B2 true JP2741886B2 (en) 1998-04-22

Family

ID=12954474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1053858A Expired - Lifetime JP2741886B2 (en) 1989-03-08 1989-03-08 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2741886B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04153626A (en) * 1990-10-18 1992-05-27 Fujitsu Ltd Liquid crystal display panel
JPH0493825U (en) * 1990-12-29 1992-08-14
WO1999035532A1 (en) * 1998-01-09 1999-07-15 Citizen Watch Co., Ltd. Liquid crystal device having leakage current preventive function
WO2001002901A1 (en) * 1999-07-06 2001-01-11 Sanyo Electric Co., Ltd. Liquid crystal display
JP3642304B2 (en) * 2001-08-09 2005-04-27 セイコーエプソン株式会社 Liquid crystal panel, liquid crystal device and electronic device
CN111258127A (en) * 2020-03-16 2020-06-09 Tcl华星光电技术有限公司 Display panel and display device

Also Published As

Publication number Publication date
JPH02234122A (en) 1990-09-17

Similar Documents

Publication Publication Date Title
KR0157300B1 (en) Method for manufacturing a liquid crystal display device with thin-film transistor
JPH0572540A (en) Liquid crystal display device
JP2846351B2 (en) Liquid crystal display
JP2741886B2 (en) Liquid crystal display
JP2741769B2 (en) Liquid crystal display
JP2851310B2 (en) Liquid crystal display
JP2784027B2 (en) Liquid crystal display
JP2803677B2 (en) Liquid crystal display
JP2852073B2 (en) Liquid crystal display
JPH02234127A (en) Liquid crystal display device
JP2791084B2 (en) Liquid crystal display
JP2916456B2 (en) Method for forming terminals of liquid crystal display device
JPH04195022A (en) Liquid crystal display device
JPH0484125A (en) Liquid crystal display device
JP2786871B2 (en) Method for forming terminals of liquid crystal display device
JP3095254B2 (en) Liquid crystal display
JP2938521B2 (en) Liquid crystal display
JP2660532B2 (en) Liquid crystal display
JP2781192B2 (en) Liquid crystal display device and manufacturing method thereof
JP2620241B2 (en) Liquid crystal display
JP2968269B2 (en) Manufacturing method of liquid crystal display device
JP2796283B2 (en) Liquid crystal display
JPH0580320A (en) Liquid crystal display device
JP2625430B2 (en) Liquid crystal display
JPH02244122A (en) Liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 12