JP2739810B2 - 映像信号切替器用制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号切替器用制御
装置に関し、特にテレビスタジオ伝送系で使用される映
像信号切替器用制御装置に関する。

【０００２】

【従来の技術】従来の映像信号切替器用制御装置は、図
２に示すように、インタフェース部２１と、インタフェ
ース部に複数のバスを介して接続された切替器部２２と
を有している。インタフェース部２１は、外部から入力
される第１乃至第Ｎ列の制御データをそれぞれ第１乃至
第Ｎのストローブ信号でラッチするＮ個のラッチ／保持
回路２３と、第１乃至第Ｎのストローブ信号をコード化
する優先順位付エンコーダ回路２４と、優先順位付エン
コーダ回路２４の出力をラッチするラッチ回路２５と、
ラッチ回路２５から出力制御データバス２６へ出力され
たデータをデコードするデコード回路２７と、デコーダ
２７の出力に応答して、ラッチ／保持回路２３にラッチ
されたデータを入出力制御データバス２８へ送出するバ
ッファ回路２９と、入出力制御データバス２８へ送出さ
れたデータと、切替器部２２から入力されたタリーデー
タとを比較しラッチ回路２５をリセットする比較回路３
０とを有している。

【０００３】切替器部２２は、出力制御データバス２６
へ出力されたデータをデコードするデコード回路３１
と、デコード回路３１の出力に応じて、入出力制御デー
タバス２８からの第１乃至第Ｎ列の制御データをそれぞ
れラッチするＮ個のラッチ／保持回路３２と、同じくデ
コード回路３１の出力に応答してラッチ／保持回路３２
でラッチされたデータをタリーデータとしてタリーデー
タバス３３へ出力するバッファ回路３４を有している。
なお、Ｎ個のラッチ／保持回路３２は、映像信号の切替
えを行うＮ列のクロスポイント素子（図示せず）の制御
端子にそれぞれ接続されている。

【０００４】次に、この映像信号切替器用制御装置の動
作を説明する。切替動作を行っていないとき、インタフ
ェース部２１では、ラッチ／保持回路２３で保持されて
いる制御信号がタリー信号として外部へ出力されてい
る。また、切替器部２２では、ラッチ／保持回路３２に
保持されている制御信号がクロスポイント素子へ出力さ
れている。即ち、この映像信号切替器用制御装置では、
第１乃至第Ｎのクロスポイント素子へ供給されている制
御信号がどの様な制御信号か、外部から監視することが
できようになっている。

【０００５】次に、切替動作について説明する。なお、
この切替動作は、クロスポイント素子に入力される映像
信号の垂直帰線期間以外の期間内で行われる。まず、各
列毎に入力された制御データは、ストローブ信号によっ
てラッチ／データ保持回路２３でラッチされる。ラッチ
／保持回路２３でラッチされた制御データは、タリー信
号として外部へ出力されると共にバッファ回路２９へ出
力される。同時に、ストローブ信号は、優先順位付エン
コーダ回路２４で優先順位の高い順にコード化され、ラ
ッチ回路２５でラッチされ出力制御データバス２６へ出
力される。デコード回路２７は、出力制御データバス２
６へ出力されたデータをデコードし、バッファ回路２９
のゲートを開く。こうして、ストローブ信号が入力され
ている列の中で最も優先順位の高い列、例えば、第ｎ列
の制御データが入出力制御データバス２８へ送出され
る。

【０００６】切替器部２２では、出力制御データバス２
６からのデータをデコード回路３１でデコードし、ラッ
チ／保持回路３２及びバッファ回路３４へ出力する。こ
れにより、入出力制御バスデータ２８にデータを出力し
た列に対応する（第ｎ列の）ラッチ／保持回路３１が入
出力制御バスデータ２８からの制御データをラッチす
る。ラッチ／保持回路３１でラッチされたデータは、第
ｎ列のクロスポイント素子の制御端子へ出力されるとと
もに、バッファ回路３４を介してタリーデータバス３３
へ出力される。

【０００７】インタフェース部２１から入出力制御デー
タバス２８へ出力されたデータは、比較回路３０へも入
力される。また、切替器部２２からタリーデータバス３
３へ出力されたデータは、同じく比較回路３０へ入力さ
れる。比較回路３０は、双方のデータを比較し、一致し
た場合には、リセット信号を出力してラッチ回路２５を
リセットする。以上の動作で１つの切替制御が終了す
る。

【０００８】なお、実際の映像信号切替器用制御装置で
は、Ｎ列の制御信号に対応する１台のインタフェース部
２１に対して、Ｍ（Ｎ≧Ｍ）列の制御信号に対応するＬ
（Ｎ≦Ｌ×Ｍ）台の切替器部２２が、Ｎ列の制御信号に
対応するバスによって接続されている。

【０００９】

【発明が解決しようとする課題】従来の映像信号切替器
用制御装置では、インタフェース部に入力された制御デ
ータをストローブ信号に応じてタリー信号として外部へ
出力している。また、切替器部から出力された制御信号
は、タリーデータバスを介して比較器に入力され、イン
タフェース部から出力された制御信号と比較される。つ
まり、この映像信号切替器用制御装置では、切替動作を
行なった直後にのみ、インタフェース部から出力された
制御信号と、切替器部からクロスポイント素子へ出力さ
れた制御信号との照合が行われる。この様に、従来の映
像信号切替器用制御装置では、切替動作を終了した後
は、インタフェース２１から外部へ出力されるタリー信
号と、切替器部２２からクロスポイント素子へ出力され
る制御信号とを比較することがない。このため、インタ
フェース２１のラッチ／保持回路２３と、切替器部２２
のラッチ／保持回路３１の保持時間のばらつきによって
保持データに違いが生じたり、切替器部２２の交換によ
り、インタフェース２１のラッチ／保持回路２３と、切
替器部２２のラッチ／保持回路３１の保持データに違い
が生じたりして、インタフェース２１から外部へ出力さ
れるタリー信号と、切替器部２２からクロスポイント素
子へ出力される制御信号とが一致しない場合がある。

【００１０】本発明は、インタフェース部から外部へ出
力されるタリー信号と切替器部からクロスポイント素子
へ出力される制御信号が常に一致する映像信号切替器用
制御装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明によれば、第１乃
至第Ｎの入力端子を有するインタフェース部と、第１乃
至第Ｎの制御端子を有する切替器部とを有し、前記イン
タフェース部と前記切替器部とをバスライン接続するこ
とによって、第ｎ（１≦ｎ≦Ｎ）の入力端子に入力され
た制御信号を第ｎの制御端子へ供給するようにした映像
信号切替器用制御装置において、前記切替部に前記第１
乃至第Ｎの制御端子へ供給された制御信号をそれぞれ保
持する第１乃至第Ｎの保持手段を設けるとともに、前記
インタフェース部に前記第１乃至第Ｎの保持手段から出
力された制御信号をタリー信号として外部へ出力する第
１乃至第Ｎの出力手段を設け、前記第１乃至第Ｎの保持
手段と前記第１乃至第Ｎの出力手段とをタリーバスで接
続して第ｎの制御端子へ供給された制御信号を第ｎの出
力手段から前記外部へ出力するようにしたことを特徴と
する映像信号切替器用制御装置がえられる。

【００１２】

【実施例】次に図面を参照して本発明の実施例を説明す
る。図１に本発明の一実施例を示す。ここで、従来と同
一のものには、同一番号を付し、その説明を省略する。

【００１３】本実施例の映像信号切替器用制御装置のイ
ンタフェース部２１は、垂直帰線期間内の一定期間に、
１からＮまでをカウントする垂直帰線期間カウンタ１１
と、優先順位付エンコーダ回路２４の出力と垂直帰線期
間カウンタ１１との出力の論理和を求め、出力制御デー
タバス２６へ出力する論理和回路１２と、出力制御デー
タバス２６へ出力された論理和信号をデコードするデコ
ード回路１３と、デコード回路１３の出力にしたがって
タリーデータバス３３から送られてきたデータをタリー
信号として外部へ出力Ｎ個のラッチ／保持回路１４を有
している。また、このインタフェース部２１は、従来の
インタフェース部２１が有していたラッチ／保持回路２
３は有していない。

【００１４】切替器部２２は、従来のものと同じ構成で
あるが、デコード回路３１には、出力制御データバス２
６を介して論理和回路１２の出力が入力され、また、バ
ッファ回路３４の出力は、タリーデータバス３３を介し
てラッチ／保持回路１４へ出力されるように接続されて
いる。

【００１５】次に、本実施例の映像信号切替器用制御装
置の動作を説明する。まず、第１乃至第Ｎの列毎に外部
から入力された制御データは、バッファ回路２９に入力
される。また、第１乃至第Ｎの列毎に外部から入力され
たストローブ信号は、優先順位付エンコーダ２４で優先
順位に従ってコード化される。優先順位付エンコーダ２
４でコード化されたストローブ信号は、デコード回路２
７でデコードされ、バッファ回路２９に入力される。バ
ッファ回路２９は、デコード回路２７からのストローブ
信号に応じてゲートを開き、入力された制御データを入
出力制御データバス２８へ送出する。こうして、優先順
位の高い順に選択された制御データが入出力制御データ
バス２８へ送出される。また、優先順位付エンコーダ２
４でコード化されたストローブ信号は、論理和回路１２
に入力される。論理和回路は、コード化されたストロー
ブ信号と垂直帰線期間カウンタ１１のカウント値との論
理和を求める。ただし、切替動作が行われる期間（垂直
帰線期間以外の期間）では、垂直帰線期間カウンタ１１
の動作は停止しているので、結果的に論理和回路１２
は、コード化されたストローブ信号をそのまま出力制御
データバス２６へ出力する。

【００１６】切替器部２２では、出力制御データバス２
６からの信号をデコード回路３１でデコードし、デコー
ドされた信号をラッチ／保持回路３２及びバッファ回路
３４へ出力する。そして、入出力制御データバス２８を
介して送られてきた制御データをデコード回路３１の出
力にしたがってラッチ／保持回路３１でラッチし、クロ
スポイント素子の制御端子へ出力される。また、バッフ
ァ回路３４は、ラッチ／保持回路３２でラッチされた制
御データをタリーデータバス３３へ出力する。

【００１７】一方、インタフェース部２１では、出力制
御データバス２６に出力された信号が、デコード回路１
３でデコードされ、ラッチ／保持回路１４に入力されて
いる。従って、バッファ回路３４からタリーデータバス
３３へ出力された制御データは、切替器部２２側と同じ
列のラッチ／保持回路１４でラッチされ、タリー信号と
して外部へ出力される。

【００１８】垂直帰線期間内では、上記切替動作は禁止
されている。そして、この垂直帰線期間内のあらかじめ
定められ一定期間内で垂直帰線期間カウンタ１１は、１
からＮまでをカウントする。カウントした値は、論理和
回路１２に入力される。このときデコーダ２４は動作を
停止しているので、論理和回路１２は、１からＮまでの
カウント値を順次、出力制御データバス２６へ出力す
る。出力制御データバス２６へ出力されたカウント値
は、デコード回路１３及びデコード回路３１でデコード
される。デコード回路１３でデコードされたカウント値
は、ラッチ／保持回路１４へ出力され、デコード回路３
１でデコードされたカウント値は、ラッチ／保持回路３
４へ出力される。これにより、第１列から第Ｎ列までの
ラッチ／保持回路３４の保持データが、ラッチ／保持回
路１４へ順次出力され、すべてのラッチ／保持回路３４
の保持データが、ラッチ／保持回路１４に保持されるこ
とになる。

【００１９】この様にして、本実施例では、切替動作が
まったく無い場合であっても、周期的にラッチ／保持回
路１４の保持データを更新するので、切替器部２２から
クロスポイント素子へ出力されている制御データと、イ
ンタフェース部２１から外部へ出力されているタリー信
号とを常に一致させることができる。

【００２０】

【発明の効果】本発明によれば、切替器部に第１乃至第
Ｎの制御端子へ供給された制御信号をそれぞれ保持する
第１乃至第Ｎの保持手段を、インタフェース部に前記第
１乃至第Ｎの保持手段から出力された制御信号をタリー
信号として外部へ出力する第１乃至第Ｎの出力手段を設
け、第１乃至第Ｎの保持手段と第１乃至第Ｎの出力手段
とをタリーバスで接続したことで、実際に制御端子に供
給されている制御信号を外部で確認することが可能にな
る。

【００２１】また、本発明によれば、インタフェース部
に、１からＮまでカウントし、カウント値を出力するカ
ウント手段を設け、インタフェース部及び切替器部にそ
れぞれカウント手段からのカウント値をデコードして第
１乃至第Ｎの出力手段及び第１乃至第Ｎの保持手段にク
ロック信号を出力するデコード手段を設けたことで、第
１乃至第Ｎの保持手段が保持する制御信号に基づいて第
１乃至第Ｎの出力手段が外部出力するデータの内容を定
期的に更新することができる。

【００２２】さらに、本発明によれば、カウント手段の
出力とストローブ信号との論理和を求める論理和回路を
設け、カウント手段の出力をストローブ信号と同様に扱
うようにしたことで、回路構成を複雑にすることなく、
制御端子に供給される制御信号と、外部に出力されるタ
リー信号とを常に一致させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】従来の映像信号切替器用制御装置のブロック図
である。

【符号の説明】

１１ 垂直帰線期間カウンタ １２ 論理和回路 １３ デコード回路 １４ ラッチ／保持回路 ２１ インタフェース部 ２２ 切替器部 ２３ ラッチ／保持回路 ２４ 優先順位付エンコーダ回路 ２５ ラッチ回路 ２６ 出力制御データバス ２７ デコード回路 ２８ 入出力制御データバス ２９ バッファ回路 ３０ 比較回路 ３１ ラッチ／保持回路 ３２ デコード回路 ３３ タリーデータバス ３４ バッファ回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１乃至第Ｎの入力端子を有するインタ
   フェース部と、第１乃至第Ｎの制御端子を有する切替器
   部とを有し、前記インタフェース部と前記切替器部とを
   バスライン接続することによって、第ｎ（１≦ｎ≦Ｎ）
   の入力端子に入力された制御信号を第ｎの制御端子へ供
   給するようにした映像信号切替器用制御装置において、 前記切替器部に、前記第１乃至第Ｎの制御端子へ供給さ
   れた制御信号をそれぞれ保持する第１乃至第Ｎの保持手
   段と、第１のカウント情報をデコードして前記第１乃至
   第Ｎの保持手段のうち該カウント値に対応する第ｎの保
   持手段にクロック信号を出力する第１のデコード手段
   と、を設けるとともに、 前記インタフェース部に、前記第１乃至第１の保持手段
   から出力された制御信号をタリー信号として外部へ出力
   する第１乃至第Ｎの出力手段と、第２のカウント情報値
   をデコードして前記第１乃至第Ｎの出力手段のうち該カ
   ウント値に対応する第ｎの出力手段にクロック信号を出
   力する第１のデコード手段と、１からＮまでカウントし
   てそのカウント値を前記第１及び前記第２のカウント情
   報として出力するカウント手段とを設け、 前記第１乃至第Ｎの保持手段と前記第１乃至第Ｎの出力
   手段とをタリーバスで接続して第ｎの制御端子へ供給さ
   れた制御信号を第ｎの出力手段から前記外部へ出力する
   ようにしたことを特徴とする映像信号切替器用制御装
   置。
2. 【請求項２】 前記インタフェース部が、前記第１乃至
   第Ｎの入力端子にそれぞれ接続されるとともに前記バス
   ラインに接続され第１乃至第Ｎのストローブ信号に応答
   して前記第１乃至第Ｎの入力端子にそれぞれ入力された
   制御信号をラッチする第１乃至第Ｎのラッチ／保持回路
   と、前記第１乃至第Ｎのストローブ信号を予め定められ
   た優先順位に従ってコード化する優先順位付エンコーダ
   と、該優先順位付エンコーダでコード化されたストロー
   ブ信号をデコードして前記第１乃至第Ｎのラッチ／保持
   回路へ出力するデコーダと、前記優先順位付エンコーダ
   の出力と前記カウント手段の出力との論理和を求め、求
   めた論理和を前記第１のデコード手段及び前記第２のデ
   コード手段に出力する論理和回路とを有することを特徴
   とする請求項１の映像信号切替器用制御装置。