JP2735383B2 - 活線挿抜表示方法及び装置 - Google Patents
活線挿抜表示方法及び装置Info
- Publication number
- JP2735383B2 JP2735383B2 JP2329011A JP32901190A JP2735383B2 JP 2735383 B2 JP2735383 B2 JP 2735383B2 JP 2329011 A JP2329011 A JP 2329011A JP 32901190 A JP32901190 A JP 32901190A JP 2735383 B2 JP2735383 B2 JP 2735383B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- definition information
- configuration definition
- configuration
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御用計算機又はその周辺装置の活線挿抜時
における表示方法及び装置に関する。
における表示方法及び装置に関する。
CPU及び各種周辺装置を有し、これらが信号線で連絡
されている制御用計算機システムにおいて、周辺装置の
交換を行うには、通常、CPUからのアクセスの無い時に
行なわなければならない。従来、周辺装置の交換時点に
おいては、CPUが周辺装置に対してアクセスされていな
い状態、即ち、周辺装置をCPUから切り離している状態
はCPU側でのみ確認可能となっていた。
されている制御用計算機システムにおいて、周辺装置の
交換を行うには、通常、CPUからのアクセスの無い時に
行なわなければならない。従来、周辺装置の交換時点に
おいては、CPUが周辺装置に対してアクセスされていな
い状態、即ち、周辺装置をCPUから切り離している状態
はCPU側でのみ確認可能となっていた。
上記従来技術は、CPU及び分散配置された周辺装置を
有する制御用計算機システムにおいてCPUからのアクセ
スが当該周辺装置に無いことを周辺装置側で確認しなが
ら交換作業をする点について配慮がされていない。その
ため、CPU側で確認し、交換時は作業者が誤って他の周
辺装置を交換しないように充分注意しながら交換作業を
する以外に対処する方法がなかった。
有する制御用計算機システムにおいてCPUからのアクセ
スが当該周辺装置に無いことを周辺装置側で確認しなが
ら交換作業をする点について配慮がされていない。その
ため、CPU側で確認し、交換時は作業者が誤って他の周
辺装置を交換しないように充分注意しながら交換作業を
する以外に対処する方法がなかった。
また、周辺装置に異常が生じた場合、従来は、CPUを
停止させることでシステム全体を停止させていたが、最
近では、CPUはそのまま作動させ、異常の生じた周辺装
置だけを停止させた後、その周辺装置を交換する方法が
とられている。
停止させることでシステム全体を停止させていたが、最
近では、CPUはそのまま作動させ、異常の生じた周辺装
置だけを停止させた後、その周辺装置を交換する方法が
とられている。
このように、異常の生じた周辺装置だけを、他の正常
な周辺装置と区別して交換するには、周辺装置側に何ら
かの表示手段が設けられていることが望まれる。
な周辺装置と区別して交換するには、周辺装置側に何ら
かの表示手段が設けられていることが望まれる。
また、誤った周辺装置を交換した場合は、制御系全て
の影響を与える恐れがある。
の影響を与える恐れがある。
本発明は制御用計算機システムにおいて、周辺装置が
CPUとアクセス可能な状態か、CPUと切り離された状態か
を表示するモニタを周辺装置側に設け、当該表示を確認
しながら、周辺装置の取り外し、取り付けの交換作業が
できるようにすることを目的とする。
CPUとアクセス可能な状態か、CPUと切り離された状態か
を表示するモニタを周辺装置側に設け、当該表示を確認
しながら、周辺装置の取り外し、取り付けの交換作業が
できるようにすることを目的とする。
上記目的を達成するために、本発明の特徴とするとこ
ろは、周辺装置が演算処理手段（CPU）の制御下にある
か否かを示す構成定義情報を有し、ある周辺装置を交換
する際には、該周辺装置を演算処理手段から切り離すた
めに該構成定義情報を書き替える指令を入力するための
入力手段と、該構成定義情報を格納する記憶手段と該記
憶手段に格納されている上記構成定義情報を周辺装置に
転送する上記演算処理手段と、上記構成定義情報を周辺
装置に取り込む情報入力手段と、入力された上記構成定
義情報に基づいて周辺装置が演算処理手段の制御下にあ
るか否かを表示する表示手段とを具備したものである。
ろは、周辺装置が演算処理手段（CPU）の制御下にある
か否かを示す構成定義情報を有し、ある周辺装置を交換
する際には、該周辺装置を演算処理手段から切り離すた
めに該構成定義情報を書き替える指令を入力するための
入力手段と、該構成定義情報を格納する記憶手段と該記
憶手段に格納されている上記構成定義情報を周辺装置に
転送する上記演算処理手段と、上記構成定義情報を周辺
装置に取り込む情報入力手段と、入力された上記構成定
義情報に基づいて周辺装置が演算処理手段の制御下にあ
るか否かを表示する表示手段とを具備したものである。
構成定義情報は、周辺装置が演算処理手段の制御下に
あるか否かを示すものである。該情報は、周辺装置を交
換する際には、周辺装置を演算処理手段から切り離すた
めに、オペレータが入力手段によって切り離す指令を入
力することで、周辺装置が演算処理手段より切離された
ことを示す情報に書き替えられる。記憶手段は上記情報
を格納保持し、上記演算処理手段は該記憶手段から各周
辺装置に該情報を転送するのである。転送された該情報
は、周辺装置の情報入力手段に取り込まれる。表示手段
は、該情報入力手段に取り込まれた該情報に基づいて表
示を行うのである。
あるか否かを示すものである。該情報は、周辺装置を交
換する際には、周辺装置を演算処理手段から切り離すた
めに、オペレータが入力手段によって切り離す指令を入
力することで、周辺装置が演算処理手段より切離された
ことを示す情報に書き替えられる。記憶手段は上記情報
を格納保持し、上記演算処理手段は該記憶手段から各周
辺装置に該情報を転送するのである。転送された該情報
は、周辺装置の情報入力手段に取り込まれる。表示手段
は、該情報入力手段に取り込まれた該情報に基づいて表
示を行うのである。
以下に本発明の実施例を第１図により説明する。
演算処理手段であるCPU1は、メモリ３に格納されてい
る構成定義情報４を読み出し、バス２を介して周辺装置
11〜1nに出力するものである。
る構成定義情報４を読み出し、バス２を介して周辺装置
11〜1nに出力するものである。
メモリ３は、上述のように、周辺装置11〜1nがCPU1の
制御下にあるか否かを表す構成定義情報を各周辺装置ご
とに格納している。すなわち、構成定義情報４は、各周
辺装置11…1nに対応して、それらのCPU1との接続状況を
１又は０の定義情報402として格納してある。図示の場
合、周辺装置11のみがCPU1と接続状態（１）にあり、他
は切離し状態（０）である。
制御下にあるか否かを表す構成定義情報を各周辺装置ご
とに格納している。すなわち、構成定義情報４は、各周
辺装置11…1nに対応して、それらのCPU1との接続状況を
１又は０の定義情報402として格納してある。図示の場
合、周辺装置11のみがCPU1と接続状態（１）にあり、他
は切離し状態（０）である。
周辺装置11〜1nは、例えば、プラントの各種制御対象
と制御するプログラマブルコントローラのような制御装
置のことであり、CPU1は、これらを統括制御するホスト
コンピュータである。
と制御するプログラマブルコントローラのような制御装
置のことであり、CPU1は、これらを統括制御するホスト
コンピュータである。
周辺装置11において、構成定義情報の格納されている
メモリ３の該当アドレス402から、CPU1は該情報を取り
出し、構成定義情報入力部30に入力する。
メモリ３の該当アドレス402から、CPU1は該情報を取り
出し、構成定義情報入力部30に入力する。
第２図に情報入力部30の詳細図を示す。
予めアドレス設定器31に設定されている周辺装置11の
構成定義情報402に対応するメモリ３のアドレスとCPU1
がメモリ３から読み出したアドレスとを比較し、一致し
たならCPU1は、書き込み信号をデータラッチタイミング
部33へ出力する。書き込み信号を受けたデータラッチタ
イミング部33は、対応するアドレスのデータをレジスタ
34に書き込ませる。これにより、レジスタ34には、周辺
装置11の構成定義情報が格納される。
構成定義情報402に対応するメモリ３のアドレスとCPU1
がメモリ３から読み出したアドレスとを比較し、一致し
たならCPU1は、書き込み信号をデータラッチタイミング
部33へ出力する。書き込み信号を受けたデータラッチタ
イミング部33は、対応するアドレスのデータをレジスタ
34に書き込ませる。これにより、レジスタ34には、周辺
装置11の構成定義情報が格納される。
第１図において、表示部21では、上記レジスタ34に取
込まれた構成定義情報に基づいて表示を行う。例えば、
周辺装置11がCPU1の制御下にある場合は、表示部21の表
示器211を点灯させる（符号212は表示器212の発光を示
す）。周辺装置がCPU1の制御下に無い場合、即ち、CPU1
から切離されて、周辺装置の交換作業が可能な場合（第
１図における12…1n）は、表示部21の表示器を消灯させ
るようにする。
込まれた構成定義情報に基づいて表示を行う。例えば、
周辺装置11がCPU1の制御下にある場合は、表示部21の表
示器211を点灯させる（符号212は表示器212の発光を示
す）。周辺装置がCPU1の制御下に無い場合、即ち、CPU1
から切離されて、周辺装置の交換作業が可能な場合（第
１図における12…1n）は、表示部21の表示器を消灯させ
るようにする。
なお、上述の説明では、構成定義情報のデータは、１
対１に各周辺装置と対応している場合について示した
が、通常、計算機で取扱われるデータは、８ビット又は
16ビットであることが多い。よって８ビット又は16ビッ
トのデータに周辺装置８台又は16台分の構成定義情報を
保持することも可能である。
対１に各周辺装置と対応している場合について示した
が、通常、計算機で取扱われるデータは、８ビット又は
16ビットであることが多い。よって８ビット又は16ビッ
トのデータに周辺装置８台又は16台分の構成定義情報を
保持することも可能である。
この場合の各周辺装置における当該装置のCPUとの接
続状態を８ビット又は16ビットの情報から選び出す方法
について、第３図を用いて示す。入力部30から、例え
ば、16台分の（16ビットの）構成定義情報がセレクタ35
へ出力されると、予め周辺装置番号設定部36に自周辺装
置が16ビットの情報のどこに対応するかを示すビット番
号を設定しておき、セレクタ35は設定されたビットのデ
ータを取り出す。次に、該データに基づいて表示器21を
制御するのである。
続状態を８ビット又は16ビットの情報から選び出す方法
について、第３図を用いて示す。入力部30から、例え
ば、16台分の（16ビットの）構成定義情報がセレクタ35
へ出力されると、予め周辺装置番号設定部36に自周辺装
置が16ビットの情報のどこに対応するかを示すビット番
号を設定しておき、セレクタ35は設定されたビットのデ
ータを取り出す。次に、該データに基づいて表示器21を
制御するのである。
次に、本実施例の動作手順について第４図を用いて説
明する。
明する。
本手順は、CPUと接続状態にある周辺装置を括線抜去
するため、一旦切離し状態に変更して抜去する場合であ
る。今、第１図の周辺装置11がCPU1と接続状態となって
おり、これらを抜去する場合を考える。
するため、一旦切離し状態に変更して抜去する場合であ
る。今、第１図の周辺装置11がCPU1と接続状態となって
おり、これらを抜去する場合を考える。
周辺装置11を交換する時は、図示しない入力手段、例
えばキーボード等から周辺装置11がCPU1の制御下から切
り離されるように指令を入力する（4A）。
えばキーボード等から周辺装置11がCPU1の制御下から切
り離されるように指令を入力する（4A）。
これに応じてCPU1は、メモリ３に格納された構成定義
情報４の周辺装置11に対するデータ401を書換える（4
B）。本実施例の場合、CPU1と接続されており、制御中
であることを表わす１の状態から制御を切離した状態を
表わす０に変更するのである。
情報４の周辺装置11に対するデータ401を書換える（4
B）。本実施例の場合、CPU1と接続されており、制御中
であることを表わす１の状態から制御を切離した状態を
表わす０に変更するのである。
この後、更新された構成定義情報401は、CPU1によっ
てメモリ３から読み出され、バス２へ出力され、周辺装
置11の入力部30へ転送される（4C）。これと同時にCPU1
と該周辺装置11との制御信号等の授受が行なわれなくな
るように制御され、同時に、周辺装置11上の表示器21は
消灯状態になる（4D）。即ち、周辺装置11は、CPU1から
切り離されたことを、周辺装置11側で確認することがで
きる。オペレータはこの消灯を確認し、周辺装置11を抜
去し交換作業を行う（4E）。
てメモリ３から読み出され、バス２へ出力され、周辺装
置11の入力部30へ転送される（4C）。これと同時にCPU1
と該周辺装置11との制御信号等の授受が行なわれなくな
るように制御され、同時に、周辺装置11上の表示器21は
消灯状態になる（4D）。即ち、周辺装置11は、CPU1から
切り離されたことを、周辺装置11側で確認することがで
きる。オペレータはこの消灯を確認し、周辺装置11を抜
去し交換作業を行う（4E）。
次に、多数の周辺装置が複数の群に分けられ、各群に
個々の周辺装置が集中して配置される場合を、第５図を
用いて説明する。第５図（Ａ）において、51,52にそれ
ぞれ周辺装置群を示し、各群は、個々の周辺装置511〜5
1m,521〜52m等から成る。
個々の周辺装置が集中して配置される場合を、第５図を
用いて説明する。第５図（Ａ）において、51,52にそれ
ぞれ周辺装置群を示し、各群は、個々の周辺装置511〜5
1m,521〜52m等から成る。
CPU1は、メモリ３に格納されている構成定義情報４を
読み出し、バス２に出力する。この構成定義情報は各群
毎の周辺装置の共通制御部41,42に入力される。
読み出し、バス２に出力する。この構成定義情報は各群
毎の周辺装置の共通制御部41,42に入力される。
第４図（ｂ）に共通制御部41,42の詳細を示す。共通
制御部41,42の構成は第２図に示すものと同様である
が、第２図々示のものと異なり、レジスタ34が当該群に
属する周辺装置の数に応じて設置されている。構成定義
情報のアドレスと予め設定しているアドレスとを比較し
一致したなら、CPUが書き込み信号をデータラッチタイ
ミング回路に出力し、これを受けて、該当する周辺装置
アドレスに対応するデータ即ち構成定義情報がレジスタ
35に出力される点で第２図のものと同様の動作を行う。
表示器21〜2nは、上記データに対応して点灯・消灯す
る。
制御部41,42の構成は第２図に示すものと同様である
が、第２図々示のものと異なり、レジスタ34が当該群に
属する周辺装置の数に応じて設置されている。構成定義
情報のアドレスと予め設定しているアドレスとを比較し
一致したなら、CPUが書き込み信号をデータラッチタイ
ミング回路に出力し、これを受けて、該当する周辺装置
アドレスに対応するデータ即ち構成定義情報がレジスタ
35に出力される点で第２図のものと同様の動作を行う。
表示器21〜2nは、上記データに対応して点灯・消灯す
る。
第６図に第５図（Ａ）に示したシステムにおける構成
定義情報の例及びメモリ３内の構成定義情報を変更した
場合の一例を示す。CPU1は、構成定義情報をメモリ３か
ら順次読み出し、各周辺装置に転送するが、それが変更
された以後は、変更された構成定義情報のみ、該当周辺
装置に転送するようにされる。
定義情報の例及びメモリ３内の構成定義情報を変更した
場合の一例を示す。CPU1は、構成定義情報をメモリ３か
ら順次読み出し、各周辺装置に転送するが、それが変更
された以後は、変更された構成定義情報のみ、該当周辺
装置に転送するようにされる。
次に、CPUと周辺装置が切り離されてから、周辺装置
の交換作業が終了するまで構成定義情報を更新しないよ
うにする実施例について、第７図を用いて説明する。
の交換作業が終了するまで構成定義情報を更新しないよ
うにする実施例について、第７図を用いて説明する。
第７図において第５図と異なる点は、各群毎にローカ
ル応答スイッチ61を加えた点である。
ル応答スイッチ61を加えた点である。
CPUがある周辺装置との制御を切り離して、交換作業
を開始する際に、周辺装置側に設けられたローカル応答
スイッチ61を短絡する。これによりローカル応答信号の
ON状態がCPUに入力されCPUは、該ローカル応答信号がOF
F状態になるまで構成定義情報の内容を更新するための
プログラムを起動させないようにする。交換作業が終了
した時に、ローカル応答スイッチを開放する。これによ
り、上記プログラムの起動・停止状態が解かれ新たな構
成定義情報かCPUによりメモリに書き込まれるのであ
る。
を開始する際に、周辺装置側に設けられたローカル応答
スイッチ61を短絡する。これによりローカル応答信号の
ON状態がCPUに入力されCPUは、該ローカル応答信号がOF
F状態になるまで構成定義情報の内容を更新するための
プログラムを起動させないようにする。交換作業が終了
した時に、ローカル応答スイッチを開放する。これによ
り、上記プログラムの起動・停止状態が解かれ新たな構
成定義情報かCPUによりメモリに書き込まれるのであ
る。
上述の実施例においては、表示器211として、発光ダ
イオードを用いその点灯・消灯によって表示をさせてい
るが、これ以外に液晶ディスプレイ等で構成定義情報を
表示することが可能となる。
イオードを用いその点灯・消灯によって表示をさせてい
るが、これ以外に液晶ディスプレイ等で構成定義情報を
表示することが可能となる。
次に、本実施例では、バスを用いて構成定義情報の転
送を行っているが、通信によるシリアル転送も可能であ
る。
送を行っているが、通信によるシリアル転送も可能であ
る。
更に、本実施例では表示手段によって、オペレータへ
交換の可否を示しているが、周辺装置と本体又は筐体と
の間に機械的な施錠手段を設けて、交換可能時には解錠
し、交換不可能な場合には施錠することで周辺装置の挿
抜状態を管理することも可能である。また、この挿抜管
理と上述の挿抜表示を合せることも可能である。
交換の可否を示しているが、周辺装置と本体又は筐体と
の間に機械的な施錠手段を設けて、交換可能時には解錠
し、交換不可能な場合には施錠することで周辺装置の挿
抜状態を管理することも可能である。また、この挿抜管
理と上述の挿抜表示を合せることも可能である。
本発明によれば、CPUと複数の周辺装置をもつ制御シ
ステムにおいて、周辺装置側で、周辺装置とCPUの接続
状態が把握できるので周辺装置が分散配置されていても
その接続状態が容易にわかるとともに、オペレータミス
による誤った交換作業を無くす効果がある。
ステムにおいて、周辺装置側で、周辺装置とCPUの接続
状態が把握できるので周辺装置が分散配置されていても
その接続状態が容易にわかるとともに、オペレータミス
による誤った交換作業を無くす効果がある。
第１図は本発明の一実施例の構成図、第２図は情報入力
部の構成図、第３図はデータセレクタ部を設けた周辺装
置の構成図、第４図は本発明の動作手順を示すフローチ
ャート、第５（Ａ）図は複数の周辺装置を群に分けた場
合の構成図、第５（Ｂ）図はその時の共通制御部の構成
図、第６図は構成定義情報の構成図、第７（Ａ）図はロ
ーカル応答スイッチを設けた場合の構成図、第７（Ｂ）
図はその時の共通制御部の構成図である。 １…CPU、２…バス、３…メモリ、４…構成定義情報、1
1…周辺装置、30…情報入力部、21…表示部。
部の構成図、第３図はデータセレクタ部を設けた周辺装
置の構成図、第４図は本発明の動作手順を示すフローチ
ャート、第５（Ａ）図は複数の周辺装置を群に分けた場
合の構成図、第５（Ｂ）図はその時の共通制御部の構成
図、第６図は構成定義情報の構成図、第７（Ａ）図はロ
ーカル応答スイッチを設けた場合の構成図、第７（Ｂ）
図はその時の共通制御部の構成図である。 １…CPU、２…バス、３…メモリ、４…構成定義情報、1
1…周辺装置、30…情報入力部、21…表示部。
Claims (3)
- 【請求項１】複数の周辺装置と、それらを統括制御する
CPUとが信号線により結合された制御システムにおい
て、周辺装置が演算処理手段によって制御されているか
否かを示す構成定義情報を記憶手段に有し、 該周辺装置の信号線からの活線挿抜時に、 該周辺装置を上記演算処理手段から切り離す指令を上記
演算処理手段へ行い、 該演算処理手段は、該指令に基づいて上記構成定義情報
を修正し、当該構成定義情報を該周辺装置に転送し、 該周辺装置では、転送された当該構成定義情報に基づい
て、該周辺装置上に抜去可否の表示を行うこと を特徴とする活線挿抜表示方法。 - 【請求項２】複数の周辺装置と、それらを統括制御する
CPUとが信号線により結合された制御システムにおい
て、 周辺装置が演算処理手段によって制御されているか否か
を示す構成定義情報を記憶手段に有し、 該周辺装置の信号線からの活線挿抜時に、 該周辺装置を上記演算処理手段から切り離す指令を上記
演算処理手段へ行い、 該指令に基づいて上記構成定義情報を修正し、 複数台の周辺装置の上記構成定義情報を該周辺装置に転
送し、 該周辺装置側で予め対応するデータを保持しておき、当
該データ番号と照合し、一致したならば該当する上記構
成定義情報を取り込み、 当該取り込んだ構成定義情報に基づいて、該周辺装置上
に切離し可否の表示を行うこと を特徴とする活線挿抜表示方法。 - 【請求項３】複数の周辺装置とそれらを統括制御するCP
Uとが信号線により結合された制御システムにおいて、 周辺装置が演算処理手段によって制御されているか否か
を示す構成定義情報を有し、 周辺装置の信号線からの活線挿抜時に周辺装置を演算処
理手段から切り離すために該構成定義情報を書き替える
指令を入力して、該構成定義情報を格納する記憶手段
と、 該記憶手段に格納されている上記構成定義情報を周辺装
置に転送する上記演算処理手段と、 上記構成定義情報を周辺装置に取り込む情報入力手段
と、 入力された上記構成定義情報に基づいて該周辺装置の抜
去可否の表示をする表示手段とを有すること を特徴とする活線挿抜表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329011A JP2735383B2 (ja) | 1990-11-30 | 1990-11-30 | 活線挿抜表示方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329011A JP2735383B2 (ja) | 1990-11-30 | 1990-11-30 | 活線挿抜表示方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04205135A JPH04205135A (ja) | 1992-07-27 |
| JP2735383B2 true JP2735383B2 (ja) | 1998-04-02 |
Family
ID=18216606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2329011A Expired - Lifetime JP2735383B2 (ja) | 1990-11-30 | 1990-11-30 | 活線挿抜表示方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735383B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4901267B2 (ja) * | 2006-03-31 | 2012-03-21 | 株式会社東芝 | 料金収受装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563416A (en) * | 1978-11-08 | 1980-05-13 | Hitachi Ltd | Input and output bus disconnection system for electronic computer |
| JPS5697124A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Connection disconnection system for terminal device |
-
1990
- 1990-11-30 JP JP2329011A patent/JP2735383B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04205135A (ja) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU630038B2 (en) | Firmware modification system wherein older version can be retrieved | |
| EP1280028B1 (en) | System and method for industrial controller with an I/O processor using cache memory to optimize exchange of shared data | |
| CN100538567C (zh) | 可编程控制器 | |
| JP2002132518A (ja) | 仮想計算機システムおよび仮想計算機間の入出力装置交換方法 | |
| JP6884844B2 (ja) | オフボードフラッシュメモリ | |
| US5500797A (en) | Device for making use of information related to the breakdown detected by one or more central units of an aircraft | |
| JP2735383B2 (ja) | 活線挿抜表示方法及び装置 | |
| JPH0939212A (ja) | 印刷機の制御のための装置 | |
| EP1022697B1 (en) | Control apparatus for vending machine | |
| EP2487637A1 (en) | Member management system, member management device, and program | |
| EP0939369B1 (en) | Electronic equipment with external memory storing a correction program | |
| US5206952A (en) | Fault tolerant networking architecture | |
| EP0315111B1 (en) | Data processing device | |
| JPH1027105A (ja) | 起動用のプログラムをフラッシュｒｏｍに格納するマイコン装置 | |
| JP3613933B2 (ja) | プログラマブルコントローラ | |
| JP2020150452A (ja) | 制御システムおよび制御装置 | |
| EP0372085A1 (en) | Pmc apparatus | |
| JPH02123006A (ja) | ピッキング指示装置 | |
| CN113508561B (zh) | 控制系统以及控制装置 | |
| JP2000172917A (ja) | 自動販売機の制御装置 | |
| JPH08153005A (ja) | パッチ処理システム | |
| JPS637256A (ja) | 作業指示方式 | |
| JPH04310146A (ja) | 分散処理システムにおけるデータ一元管理方式 | |
| JPH028334B2 (ja) | ||
| JP2000047896A (ja) | 装置固有情報の設定装置 |