JP2735366B2 - データ送受信装置 - Google Patents
データ送受信装置Info
- Publication number
- JP2735366B2 JP2735366B2 JP2197560A JP19756090A JP2735366B2 JP 2735366 B2 JP2735366 B2 JP 2735366B2 JP 2197560 A JP2197560 A JP 2197560A JP 19756090 A JP19756090 A JP 19756090A JP 2735366 B2 JP2735366 B2 JP 2735366B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- gate
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信のデータ送受信装置に利用す
る。
る。
本発明はデータ送受信装置において、 電源投入時にすでに自端末から送信要求信号が与えら
れている場合にはこの送信要求信号の「オン」を所定時
間遅延してデータ送信部に与えることにより、 処理速度の速い端末を接続した場合に対しても充分な
インタバルを取り対応することができるようにしたもの
である。
れている場合にはこの送信要求信号の「オン」を所定時
間遅延してデータ送信部に与えることにより、 処理速度の速い端末を接続した場合に対しても充分な
インタバルを取り対応することができるようにしたもの
である。
第４図は従来例のデータ送受信装置の遅延部のブロッ
ク構成図である。第５図は従来例のデータ送受信装置の
遅延部の各信号波形のタイミングチャートである。
ク構成図である。第５図は従来例のデータ送受信装置の
遅延部の各信号波形のタイミングチャートである。
従来、データ送受信装置は、送信信号を「オフ」した
直後に対向側のデータ送受信装置で余剰データを受信す
ることがあるために、この余剰データを対向側でデータ
と認識しないように端末側からの送信要求信号の「オ
フ」を検出してからあらかじめ定めた時間遅延させてこ
の送信要求信号の「オフ」をデータ送信部に送出し、遅
延した間対向側に所定のパタンを送出し、対向側ではこ
の所定のパタンを検出したら、データと見なさないよう
にする回路を有していた。そのために、送信要求を遅延
させる回路が必要であった。
直後に対向側のデータ送受信装置で余剰データを受信す
ることがあるために、この余剰データを対向側でデータ
と認識しないように端末側からの送信要求信号の「オ
フ」を検出してからあらかじめ定めた時間遅延させてこ
の送信要求信号の「オフ」をデータ送信部に送出し、遅
延した間対向側に所定のパタンを送出し、対向側ではこ
の所定のパタンを検出したら、データと見なさないよう
にする回路を有していた。そのために、送信要求を遅延
させる回路が必要であった。
この回路は、第４図に示すように、カウンタ６は、端
末側からの送信要求信号RTSを入力し、２種類の出力Q
6、Q7の出力信号を送信要求信号としてデータ送信部へ
出力していた。またオアゲート11は端末側の送信要求信
号RTSとデータ送信部から入力される送信可能信号ICSと
を入力し、端末側へ送信可能信号として出力していた。
末側からの送信要求信号RTSを入力し、２種類の出力Q
6、Q7の出力信号を送信要求信号としてデータ送信部へ
出力していた。またオアゲート11は端末側の送信要求信
号RTSとデータ送信部から入力される送信可能信号ICSと
を入力し、端末側へ送信可能信号として出力していた。
しかし、このような従来例のデータ送受信装置では、
端末側の送信要求信号RTSが「オン」状態で、データ送
受信装置を起動した場合にカウンタ６が電源投入時の初
期化信号CLRによりリセットされ送信要求信号IRSが「オ
ン」状態となるために、データ送受信装置が正常に動作
し出す前に、データ送信部がデータを送出しデータ誤り
を起こす可能性がある欠点があった。
端末側の送信要求信号RTSが「オン」状態で、データ送
受信装置を起動した場合にカウンタ６が電源投入時の初
期化信号CLRによりリセットされ送信要求信号IRSが「オ
ン」状態となるために、データ送受信装置が正常に動作
し出す前に、データ送信部がデータを送出しデータ誤り
を起こす可能性がある欠点があった。
また、処理速度の速い端末装置に接続した場合に、第
４図に示す端末側からの送出要求信号RTSは、そのイン
ターバルが速く、第５図に示す部分ｆのように送信要求
信号RTSが「オフ」してから「オン」するまでの時間が
短い。そのために送信要求信号を遅延させる回路を用い
たデータ送受信装置の場合に、端末側の送信要求信号RT
Sでデータ送信部からの送信可能信号を「オフ」信号と
して、一定時間保持ために、第５図に示す送信可能信号
OCSの部分ｇのように端末側に伝わる送信可能信号OCSが
一瞬「オン」してデータが送出されデータ誤りを起こす
欠点があった。
４図に示す端末側からの送出要求信号RTSは、そのイン
ターバルが速く、第５図に示す部分ｆのように送信要求
信号RTSが「オフ」してから「オン」するまでの時間が
短い。そのために送信要求信号を遅延させる回路を用い
たデータ送受信装置の場合に、端末側の送信要求信号RT
Sでデータ送信部からの送信可能信号を「オフ」信号と
して、一定時間保持ために、第５図に示す送信可能信号
OCSの部分ｇのように端末側に伝わる送信可能信号OCSが
一瞬「オン」してデータが送出されデータ誤りを起こす
欠点があった。
本発明は上記の欠点を解決するもので、処理速度の速
い端末を接続した場合に対しても十分なインターバルを
取り対応することができ、電源投入時にすでに送信要求
信号が与えられていてもデータ送受信装置が正常に動作
し出す前にデータ送信部がデータを送出してデータ誤り
を起こすことがないデータ送受信装置を提供することを
目的とする。
い端末を接続した場合に対しても十分なインターバルを
取り対応することができ、電源投入時にすでに送信要求
信号が与えられていてもデータ送受信装置が正常に動作
し出す前にデータ送信部がデータを送出してデータ誤り
を起こすことがないデータ送受信装置を提供することを
目的とする。
本発明は、電源投入時に初期化され自端末から入力す
る送信要求信号の「オフ」をあらかじめ定めた時間遅延
して出力するカウント手段を含む遅延部と、このカウン
ト手段の出力信号を入力し送信可能信号を出力するデー
タ送信部とを備え、上記遅延部は上記送信要求信号に基
づき上記出力された送信可能信号を上記自端末に与える
送出手段を含むデータ送受信装置において、上記遅延部
は電源投入時すでに上記送信要求信号が与えられていた
場合に上記カウント手段の出力信号の「オン」を所定時
間遅延する遅延手段を含むことを特徴とする。
る送信要求信号の「オフ」をあらかじめ定めた時間遅延
して出力するカウント手段を含む遅延部と、このカウン
ト手段の出力信号を入力し送信可能信号を出力するデー
タ送信部とを備え、上記遅延部は上記送信要求信号に基
づき上記出力された送信可能信号を上記自端末に与える
送出手段を含むデータ送受信装置において、上記遅延部
は電源投入時すでに上記送信要求信号が与えられていた
場合に上記カウント手段の出力信号の「オン」を所定時
間遅延する遅延手段を含むことを特徴とする。
また、本願発明は、上記送出手段は上記出力された送
信可能信号の「オフ」を上記送信要求信号が「オフ」に
なると送出し所定時間保持する手段を含むことを特徴と
する。
信可能信号の「オフ」を上記送信要求信号が「オフ」に
なると送出し所定時間保持する手段を含むことを特徴と
する。
さらに、本発明は、上記カウント手段は、上記送信要
求信号を入力Ｃに入力し電源電圧を入力Ｄに入力し初期
化信号と電源電圧との論理積を入力Ｓに入力する第一の
フリップフロップと、上記送信要求信号と上記第一のフ
リップフロップの出力Ｑの信号とを入力する第一のオア
ゲートと、この第一のオアゲートの出力と上記初期化信
号とを入力するナンドゲートと、送信クロック信号を一
方の入力に入力するノアゲートと、このノアゲートの出
力をクロック信号入力に入力し上記ナンドゲートの出力
をリセット入力に入力し一方の出力信号を上記ノアゲー
トの他方の入力に与えこの一方の出力信号の反転信号を
上記第一のフリップフロップの入力Ｒに与えるカウンタ
とを含み、上記遅延手段は、電源電圧を入力Ｄおよび入
力Ｓに入力し初期化信号を入力Ｒに入力し上記カウンタ
の他方の出力信号を入力Ｃに入力する第二のフリップフ
ロップと、上記カウンタの二つの出力信号とこの第二の
フリップフロップの出力の信号とを入力しその論理和
を上記カウント手段の出力信号として出力する３入力オ
アゲートとを含み、上記送出手段は上記第一のフリップ
フロップの出力Ｑの信号と上記出力された送信可能信号
とを入力しその論理和を上記自端末に与える手段を含む
ことができる。
求信号を入力Ｃに入力し電源電圧を入力Ｄに入力し初期
化信号と電源電圧との論理積を入力Ｓに入力する第一の
フリップフロップと、上記送信要求信号と上記第一のフ
リップフロップの出力Ｑの信号とを入力する第一のオア
ゲートと、この第一のオアゲートの出力と上記初期化信
号とを入力するナンドゲートと、送信クロック信号を一
方の入力に入力するノアゲートと、このノアゲートの出
力をクロック信号入力に入力し上記ナンドゲートの出力
をリセット入力に入力し一方の出力信号を上記ノアゲー
トの他方の入力に与えこの一方の出力信号の反転信号を
上記第一のフリップフロップの入力Ｒに与えるカウンタ
とを含み、上記遅延手段は、電源電圧を入力Ｄおよび入
力Ｓに入力し初期化信号を入力Ｒに入力し上記カウンタ
の他方の出力信号を入力Ｃに入力する第二のフリップフ
ロップと、上記カウンタの二つの出力信号とこの第二の
フリップフロップの出力の信号とを入力しその論理和
を上記カウント手段の出力信号として出力する３入力オ
アゲートとを含み、上記送出手段は上記第一のフリップ
フロップの出力Ｑの信号と上記出力された送信可能信号
とを入力しその論理和を上記自端末に与える手段を含む
ことができる。
遅延手段は電源投入時にすでに送信要求信号RTSが与
えられていた場合にカウント手段の出力信号の「オン」
を所定時間遅延する。
えられていた場合にカウント手段の出力信号の「オン」
を所定時間遅延する。
これにより処理速度の速い端末を接続した場合に対し
ても十分なインターバルを取り対応することができる。
ても十分なインターバルを取り対応することができる。
また、発生手段で送信可能信号ICSの「オフ」を送信
要求信号の立上り近くから発生する場合には、電源投入
時にすでに送信要求信号が与えられていてもデータ送受
信装置が正常に動作し出す前にデータ送信部がデータを
送出してデータ誤りを起こすことがなくなる。
要求信号の立上り近くから発生する場合には、電源投入
時にすでに送信要求信号が与えられていてもデータ送受
信装置が正常に動作し出す前にデータ送信部がデータを
送出してデータ誤りを起こすことがなくなる。
本発明の実施例について図面を参照して説明する。第
１図は本発明一実施例データ送受信装置のブロック構成
図である。第２図は本発明のデータ送受信装置の遅延部
のブロック構成図作し出す前にデータ送信部がデータを
送出してデータ誤りを起こすことがなくなる。である。
第１図および第２図において、データ送受信装置は、電
源投入時に初期化され自端末装置20から入力する送信要
求信号RTSの「オフ」をあらかじめ定めた時間遅延して
出力するカンウント手段を含む遅延部31と、このカンウ
ント手段の出力信号を入力し送信可能信号ICSを出力す
るデータ送信部32とを備え、遅延部31は送信要求信号RT
Sに基づき送信可能信号OCSを自端末装置20に与える送出
手段を含む。
１図は本発明一実施例データ送受信装置のブロック構成
図である。第２図は本発明のデータ送受信装置の遅延部
のブロック構成図作し出す前にデータ送信部がデータを
送出してデータ誤りを起こすことがなくなる。である。
第１図および第２図において、データ送受信装置は、電
源投入時に初期化され自端末装置20から入力する送信要
求信号RTSの「オフ」をあらかじめ定めた時間遅延して
出力するカンウント手段を含む遅延部31と、このカンウ
ント手段の出力信号を入力し送信可能信号ICSを出力す
るデータ送信部32とを備え、遅延部31は送信要求信号RT
Sに基づき送信可能信号OCSを自端末装置20に与える送出
手段を含む。
ここで本発明の特徴とするところは、遅延部31は電源
投入時すでに送信要求信号RTSが与えられていた場合に
上記カウント手段の出力信号の「オン」を所定時間遅延
する遅延手段を含むことにある。
投入時すでに送信要求信号RTSが与えられていた場合に
上記カウント手段の出力信号の「オン」を所定時間遅延
する遅延手段を含むことにある。
また、本発明は、上記送出手段は送信可能信号ICSの
「オフ」を送信要求信号RTSの立上り近くから発生させ
る手段を含む。
「オフ」を送信要求信号RTSの立上り近くから発生させ
る手段を含む。
さらに、本発明は、上記カウント手段は、電源電圧と
初期化信号CLRと入力するアンドゲート１と、送信要求
信号RTSを入力Ｃに入力し電源電を入力Ｄに入力しアン
ドゲート１の出力信号を入力Ｓに入力する第一のフリッ
プフロップとしてフリップフロップ２と、送信要求信号
RTSとフリップフロップ２の出力Ｑの信号とを入力する
第一のオアゲートとしてオアゲート３と、オアゲート３
の出力と初期化信号CLRとを入力するナンドゲート４
と、送信クロック信号STを一方の入力に入力するノアゲ
ート５と、ノアゲート５の出力をクロック信号入力に入
力したナンドゲート４の出力をリセット入力Ｒに入力し
出力Q7の信号をノアゲート５の他方の入力に与え出力Q7
の信号の反転信号をフリップフロップ２の入力Ｒに与え
るカウンタ６とを含み、上記遅延手段は、電源電圧を入
力Ｄおよび入力Ｓに入力し、初期化信号CLRを入力Ｒに
入力しカウンタ６の他方の出力Q6の信号を入力Ｃに入力
するフリップフロップ７と、カウンタ６の二つの出力Q
6、Q7の信号とフリップフロップ７の出力の信号とを
入力しその論理和を送信要求信号IRSとして出力する３
入力オアゲート８とを含み、上記送出手段はフリップフ
ロップ２の出力Ｑの信号と送信可能信号ICSとを入力し
その論理和を自端末装置20に与える手段を含む。
初期化信号CLRと入力するアンドゲート１と、送信要求
信号RTSを入力Ｃに入力し電源電を入力Ｄに入力しアン
ドゲート１の出力信号を入力Ｓに入力する第一のフリッ
プフロップとしてフリップフロップ２と、送信要求信号
RTSとフリップフロップ２の出力Ｑの信号とを入力する
第一のオアゲートとしてオアゲート３と、オアゲート３
の出力と初期化信号CLRとを入力するナンドゲート４
と、送信クロック信号STを一方の入力に入力するノアゲ
ート５と、ノアゲート５の出力をクロック信号入力に入
力したナンドゲート４の出力をリセット入力Ｒに入力し
出力Q7の信号をノアゲート５の他方の入力に与え出力Q7
の信号の反転信号をフリップフロップ２の入力Ｒに与え
るカウンタ６とを含み、上記遅延手段は、電源電圧を入
力Ｄおよび入力Ｓに入力し、初期化信号CLRを入力Ｒに
入力しカウンタ６の他方の出力Q6の信号を入力Ｃに入力
するフリップフロップ７と、カウンタ６の二つの出力Q
6、Q7の信号とフリップフロップ７の出力の信号とを
入力しその論理和を送信要求信号IRSとして出力する３
入力オアゲート８とを含み、上記送出手段はフリップフ
ロップ２の出力Ｑの信号と送信可能信号ICSとを入力し
その論理和を自端末装置20に与える手段を含む。
このような構成のデータ送受信装置の動作について説
明する。第３図は本発明のデータ送受信装置の遅延部の
各信号波形のタイミングチャートである。第２図および
第３図において、受信クロック信号STは、ノアゲート５
を経由してカウンタ６のクロック信号入力Ｃに入力され
る。カウンタ６の出力Q6の信号をクロック信号入力Ｃに
入力するフリップフロップ７の出力の信号とカウンタ
６の出力Q6、Q7の信号とが３入力オアゲート８に入力
し、送信要求信号IRSとして出力される。カウンタ６
は、送信クロック信号STをノアゲート５を介して入力す
ることによりカウント動作がされる。フリップフロップ
２は、電源電圧を入力Ｄに入力し、初期化信号CLRと電
源電圧との論理積を入力Ｓに入力し初期化する。フリッ
プフロップ７は、データ送受信装置の初期化信号CLRを
入力Ｒに入力されるとリセットされ、また電源電圧が入
力Ｄ、Ｓに入力されるとセットされる。ナンドゲート４
は、オアゲート３を経由して入力した端末からの送信要
求信号RTSと初期化信号CLRとを入力しその否定論理積を
カンウンタ６の入力Ｒに与えてリセットする。ノアゲー
ト５は、カウンタ６の出力Q7の信号と端末からの送信ク
ロック信号STとを入力しその否定論理和をクロック信号
としてカウンタ６の入力Ｃに与える。フリップフロップ
２は、カウンタ６のQ7の信号の反転信号を入力し、出力
Ｑの信号をオアゲート３およびナンドゲート４を経由し
てカウンタ６の入力Ｒに与える。
明する。第３図は本発明のデータ送受信装置の遅延部の
各信号波形のタイミングチャートである。第２図および
第３図において、受信クロック信号STは、ノアゲート５
を経由してカウンタ６のクロック信号入力Ｃに入力され
る。カウンタ６の出力Q6の信号をクロック信号入力Ｃに
入力するフリップフロップ７の出力の信号とカウンタ
６の出力Q6、Q7の信号とが３入力オアゲート８に入力
し、送信要求信号IRSとして出力される。カウンタ６
は、送信クロック信号STをノアゲート５を介して入力す
ることによりカウント動作がされる。フリップフロップ
２は、電源電圧を入力Ｄに入力し、初期化信号CLRと電
源電圧との論理積を入力Ｓに入力し初期化する。フリッ
プフロップ７は、データ送受信装置の初期化信号CLRを
入力Ｒに入力されるとリセットされ、また電源電圧が入
力Ｄ、Ｓに入力されるとセットされる。ナンドゲート４
は、オアゲート３を経由して入力した端末からの送信要
求信号RTSと初期化信号CLRとを入力しその否定論理積を
カンウンタ６の入力Ｒに与えてリセットする。ノアゲー
ト５は、カウンタ６の出力Q7の信号と端末からの送信ク
ロック信号STとを入力しその否定論理和をクロック信号
としてカウンタ６の入力Ｃに与える。フリップフロップ
２は、カウンタ６のQ7の信号の反転信号を入力し、出力
Ｑの信号をオアゲート３およびナンドゲート４を経由し
てカウンタ６の入力Ｒに与える。
フリップフロップ７は、電源投入時に送信要求信号RT
Sがすでに与えられている場合に、電源投入時に入力Ｃ
にカウンタ６の出力Q6の信号を入力し出力の信号を信
号線S1を介して３入力オアゲート８に与える。３入力オ
アゲート８は、カウンタ６の出力Q6、Q7の信号とこの信
号より所定時間遅延したフリップフロップ７の出力の
論理和を送信要求信号IRSとしてデータ送信部に与える
ために、第３図でａに示す電源投入後ある一定軸関送信
要求信号IRSはオフに保持される。このため、電源投入
時にデータ送受信装置が正常に動作し出す前にデータ送
信部32がデータを送出してデータ誤りを起こすことがな
い。なお、カウンタ６の動作は従来と同様であり、送信
要求信号IRSがオフになったことを検出して一定時間送
信要求信号IRSをオフに保持する。
Sがすでに与えられている場合に、電源投入時に入力Ｃ
にカウンタ６の出力Q6の信号を入力し出力の信号を信
号線S1を介して３入力オアゲート８に与える。３入力オ
アゲート８は、カウンタ６の出力Q6、Q7の信号とこの信
号より所定時間遅延したフリップフロップ７の出力の
論理和を送信要求信号IRSとしてデータ送信部に与える
ために、第３図でａに示す電源投入後ある一定軸関送信
要求信号IRSはオフに保持される。このため、電源投入
時にデータ送受信装置が正常に動作し出す前にデータ送
信部32がデータを送出してデータ誤りを起こすことがな
い。なお、カウンタ６の動作は従来と同様であり、送信
要求信号IRSがオフになったことを検出して一定時間送
信要求信号IRSをオフに保持する。
また送信要求信号RTSがフリップフロップ２のクロッ
ク入力Ｃとして入力され、送信要求信号RTSのオフを検
出している。このフリップフロップ２の出力が信号線S2
によってオアゲート９へ入力され、フリップフロップ２
がリセットされるまでこのフリップフロップ２の出力Ｑ
は保持されるため、第３図のｂ、ｃに示すように確実に
送信可能信号OCSはオフに保持される。これにより、第
５図のｇに示すように瞬間的に送信可能信号OCSがオン
することはなくなり、一定の間隔を保つことができ、処
理速度の速い端末を接続した場合に対しても十分対応で
きる。
ク入力Ｃとして入力され、送信要求信号RTSのオフを検
出している。このフリップフロップ２の出力が信号線S2
によってオアゲート９へ入力され、フリップフロップ２
がリセットされるまでこのフリップフロップ２の出力Ｑ
は保持されるため、第３図のｂ、ｃに示すように確実に
送信可能信号OCSはオフに保持される。これにより、第
５図のｇに示すように瞬間的に送信可能信号OCSがオン
することはなくなり、一定の間隔を保つことができ、処
理速度の速い端末を接続した場合に対しても十分対応で
きる。
以上説明したように、本発明は、処理速度の速い端末
を接続した場合に対しても十分なインターバルを取り対
応することができる優れた効果がある。
を接続した場合に対しても十分なインターバルを取り対
応することができる優れた効果がある。
さらに、電源投入時にすでに送信要求信号が与えられ
ていてもデータ送受信装置が正常に動作し出す前にデー
タ送信部がデータを送出してデータ誤りを起こすことが
ない利点がある。
ていてもデータ送受信装置が正常に動作し出す前にデー
タ送信部がデータを送出してデータ誤りを起こすことが
ない利点がある。
第１図は本発明一実施例データ送受信装置のブロック構
成図。 第２図は本発明のデータ送受信装置の遅延部のブロック
構成図。 第３図は本発明のデータ送受信装置の遅延部の各部信号
波形のタイミングチャート。 第４図は従来例のデータ送受信装置の遅延部のブロック
構成図。 第５図は従来例のデータ送受信装置の遅延部の各部信号
波形のタイミングチャート。 １……アンドゲート、２、７……フリップフロップ、
３、９、11、12……オアゲート、４……ナンドゲート、
５……ノアゲート、６……カウンタ、８……３入力オア
ゲート、20……端末装置、30……データ送受信装置、31
……遅延部、32……データ送信部、33……データ受信
部、CLR……初期化信号、ICS、OCS……送信可能信号、I
RS、RTS……送信要求信号、S1、S2……信号線、ST……
送信クロック信号。
成図。 第２図は本発明のデータ送受信装置の遅延部のブロック
構成図。 第３図は本発明のデータ送受信装置の遅延部の各部信号
波形のタイミングチャート。 第４図は従来例のデータ送受信装置の遅延部のブロック
構成図。 第５図は従来例のデータ送受信装置の遅延部の各部信号
波形のタイミングチャート。 １……アンドゲート、２、７……フリップフロップ、
３、９、11、12……オアゲート、４……ナンドゲート、
５……ノアゲート、６……カウンタ、８……３入力オア
ゲート、20……端末装置、30……データ送受信装置、31
……遅延部、32……データ送信部、33……データ受信
部、CLR……初期化信号、ICS、OCS……送信可能信号、I
RS、RTS……送信要求信号、S1、S2……信号線、ST……
送信クロック信号。
Claims (2)
- 【請求項１】電源投入時に初期化され自端末から入力す
る送信要求信号の「オフ」をあらかじめ定めた時間遅延
して出力するカウント手段を含む遅延部と、このカウン
ト手段の出力信号を入力し送信可能信号を出力するデー
タ送信部とを備え、 上記遅延部は上記送信要求信号に基づき上記出力された
送信可能信号を上記自端末に与える送出手段を含む データ送受信装置において、 上記遅延部は電源投入時すでに上記送信要求信号が与え
られていた場合に上記カンウント手段の出力信号の「オ
ン」を所定時間遅延する遅延手段を含み、 上記送出手段は、入力する上記送信要求信号が「オフ」
となると、上記送信可能信号の「オフ」を出力して所定
時間保持する手段を含む ことを特徴とするデータ送受信装置。 - 【請求項２】上記カウント手段は、上記送信要求信号を
入力Ｃに入力し電源電圧を入力Ｄに入力し初期化信号と
電源電圧との論理積を入力Ｓに入力する第一のフリップ
フロップと、上記送信要求信号と上記第一のフリップフ
ロップの出力Ｑの信号とを入力する第一のオアゲート
と、この第一のオアゲートの出力と上記初期化信号とを
入力するナンドゲートと、送信クロック信号を一方の入
力に入力するノアゲート、このノアゲートの出力をクロ
ック信号入力に入力し上記ナンドゲートの出力をリセッ
ト入力に入力し一方の出力信号を上記ノアゲートの他方
の入力に与えこの一方の出力信号の反転信号を上記第一
のフリップフロップの入力Ｒに与えるカウンタとを含
み、上記遅延手段は、電源電圧を入力Ｄおよび入力Ｓに
入力し初期化信号を入力Ｒに入力し上記カウンタの他方
の出力信号を入力Ｃに入力する第二のフリップフロップ
と、上記カウンタの二つの出力信号とこの第二のフリッ
プフロップの出力の信号とを入力しその論理和を上記
カウント手段の出力信号として出力する３入力オアゲー
トとを含み、上記送出手段は上記第一のフリップフロッ
プの出力Ｑの信号と上記出力された送信可能信号とを入
力しその論理和を上記自端末に与える手段を含む請求項
１記載のデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197560A JP2735366B2 (ja) | 1990-07-25 | 1990-07-25 | データ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197560A JP2735366B2 (ja) | 1990-07-25 | 1990-07-25 | データ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0483442A JPH0483442A (ja) | 1992-03-17 |
| JP2735366B2 true JP2735366B2 (ja) | 1998-04-02 |
Family
ID=16376531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197560A Expired - Lifetime JP2735366B2 (ja) | 1990-07-25 | 1990-07-25 | データ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735366B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831890B2 (ja) * | 1989-08-08 | 1996-03-27 | 富士通株式会社 | モデムプール接続方式 |
-
1990
- 1990-07-25 JP JP2197560A patent/JP2735366B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0483442A (ja) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4134073A (en) | Clock system having adaptive synchronization feature | |
| US4756006A (en) | Bus transceiver | |
| US7174473B2 (en) | Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol | |
| US4409671A (en) | Data processor having single clock pin | |
| JP2735366B2 (ja) | データ送受信装置 | |
| JP4356051B2 (ja) | データを交換するための方法および装置 | |
| JP2563679B2 (ja) | 双方向入出力信号分離回路 | |
| JPH0629799A (ja) | パルス列発生回路 | |
| US4941157A (en) | Slow peripheral handshake interface circuit | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| RU2017213C1 (ru) | Устройство для сопряжения электронной вычислительной машины с бытовым магнитофоном | |
| JP3069107B2 (ja) | テストモード設定回路装置 | |
| RU2000603C1 (ru) | Микропроцессорна система | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| KR0146742B1 (ko) | 시분할 메모리 엑세스 장치 | |
| KR0176446B1 (ko) | 데이터중계제어신호 중계회로 | |
| SU1372355A1 (ru) | Буферный повторитель | |
| KR910008415B1 (ko) | 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로 | |
| SU1381515A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
| KR19990005459A (ko) | 플립 플롭 회로 | |
| JPS6184199A (ja) | デ−タ転送装置 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JPS62110315A (ja) | パルス発生回路 | |
| JPH08298531A (ja) | 信号伝送システム及び伝送装置 | |
| JPH0560134B2 (ja) |