JP2734889B2 - パケットスイッチ - Google Patents
パケットスイッチInfo
- Publication number
- JP2734889B2 JP2734889B2 JP19797292A JP19797292A JP2734889B2 JP 2734889 B2 JP2734889 B2 JP 2734889B2 JP 19797292 A JP19797292 A JP 19797292A JP 19797292 A JP19797292 A JP 19797292A JP 2734889 B2 JP2734889 B2 JP 2734889B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- input
- port
- switch
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパケットスイッチに関
し、特に必要に応じてバッファ・メモリの容量を変える
ことが可能な構造を持つパケットスイッチに関する。
し、特に必要に応じてバッファ・メモリの容量を変える
ことが可能な構造を持つパケットスイッチに関する。
【０００２】
【従来の技術】図３は従来のパケットスイッチの一例を
示すブロック図である。図３を参照すると、複数の入力
ポート（ＰＩ）２０６，…，２０７を時分割多重する時
分割多重バス（ＴＤＢ）２０１と、出力ポート（ＰＯ）
２０８，…，２０９ごとに配置されたアドレス・フィル
タ回路（ＡＦＬ）２０２，…，２０３と、バッファ・メ
モリ（ＢＦＭ）２０４，…，２０５とを備えている。そ
して、複数のＰＩ２０６，…，２０７から入力するパケ
ットはＴＤＢ２０１上に多重化され、アドレス情報に従
いＡＦＬ２０２，…，２０３により該当アドレスを持つ
パケットのみがＢＦＭ２０４，…，２０５に蓄積され、
ＰＯ２０８，…，２０９から出力することによりパケッ
トの交換を行っている。
示すブロック図である。図３を参照すると、複数の入力
ポート（ＰＩ）２０６，…，２０７を時分割多重する時
分割多重バス（ＴＤＢ）２０１と、出力ポート（ＰＯ）
２０８，…，２０９ごとに配置されたアドレス・フィル
タ回路（ＡＦＬ）２０２，…，２０３と、バッファ・メ
モリ（ＢＦＭ）２０４，…，２０５とを備えている。そ
して、複数のＰＩ２０６，…，２０７から入力するパケ
ットはＴＤＢ２０１上に多重化され、アドレス情報に従
いＡＦＬ２０２，…，２０３により該当アドレスを持つ
パケットのみがＢＦＭ２０４，…，２０５に蓄積され、
ＰＯ２０８，…，２０９から出力することによりパケッ
トの交換を行っている。
【０００３】
【発明が解決しようとする課題】この従来のパケットス
イッチは、バッファ・メモリの容量に対する拡張性が悪
く、一旦スイッチを作った後に容量拡大が必要となった
場合には、スイッチの後段に別のバッファ・メモリを配
置するなどほ措置が必要となり、効率的でない。一方、
パケットスイッチのＬＳＩ化等を考えると、パケットス
イッチでのバッファ・メモリの容量拡張可能な構造が望
まれるが、従来のパケットスイッチはこの要望を満たせ
ないという問題点があった。
イッチは、バッファ・メモリの容量に対する拡張性が悪
く、一旦スイッチを作った後に容量拡大が必要となった
場合には、スイッチの後段に別のバッファ・メモリを配
置するなどほ措置が必要となり、効率的でない。一方、
パケットスイッチのＬＳＩ化等を考えると、パケットス
イッチでのバッファ・メモリの容量拡張可能な構造が望
まれるが、従来のパケットスイッチはこの要望を満たせ
ないという問題点があった。
【０００４】
【課題を解決するための手段】本発明によれば、複数の
入力ポートと複数の出力ポートとを有し、前記入力ポー
トから入力したパケットをアドレス情報に従い前記出力
ポートから出力するパケットスイッチにおいて、前記入
力ポートからの入力パケットを時分割多重する 時分割多
重バスと、前記出力ポートごとに前記時分割多重バス上
のパケットのアドレス情報をチェックして該当するアド
レスを持つパケットのみを通過させるアドレス・フィル
タ回路と、前記出力ポートごとに前記パケットを蓄積す
るバッファ・メモリと、前記入力ポートごとの前記入力
パケットを前記時分割多重バスおよび前記アドレス・フ
ィルタ回路をバイパスさせて同一ポート番号の前記バッ
ファ・メモリに蓄積させる経路選択用スイッチとを備え
ることを特徴とするパケットスイッチが得られる。
入力ポートと複数の出力ポートとを有し、前記入力ポー
トから入力したパケットをアドレス情報に従い前記出力
ポートから出力するパケットスイッチにおいて、前記入
力ポートからの入力パケットを時分割多重する 時分割多
重バスと、前記出力ポートごとに前記時分割多重バス上
のパケットのアドレス情報をチェックして該当するアド
レスを持つパケットのみを通過させるアドレス・フィル
タ回路と、前記出力ポートごとに前記パケットを蓄積す
るバッファ・メモリと、前記入力ポートごとの前記入力
パケットを前記時分割多重バスおよび前記アドレス・フ
ィルタ回路をバイパスさせて同一ポート番号の前記バッ
ファ・メモリに蓄積させる経路選択用スイッチとを備え
ることを特徴とするパケットスイッチが得られる。
【０００５】また、前記出力ポートを未使用の前記入力
ポートに接続し、この入力ポートから入力した前記パケ
ットを前記経路選択用スイッチにより前記時分割多重バ
スおよび前記アドレス・フィルタ回路をバイパスさせて
前記バッファ・メモリに直接蓄積させることを特徴とす
るパケットスイッチが得られる。
ポートに接続し、この入力ポートから入力した前記パケ
ットを前記経路選択用スイッチにより前記時分割多重バ
スおよび前記アドレス・フィルタ回路をバイパスさせて
前記バッファ・メモリに直接蓄積させることを特徴とす
るパケットスイッチが得られる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明のパケットスイッチの一実施例を示す
ブロック図である。
る。図１は本発明のパケットスイッチの一実施例を示す
ブロック図である。
【０００７】図１を参照すると、本実施例のパケットス
イッチは複数のＰＩ１０８，…，１０９から入力したパ
ケットを時分割多重するＴＤＢ１０１と、ＰＯ１１０，
…，１１１ごとにＴＤＢ１０１上のパケットのアドレス
情報をチェックして該当するアドレスを持つパケットの
みを通過させるＡＦＬ１０２，…，１０３と、ＰＯ１１
０，…，１１１ごとにパケットを蓄積するＢＦＭ１０
４，…，１０５と、経路選択用スイッチ（ＳＷ）１０
６，…，１０７とを備えている。そして、ＢＦＭ１０
４，…，１０５はオーバーフローしたときにオーバーフ
ローフラグ１１２，…，１１３を立ててスイッチ外部に
オーバーフローしたことを通知する。また、スイッチ外
部から出力停止指示信号１１４，…，１１５を入力して
ＢＦＭ１０４，…，１０５の出力を停止させる。さら
に、ＳＷ１０６，…，１０７はＰＯ１１０，…，１１１
ごとに、ＴＤＢ１０１およびＡＦＬ１０２を通過して実
際のパケット交換を行う経路と、ＴＤＢ１０１およびＡ
ＦＬ１０２をバイパスさせてＰＩ１０８，…，１０９か
らＢＦＭ１０４，…，１０５へパケットを直接入力する
経路とを自由に選択して切り替えることができる。これ
により、本実施例のパケットスイッチは各ポートごとに
パケットスイッチの機能の設定と、バッファメモリのみ
の機能の設定とが可能となる。
イッチは複数のＰＩ１０８，…，１０９から入力したパ
ケットを時分割多重するＴＤＢ１０１と、ＰＯ１１０，
…，１１１ごとにＴＤＢ１０１上のパケットのアドレス
情報をチェックして該当するアドレスを持つパケットの
みを通過させるＡＦＬ１０２，…，１０３と、ＰＯ１１
０，…，１１１ごとにパケットを蓄積するＢＦＭ１０
４，…，１０５と、経路選択用スイッチ（ＳＷ）１０
６，…，１０７とを備えている。そして、ＢＦＭ１０
４，…，１０５はオーバーフローしたときにオーバーフ
ローフラグ１１２，…，１１３を立ててスイッチ外部に
オーバーフローしたことを通知する。また、スイッチ外
部から出力停止指示信号１１４，…，１１５を入力して
ＢＦＭ１０４，…，１０５の出力を停止させる。さら
に、ＳＷ１０６，…，１０７はＰＯ１１０，…，１１１
ごとに、ＴＤＢ１０１およびＡＦＬ１０２を通過して実
際のパケット交換を行う経路と、ＴＤＢ１０１およびＡ
ＦＬ１０２をバイパスさせてＰＩ１０８，…，１０９か
らＢＦＭ１０４，…，１０５へパケットを直接入力する
経路とを自由に選択して切り替えることができる。これ
により、本実施例のパケットスイッチは各ポートごとに
パケットスイッチの機能の設定と、バッファメモリのみ
の機能の設定とが可能となる。
【０００８】図２は本実施例のパケットスイッチにおけ
るバッファ・メモリの容量を拡張した例を示すブロック
図で、パケットスイッチの２ポート分を使用してバッフ
ァ・メモリの容量を２倍に拡張した例を示す。図２にお
いて、ＰＩ１０８からの入力パケットを、他の入力ポー
トからの入力パケットと時分割多重し、ＡＦＬ１０２か
ら該当アドレスを持つパケットのみをＳＷ１０６（実
線）を通してＢＦＭ１０４に蓄積する。ＢＦＭ１０４に
蓄積されたパケットをＰＯ１１０からＰＩ１０９に入力
し、ＳＷ１０７によってＡＦＬ１０３をバイパスさせて
ＰＩ１０９からＳＷ１０７（実線）を通して直接ＢＦＭ
１０に入力して蓄積する。また、ＢＦＭ１０５のオーバ
ーフローフラグ１１３をＢＦＭ１０４からの出力停止指
示信号１１４としてＢＦＭ１０４に入力することで、Ｂ
ＦＭ１０４とＢＦＭ１０５とはカスケード接続されてバ
ッファ・メモリの容量は２倍に拡張される。さらに、本
実施例のパケットスイッチを複数個使用すれば、入出力
ポート数およびバッファ・メモリの容量を自由に拡張す
ることができる。
るバッファ・メモリの容量を拡張した例を示すブロック
図で、パケットスイッチの２ポート分を使用してバッフ
ァ・メモリの容量を２倍に拡張した例を示す。図２にお
いて、ＰＩ１０８からの入力パケットを、他の入力ポー
トからの入力パケットと時分割多重し、ＡＦＬ１０２か
ら該当アドレスを持つパケットのみをＳＷ１０６（実
線）を通してＢＦＭ１０４に蓄積する。ＢＦＭ１０４に
蓄積されたパケットをＰＯ１１０からＰＩ１０９に入力
し、ＳＷ１０７によってＡＦＬ１０３をバイパスさせて
ＰＩ１０９からＳＷ１０７（実線）を通して直接ＢＦＭ
１０に入力して蓄積する。また、ＢＦＭ１０５のオーバ
ーフローフラグ１１３をＢＦＭ１０４からの出力停止指
示信号１１４としてＢＦＭ１０４に入力することで、Ｂ
ＦＭ１０４とＢＦＭ１０５とはカスケード接続されてバ
ッファ・メモリの容量は２倍に拡張される。さらに、本
実施例のパケットスイッチを複数個使用すれば、入出力
ポート数およびバッファ・メモリの容量を自由に拡張す
ることができる。
【０００９】
【発明の効果】以上説明したように本発明のパケットス
イッチは、各ポートごとにパケットスイッチの機能とバ
ッファ・メモリのみの機能を自由に選択でき、またバッ
ファ・メモリの容量の拡張を自由に行うことができると
いう効果を有する。
イッチは、各ポートごとにパケットスイッチの機能とバ
ッファ・メモリのみの機能を自由に選択でき、またバッ
ファ・メモリの容量の拡張を自由に行うことができると
いう効果を有する。
【図１】本発明のパケットスイッチの一実施例を示すブ
ロック図である。
ロック図である。
【図２】本実施例のパケットスイッチにおけるバッファ
・メモリの容量を拡張した例を示すブロック図である。
・メモリの容量を拡張した例を示すブロック図である。
【図３】従来のパケットスイッチの一例を示すブロック
図である。
図である。
１０１，１０２ 時分割多重バス（ＴＤＢ） １０２，…，１０３，２０２，…，２０３ アドレス
・フィルタ回路（ＡＦＬ） １０４，…，１０５，２０４，…，２０５ バッファ
・メモリ（ＢＦＭ） １０６，…，１０７ 経路選択用スイッチ（ＳＷ） １０８，…，１０９，２０６，…，２０７ 入力ポー
ト（ＰＩ） １１０，…，１１１，２０８，…，２０９ 出力ポー
ト（ＰＯ） １１２，…，１１３ オーバーフローフラグ １１４，…，１１５ 出力停止指示信号
・フィルタ回路（ＡＦＬ） １０４，…，１０５，２０４，…，２０５ バッファ
・メモリ（ＢＦＭ） １０６，…，１０７ 経路選択用スイッチ（ＳＷ） １０８，…，１０９，２０６，…，２０７ 入力ポー
ト（ＰＩ） １１０，…，１１１，２０８，…，２０９ 出力ポー
ト（ＰＯ） １１２，…，１１３ オーバーフローフラグ １１４，…，１１５ 出力停止指示信号
Claims (2)
- 【請求項１】 複数の入力ポートと複数の出力ポートと
を有し、前記入力ポートから入力したパケットをアドレ
ス情報に従い前記出力ポートから出力するパケットスイ
ッチにおいて、前記入力ポートからの入力パケットを時
分割多重する時分割多重バスと、前記出力ポートごとに
前記時分割多重バス上のパケットのアドレス情報をチェ
ックして該当するアドレスを持つパケットのみを通過さ
せるアドレス・フィルタ回路と、前記出力ポートごとに
前記パケットを蓄積するバッファ・メモリと、前記入力
ポートごとの前記入力パケットを前記時分割多重バスお
よび前記アドレス・フィルタ回路をバイパスさせて同一
ポート番号の前記バッファ・メモリに蓄積させる経路選
択用スイッチとを備えることを特徴とするパケットスイ
ッチ。 - 【請求項２】 前記出力ポートを未使用の前記入力ポー
トに接続し、この入力ポートから入力した前記パケット
を前記経路選択用スイッチにより前記時分割多重バスお
よび前記アドレス・フィルタ回路をバイパスさせて前記
バッファ・メモリに直接蓄積させることを特徴とする請
求項１記載のパケットスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19797292A JP2734889B2 (ja) | 1992-07-24 | 1992-07-24 | パケットスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19797292A JP2734889B2 (ja) | 1992-07-24 | 1992-07-24 | パケットスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646088A JPH0646088A (ja) | 1994-02-18 |
| JP2734889B2 true JP2734889B2 (ja) | 1998-04-02 |
Family
ID=16383390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19797292A Expired - Lifetime JP2734889B2 (ja) | 1992-07-24 | 1992-07-24 | パケットスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734889B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0313986D0 (en) | 2003-06-17 | 2003-07-23 | Zarlink Semiconductor Inc | Data memory extension for use in double buffered TDM switches |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2697477B2 (ja) * | 1992-05-06 | 1998-01-14 | 日本電気株式会社 | パケットスイッチ |
-
1992
- 1992-07-24 JP JP19797292A patent/JP2734889B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646088A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915323B2 (ja) | パケット交換機およびその拡張モジュール | |
| US20060209899A1 (en) | Switch for integrated telecommunication networks | |
| JPH05502356A (ja) | 多重化方式用スイッチ | |
| GB2303274A (en) | Switching apparatus | |
| JP2734889B2 (ja) | パケットスイッチ | |
| JPH08102749A (ja) | Ａｔｍスイッチ及びａｔｍスイッチによるパス張り替え方法 | |
| US7356025B2 (en) | Switching apparatus for switching data between bitstreams | |
| JP3133234B2 (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| US4146748A (en) | Switching arrangement for pulse code modulation time division switching systems | |
| US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
| US4399369A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
| JPH0936868A (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| US4402077A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
| JP4000218B2 (ja) | 伝送装置及び伝送方法 | |
| JP3116574B2 (ja) | スイッチの制御方法 | |
| EP0848892A1 (en) | Switch with one-bit resolution | |
| JPH04502842A (ja) | ディジタル式選択器を通してデータ情報を切り換えるための方法並びに装置 | |
| JPH11252086A (ja) | セル分割形ａｔｍスイッチ | |
| JP2970583B2 (ja) | 時分割多重時間スイッチ装置 | |
| JPH08335944A (ja) | 共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置 | |
| JPH0591074A (ja) | デイジタルクロスコネクト装置 | |
| JPS63287294A (ja) | 回線・パケット複合スイッチ方式 | |
| JP2741110B2 (ja) | スイッチングシステム | |
| JPH02284542A (ja) | セル交換装置 | |
| JP2001257689A (ja) | Ａｔｍスイッチ及びａｔｍ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |