JPH08335944A - 共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置 - Google Patents
共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置Info
- Publication number
- JPH08335944A JPH08335944A JP14360595A JP14360595A JPH08335944A JP H08335944 A JPH08335944 A JP H08335944A JP 14360595 A JP14360595 A JP 14360595A JP 14360595 A JP14360595 A JP 14360595A JP H08335944 A JPH08335944 A JP H08335944A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- data
- input data
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 入力データ量の違いに応じてメモリ容量を増
設し、各種の通信システムに適した共有メモリ型スイッ
チングシステムを構築する。 【構成】 入力データをそれぞれの方路へ対応して出力
する共有メモリ型スイッチング装置１１と、この共有メ
モリ型スイッチング装置１１に接続され入力データ量に
応じてメモリ容量を増設する１又は複数の増設メモリ１
２とを備えて構成されるシステムである。共有メモリ型
スイッチング装置１１には、接続された増設メモリ１２
を認識し、その接続により増えたメモリ領域に自己のメ
モリ領域と同様にアクセスし得る機能を備えた。
設し、各種の通信システムに適した共有メモリ型スイッ
チングシステムを構築する。 【構成】 入力データをそれぞれの方路へ対応して出力
する共有メモリ型スイッチング装置１１と、この共有メ
モリ型スイッチング装置１１に接続され入力データ量に
応じてメモリ容量を増設する１又は複数の増設メモリ１
２とを備えて構成されるシステムである。共有メモリ型
スイッチング装置１１には、接続された増設メモリ１２
を認識し、その接続により増えたメモリ領域に自己のメ
モリ領域と同様にアクセスし得る機能を備えた。
Description
【０００１】
【産業上の利用分野】本発明は、広帯域ISDNにおけるAT
M伝送や高速パケット通信等に用いる共有メモリ型スイ
ッチングシステム及び共有メモリ型スイッチング装置に
関するものである。
M伝送や高速パケット通信等に用いる共有メモリ型スイ
ッチングシステム及び共有メモリ型スイッチング装置に
関するものである。
【０００２】
参考文献『遠藤 昇ほか「バッファを共通化したATM交
換用メモリスイッチ」電子情報通信学会論文誌 B−I
Vol.J72−B−I pp.1062-1068 No.11 1989年11月』 従来のスイッチング装置としては上記文献に開示される
ようなものがあった。図２にこのスイッチング装置の概
略構成を示す。図中の符号１は入力ポート、２は出力ポ
ート、３は多重部、４はメモリ、５は分離部、６はメモ
リ制御部をそれぞれ表わしている。
換用メモリスイッチ」電子情報通信学会論文誌 B−I
Vol.J72−B−I pp.1062-1068 No.11 1989年11月』 従来のスイッチング装置としては上記文献に開示される
ようなものがあった。図２にこのスイッチング装置の概
略構成を示す。図中の符号１は入力ポート、２は出力ポ
ート、３は多重部、４はメモリ、５は分離部、６はメモ
リ制御部をそれぞれ表わしている。
【０００３】この構成により、複数の入力ポート１から
の入力データ（ATMセルデータ、パケット等）は多重部
３にて多重化され、メモリ制御部６によってメモリ４に
格納される。なおこの制御は、入力データに付与された
出力ポート情報を基に行われる。出力データは、同じく
メモリ制御部６の制御によってメモリ４から読み出さ
れ、分離部５によって各々の出力ポート２へ出力され
る。このようにして入力データの振り分け（スイッチン
グ）が行われる。
の入力データ（ATMセルデータ、パケット等）は多重部
３にて多重化され、メモリ制御部６によってメモリ４に
格納される。なおこの制御は、入力データに付与された
出力ポート情報を基に行われる。出力データは、同じく
メモリ制御部６の制御によってメモリ４から読み出さ
れ、分離部５によって各々の出力ポート２へ出力され
る。このようにして入力データの振り分け（スイッチン
グ）が行われる。
【０００４】
【発明が解決しようとする課題】通常、この種のスイッ
チング装置では、主要な性能パラメータの一つであるセ
ル損失率特性は、内部のメモリに格納できるセル（セル
の他にパケット等もあるが、ここでは“セル”で統一す
る）の最大数で決定される。
チング装置では、主要な性能パラメータの一つであるセ
ル損失率特性は、内部のメモリに格納できるセル（セル
の他にパケット等もあるが、ここでは“セル”で統一す
る）の最大数で決定される。
【０００５】またこのセル損失率特性は、同一のメモリ
容量の場合においても、入力されるセルデータの統計的
な性質（入力トラヒック特性）によって異なる。このよ
うな入力トラヒック特性は、スイッチが適用される装置
によって異なるため、適用する装置毎にスイッチへの要
求スペック、すなわち要求されるメモリ容量が異なるこ
とになる。
容量の場合においても、入力されるセルデータの統計的
な性質（入力トラヒック特性）によって異なる。このよ
うな入力トラヒック特性は、スイッチが適用される装置
によって異なるため、適用する装置毎にスイッチへの要
求スペック、すなわち要求されるメモリ容量が異なるこ
とになる。
【０００６】しかしながら装置毎に異なるスペックのス
イッチを開発するのは非効率的、かつ開発費用等の点で
不経済である。このため、大容量のメモリを内蔵したス
イッチを汎用的に使用することも考えられるが、１チッ
プのLSIに内蔵できるメモリの容量には限界があるた
め、必ずしも所定の要求特性を満足する容量のメモリを
内蔵することが可能とは限らない。
イッチを開発するのは非効率的、かつ開発費用等の点で
不経済である。このため、大容量のメモリを内蔵したス
イッチを汎用的に使用することも考えられるが、１チッ
プのLSIに内蔵できるメモリの容量には限界があるた
め、必ずしも所定の要求特性を満足する容量のメモリを
内蔵することが可能とは限らない。
【０００７】この問題点に関しては、複数個のLSIを用
いて１つのスイッチング装置を構成することによって解
決される場合もあるが、処理するデータ量が少ない場合
には不必要な規模の増大となり、それに伴って電力の浪
費も増加するという問題が発生する。
いて１つのスイッチング装置を構成することによって解
決される場合もあるが、処理するデータ量が少ない場合
には不必要な規模の増大となり、それに伴って電力の浪
費も増加するという問題が発生する。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明の共有メモリ型スイッチングシステムは、入力
データをそれぞれの方路へ対応して出力する共有メモリ
型スイッチング装置と、該共有メモリ型スイッチング装
置に接続され入力データ量に応じてメモリ容量を増設す
る１又は複数の増設メモリとを備え、前記共有メモリ型
スイッチング装置が接続状態の増設メモリを認識してア
クセスする機能を備えたことを特徴とする。
に本発明の共有メモリ型スイッチングシステムは、入力
データをそれぞれの方路へ対応して出力する共有メモリ
型スイッチング装置と、該共有メモリ型スイッチング装
置に接続され入力データ量に応じてメモリ容量を増設す
る１又は複数の増設メモリとを備え、前記共有メモリ型
スイッチング装置が接続状態の増設メモリを認識してア
クセスする機能を備えたことを特徴とする。
【０００９】
【作用】共有メモリ型スイッチングシステムは、共有メ
モリ型スイッチング装置に任意の個数の増設メモリを接
続して構成されるので、入力データ量の違いに応じてメ
モリ容量を増設し、各種の通信システムに適した共有メ
モリ型スイッチングシステムを構築することができる。
モリ型スイッチング装置に任意の個数の増設メモリを接
続して構成されるので、入力データ量の違いに応じてメ
モリ容量を増設し、各種の通信システムに適した共有メ
モリ型スイッチングシステムを構築することができる。
【００１０】
【実施例】次に本発明の好適な実施例を図面を参照しな
がら説明する。図１は本実施例に係る共有メモリ型スイ
ッチングシステムの原理を示す構成図である。
がら説明する。図１は本実施例に係る共有メモリ型スイ
ッチングシステムの原理を示す構成図である。
【００１１】本実施例の共有メモリ型スイッチングシス
テムは、図に示すように、共有メモリ型スイッチング装
置１１と、これに接続される増設メモリ１２とから構成
されている。これら共有メモリ型スイッチング装置１１
及び増設メモリ１２は、具体的にはそれぞれLSI（大規
模集積回路）で構成されている。
テムは、図に示すように、共有メモリ型スイッチング装
置１１と、これに接続される増設メモリ１２とから構成
されている。これら共有メモリ型スイッチング装置１１
及び増設メモリ１２は、具体的にはそれぞれLSI（大規
模集積回路）で構成されている。
【００１２】共有メモリ型スイッチング装置１１は、複
数の入力ポート１４からの入力データを内部のメモリに
バッファリングした上で各々の方路へ対応して分離し、
各出力ポート１５から出力するスイッチング処理を行う
装置である。
数の入力ポート１４からの入力データを内部のメモリに
バッファリングした上で各々の方路へ対応して分離し、
各出力ポート１５から出力するスイッチング処理を行う
装置である。
【００１３】増設メモリ１２は共有メモリ型スイッチン
グ装置１１に接続され、入力データ量に応じてメモリ容
量を増設するためのもので、入力データ量に応じて１又
は複数個接続する。共有メモリ型スイッチング装置１１
には、増設メモリ１２のメモリ容量（接続個数）を認識
し、メモリ空間を特定してアクセスする機能が備えられ
ている。
グ装置１１に接続され、入力データ量に応じてメモリ容
量を増設するためのもので、入力データ量に応じて１又
は複数個接続する。共有メモリ型スイッチング装置１１
には、増設メモリ１２のメモリ容量（接続個数）を認識
し、メモリ空間を特定してアクセスする機能が備えられ
ている。
【００１４】前記共有メモリ型スイッチング装置１１及
び増設メモリ１２は具体的には次のように構成されてい
る。
び増設メモリ１２は具体的には次のように構成されてい
る。
【００１５】図１中の入力ポート１４にはＮ本の入力線
が、出力ポート１５にはＮ本の出力線がそれぞれ接続さ
れる。１６は増設メモリ１２を接続するためのメモリ増
設ポートである。このメモリ増設ポート１６に必要に応
じた個数の増設メモリ１２が適宜接続される。即ち、共
有メモリ型スイッチング装置１１は単体での使用も可能
であり、この共有メモリ型スイッチング装置１１だけで
対応しきれない場合に適宜個数の増設メモリ１２を接続
する。図１ではＭ個の増設メモリ１２を接続した状態を
示している。
が、出力ポート１５にはＮ本の出力線がそれぞれ接続さ
れる。１６は増設メモリ１２を接続するためのメモリ増
設ポートである。このメモリ増設ポート１６に必要に応
じた個数の増設メモリ１２が適宜接続される。即ち、共
有メモリ型スイッチング装置１１は単体での使用も可能
であり、この共有メモリ型スイッチング装置１１だけで
対応しきれない場合に適宜個数の増設メモリ１２を接続
する。図１ではＭ個の増設メモリ１２を接続した状態を
示している。
【００１６】共有メモリ型スイッチング装置１１は、図
３及び図４に示すように構成されている。図３は共有メ
モリ型スイッチングシステムの構成説明図、図４は共有
メモリ型スイッチング装置１１の具体的な内部構成を示
す構成説明図である。なお図１においては、入力ポート
１４及び出力ポート１５をＮ個、増設メモリ１２をＭ個
設けられているが、ここでは説明の便宜上、各ポート１
４，１５及び増設メモリ１２の数をそれぞれ２個にした
場合について説明する。
３及び図４に示すように構成されている。図３は共有メ
モリ型スイッチングシステムの構成説明図、図４は共有
メモリ型スイッチング装置１１の具体的な内部構成を示
す構成説明図である。なお図１においては、入力ポート
１４及び出力ポート１５をＮ個、増設メモリ１２をＭ個
設けられているが、ここでは説明の便宜上、各ポート１
４，１５及び増設メモリ１２の数をそれぞれ２個にした
場合について説明する。
【００１７】メモリ増設ポート１６は、増設メモリ１２
に格納する入力データを出力するための入力データポー
ト２１と、入力データを書き込む先のアドレスデータを
出力する書込アドレスポート２２と、格納したデータの
うち読み出したいデータのアドレスを出力する読出アド
レスポート２３と、この読出アドレスポート２３で特定
した格納データを読み出す出力データポート２４とから
構成される。
に格納する入力データを出力するための入力データポー
ト２１と、入力データを書き込む先のアドレスデータを
出力する書込アドレスポート２２と、格納したデータの
うち読み出したいデータのアドレスを出力する読出アド
レスポート２３と、この読出アドレスポート２３で特定
した格納データを読み出す出力データポート２４とから
構成される。
【００１８】３１は入力データ多重部で、２本の入力線
からの入力データとしてのATMセルデータを多重化して
メモリ領域に書き込む。３２はATMセルデータを格納す
る既設メモリとしてのセルメモリである。３３はメモリ
制御部で、ATMセルデータをセルメモリ３２へ書き込む
ためのアドレス、制御信号等を発生する。３４は空アド
レス管理部で、セルメモリ３２において現在ATMセルデ
ータが書き込まれていない部分のアドレス（空アドレ
ス）のデータを格納して管理するメモリである。入力デ
ータ多重部３１で多重化されたATMセルデータはこの空
アドレス管理部３４からの空アドレス信号に応じてセル
メモリ３２に格納される。さらに空アドレス管理部３４
は、共有メモリ型スイッチング装置１１に増設メモリ１
２が接続されたときにはこの増設メモリ１２の空アドレ
スの状態も同時に管理する。
からの入力データとしてのATMセルデータを多重化して
メモリ領域に書き込む。３２はATMセルデータを格納す
る既設メモリとしてのセルメモリである。３３はメモリ
制御部で、ATMセルデータをセルメモリ３２へ書き込む
ためのアドレス、制御信号等を発生する。３４は空アド
レス管理部で、セルメモリ３２において現在ATMセルデ
ータが書き込まれていない部分のアドレス（空アドレ
ス）のデータを格納して管理するメモリである。入力デ
ータ多重部３１で多重化されたATMセルデータはこの空
アドレス管理部３４からの空アドレス信号に応じてセル
メモリ３２に格納される。さらに空アドレス管理部３４
は、共有メモリ型スイッチング装置１１に増設メモリ１
２が接続されたときにはこの増設メモリ１２の空アドレ
スの状態も同時に管理する。
【００１９】３５は出力ポート番号抽出部で、入力ポー
ト１４から入力されるATMセルデータに付与された出力
ポート番号のデータを抽出する。３６はATMセルデータ
のセルメモリ３２への格納位置情報であるアドレスデー
タを格納するアドレスメモリである。このアドレスメモ
リ３６は出力ポート１５に対応した個数（本実施例にお
いては２個）だけ設けられている。即ち、第１〜第Ｎ出
力ポート１５のそれぞれに対応して第１〜第Ｎアドレス
メモリ（本実施例では、第１及び第２アドレスメモリ３
６Ａ，３６Ｂ）が設けられている。３７はセレクタで、
出力ポート番号抽出部３５で抽出した出力ポート番号に
対応したアドレスメモリ３６Ａ，３６Ｂに空アドレス管
理部３４から出力されるアドレスデータを入力する。こ
のアドレスメモリ３６Ａ，３６Ｂにはアドレスデータが
ＦＩＦＯ(First In First Out:先入れ/先出し)の形で格
納される。
ト１４から入力されるATMセルデータに付与された出力
ポート番号のデータを抽出する。３６はATMセルデータ
のセルメモリ３２への格納位置情報であるアドレスデー
タを格納するアドレスメモリである。このアドレスメモ
リ３６は出力ポート１５に対応した個数（本実施例にお
いては２個）だけ設けられている。即ち、第１〜第Ｎ出
力ポート１５のそれぞれに対応して第１〜第Ｎアドレス
メモリ（本実施例では、第１及び第２アドレスメモリ３
６Ａ，３６Ｂ）が設けられている。３７はセレクタで、
出力ポート番号抽出部３５で抽出した出力ポート番号に
対応したアドレスメモリ３６Ａ，３６Ｂに空アドレス管
理部３４から出力されるアドレスデータを入力する。こ
のアドレスメモリ３６Ａ，３６Ｂにはアドレスデータが
ＦＩＦＯ(First In First Out:先入れ/先出し)の形で格
納される。
【００２０】３８はアドレス情報多重部で、各アドレス
メモリ３６Ａ，３６Ｂから出力されたアドレス情報を多
重化してメモリ制御部３３、空アドレス管理部３４及び
接続状態の増設メモリ１２の増設メモリ制御部４６に出
力する。３９は分離部で、セルメモリ３２からのATMセ
ルデータを、それに付与された出力ポート番号に応じて
分離し、各出力ポート１５から出力する。
メモリ３６Ａ，３６Ｂから出力されたアドレス情報を多
重化してメモリ制御部３３、空アドレス管理部３４及び
接続状態の増設メモリ１２の増設メモリ制御部４６に出
力する。３９は分離部で、セルメモリ３２からのATMセ
ルデータを、それに付与された出力ポート番号に応じて
分離し、各出力ポート１５から出力する。
【００２１】４０は増設メモリ１２を接続したときにそ
れに対応して使用可能なアドレス領域を設定し直す使用
可能アドレス設定部である。増設メモリ１２を共有メモ
リ型スイッチング装置１１に接続して使用可能なメモリ
領域が増えたときに、この使用可能アドレス設定部３８
によって初期設定時等に増設メモリ１２の接続数に応じ
た使用可能アドレスを設定する。
れに対応して使用可能なアドレス領域を設定し直す使用
可能アドレス設定部である。増設メモリ１２を共有メモ
リ型スイッチング装置１１に接続して使用可能なメモリ
領域が増えたときに、この使用可能アドレス設定部３８
によって初期設定時等に増設メモリ１２の接続数に応じ
た使用可能アドレスを設定する。
【００２２】増設メモリ１２は図５に示すように構成さ
れている。４５は共有メモリ型スイッチング装置１１の
入力データ多重部３１で多重化されたATMセルデータを
格納する増設セルメモリである。４６は増設セルメモリ
４５に対してATMセルデータの書込／読出制御を行う増
設メモリ制御部である。４７は自アドレス設定部で、共
有メモリ型スイッチング装置１１及び増設メモリ１２で
構成される共有メモリ型スイッチングシステムの全体の
メモリ空間のうち自己の増設セルメモリ４５の絶対アド
レス空間を設定する。
れている。４５は共有メモリ型スイッチング装置１１の
入力データ多重部３１で多重化されたATMセルデータを
格納する増設セルメモリである。４６は増設セルメモリ
４５に対してATMセルデータの書込／読出制御を行う増
設メモリ制御部である。４７は自アドレス設定部で、共
有メモリ型スイッチング装置１１及び増設メモリ１２で
構成される共有メモリ型スイッチングシステムの全体の
メモリ空間のうち自己の増設セルメモリ４５の絶対アド
レス空間を設定する。
【００２３】４８，４９，５０は、入力データ、書込ア
ドレスデータ及び読出アドレスデータを増設セルメモリ
４５及び増設メモリ制御部４６にそれぞれ入力するため
のポートである。また、５１は増設セルメモリ４５から
読み出されたATMセルデータが出力されるポートであ
る。そして、共有メモリ型スイッチング装置１１と増設
メモリ１２の各入力データポート２１，４８、書込アド
レスポート２２，４９、読出アドレスポート２３，５０
及び出力データポート２４，５１がそれぞれバス状に接
続される。
ドレスデータ及び読出アドレスデータを増設セルメモリ
４５及び増設メモリ制御部４６にそれぞれ入力するため
のポートである。また、５１は増設セルメモリ４５から
読み出されたATMセルデータが出力されるポートであ
る。そして、共有メモリ型スイッチング装置１１と増設
メモリ１２の各入力データポート２１，４８、書込アド
レスポート２２，４９、読出アドレスポート２３，５０
及び出力データポート２４，５１がそれぞれバス状に接
続される。
【００２４】増設メモリ１２が２個以上接続されるとき
は、増設メモリ１２の各ポート４８，４９，５０，５１
が共有メモリ型スイッチング装置１１の各ポート２１，
２２，２３，２４にそれぞれ並列に接続される。
は、増設メモリ１２の各ポート４８，４９，５０，５１
が共有メモリ型スイッチング装置１１の各ポート２１，
２２，２３，２４にそれぞれ並列に接続される。
【００２５】[作用]次に前記構成の共有メモリ型スイッ
チングシステムの動作を説明する。
チングシステムの動作を説明する。
【００２６】先ず、メモリの増設（増設メモリ１２の接
続）を行わずに、共有メモリ型スイッチング装置１１の
単体使用時の動作を説明する。
続）を行わずに、共有メモリ型スイッチング装置１１の
単体使用時の動作を説明する。
【００２７】空アドレス管理部３４には、初期設定時、
あるいはリセット時に使用可能アドレス設定部４０によ
り使用可能アドレスがストアされる。ここではメモリの
増設を行っていないため、セルメモリ３２の全アドレス
がストアされることになる。
あるいはリセット時に使用可能アドレス設定部４０によ
り使用可能アドレスがストアされる。ここではメモリの
増設を行っていないため、セルメモリ３２の全アドレス
がストアされることになる。
【００２８】入力ポート１４から入力したATMセルデー
タは入力データ多重部３１にて時分割多重され、セルメ
モリ３２へ入力する。このセルメモリ３２への書込制御
はメモリ制御部３３にて行われる。即ち、空アドレス管
理部３４から出力された空アドレスデータをメモリ制御
部３３にてデコードして、セルメモリ３２に対するアド
レス信号に変換すると共に、書込制御信号を生成する。
なおここでは、空アドレス管理部３４から読み出された
空アドレス情報がそのままセルメモリ３２に対するアド
レス信号として使用される。また、空アドレス管理部３
４では、空アドレスデータとして出力されたアドレスが
空でないこと（使用中であること）を認識する。
タは入力データ多重部３１にて時分割多重され、セルメ
モリ３２へ入力する。このセルメモリ３２への書込制御
はメモリ制御部３３にて行われる。即ち、空アドレス管
理部３４から出力された空アドレスデータをメモリ制御
部３３にてデコードして、セルメモリ３２に対するアド
レス信号に変換すると共に、書込制御信号を生成する。
なおここでは、空アドレス管理部３４から読み出された
空アドレス情報がそのままセルメモリ３２に対するアド
レス信号として使用される。また、空アドレス管理部３
４では、空アドレスデータとして出力されたアドレスが
空でないこと（使用中であること）を認識する。
【００２９】空アドレス管理部３４から読み出された空
アドレスデータは、セルメモリ３２の書込用のデータと
して使用されると同時に、セルメモリ３２に書き込まれ
たATMセルデータが目指す出力ポート１５に対応したア
ドレスメモリ３６Ａ，３６ＢにFIFOの形式で格納され
る。この制御は、出力ポート番号抽出部３５及びセレク
タ３７によって行われる。即ち、出力ポート番号抽出部
３５により抽出された出力ポート番号データがセレクタ
３７に出力され、このセレクタ３７で出力ポート番号デ
ータに応じたアドレスメモリ３６Ａ，３６Ｂが特定され
る。そして、空アドレス管理部３４からの空アドレスデ
ータがメモリ制御部３３に出力されると共に、セレクタ
３７で特定されたアドレスメモリ３６にもFIFOの形式で
格納される。
アドレスデータは、セルメモリ３２の書込用のデータと
して使用されると同時に、セルメモリ３２に書き込まれ
たATMセルデータが目指す出力ポート１５に対応したア
ドレスメモリ３６Ａ，３６ＢにFIFOの形式で格納され
る。この制御は、出力ポート番号抽出部３５及びセレク
タ３７によって行われる。即ち、出力ポート番号抽出部
３５により抽出された出力ポート番号データがセレクタ
３７に出力され、このセレクタ３７で出力ポート番号デ
ータに応じたアドレスメモリ３６Ａ，３６Ｂが特定され
る。そして、空アドレス管理部３４からの空アドレスデ
ータがメモリ制御部３３に出力されると共に、セレクタ
３７で特定されたアドレスメモリ３６にもFIFOの形式で
格納される。
【００３０】このようにして、ATMセルデータ本体はセ
ルメモリ３２に格納され、そのアドレスデータはATMセ
ルデータ本体の目指す出力ポート１５毎に各アドレスメ
モリ３６Ａ．３６Ｂに読出順序に対応して格納される。
ルメモリ３２に格納され、そのアドレスデータはATMセ
ルデータ本体の目指す出力ポート１５毎に各アドレスメ
モリ３６Ａ．３６Ｂに読出順序に対応して格納される。
【００３１】ATMセルデータ本体のセルメモリ３２から
の読出も、メモリ制御部３３にて実行される。このメモ
リ制御部３３に読出アドレスデータが入力され、このデ
ータに応じて読出制御が行われる。読出アドレスデータ
は、アドレスメモリ３６から順次読み出されるアドレス
データをアドレス情報多重部３８にて選択して出力され
るもので、このデータがメモリ制御部３３及び空アドレ
ス管理部３４に出力される。メモリ制御部３３は、この
アドレスデータをセルメモリ３２に格納されたATMセル
データ本体に付与して分離部３９に出力する。空アドレ
ス管理部３４は、このアドレスデータに基づいて空アド
レスの状況を変更する。
の読出も、メモリ制御部３３にて実行される。このメモ
リ制御部３３に読出アドレスデータが入力され、このデ
ータに応じて読出制御が行われる。読出アドレスデータ
は、アドレスメモリ３６から順次読み出されるアドレス
データをアドレス情報多重部３８にて選択して出力され
るもので、このデータがメモリ制御部３３及び空アドレ
ス管理部３４に出力される。メモリ制御部３３は、この
アドレスデータをセルメモリ３２に格納されたATMセル
データ本体に付与して分離部３９に出力する。空アドレ
ス管理部３４は、このアドレスデータに基づいて空アド
レスの状況を変更する。
【００３２】メモリ制御部３３によってセルメモリ３２
から順次に読み出されたデータは、分離部３９にて各出
力ポート１５ごとに分離されて出力される。
から順次に読み出されたデータは、分離部３９にて各出
力ポート１５ごとに分離されて出力される。
【００３３】以上のようにして、共有メモリ型スイッチ
ング装置１１単体でのスイッチング動作が実行される。
ング装置１１単体でのスイッチング動作が実行される。
【００３４】次に、共有メモリ型スイッチング装置１１
に２個の増設メモリ１２を接続してメモリの増設を行っ
た場合の動作例を説明する。なお、共有メモリ型スイッ
チング装置１１のセルメモリ３２及び増設メモリ１２の
増設セルメモリ４５の各メモリ容量をいずれも１０セル
分として説明する。
に２個の増設メモリ１２を接続してメモリの増設を行っ
た場合の動作例を説明する。なお、共有メモリ型スイッ
チング装置１１のセルメモリ３２及び増設メモリ１２の
増設セルメモリ４５の各メモリ容量をいずれも１０セル
分として説明する。
【００３５】先ず初期設定として、共有メモリ型スイッ
チング装置１１の使用可能アドレス設定部４０に増設メ
モリ１２の個数を設定する。本実施例では、増設メモリ
１２の接続個数が２個であるため、共有メモリ型スイッ
チング装置１１のセルメモリ３２の使用可能アドレスが
10アドレス、増設メモリ１２の使用可能アドレスが10×
2=20アドレスであり、合計30アドレスが使用可能アドレ
スとして、空アドレス管理部３４にストアされる。
チング装置１１の使用可能アドレス設定部４０に増設メ
モリ１２の個数を設定する。本実施例では、増設メモリ
１２の接続個数が２個であるため、共有メモリ型スイッ
チング装置１１のセルメモリ３２の使用可能アドレスが
10アドレス、増設メモリ１２の使用可能アドレスが10×
2=20アドレスであり、合計30アドレスが使用可能アドレ
スとして、空アドレス管理部３４にストアされる。
【００３６】さらに初期設定として、各増設メモリ１２
に対してアドレス空間を指定する。即ち、各増設メモリ
１２の自アドレス設定部４７を調整して、共有メモリ型
スイッチング装置１１及び各増設メモリ１２を含む全体
のアドレス空間の中で自己の増設セルメモリ４５の絶対
アドレス空間を指定する。本実施例では、共有メモリ型
スイッチング装置１１のセルメモリ３２には１〜１０の
アドレスが、第１増設メモリ１２の増設セルメモリ４５
には１１〜２０のアドレスが、第２増設メモリ１２には
２１〜３０のアドレスがそれぞれ割り当てられているも
のとする。
に対してアドレス空間を指定する。即ち、各増設メモリ
１２の自アドレス設定部４７を調整して、共有メモリ型
スイッチング装置１１及び各増設メモリ１２を含む全体
のアドレス空間の中で自己の増設セルメモリ４５の絶対
アドレス空間を指定する。本実施例では、共有メモリ型
スイッチング装置１１のセルメモリ３２には１〜１０の
アドレスが、第１増設メモリ１２の増設セルメモリ４５
には１１〜２０のアドレスが、第２増設メモリ１２には
２１〜３０のアドレスがそれぞれ割り当てられているも
のとする。
【００３７】次いで、上述した共有メモリ型スイッチン
グ装置１１単体での動作の場合と同様に、各入力ポート
１４から入力したATMセルデータは入力データ多重部３
１にて時分割多重され、セルメモリ３２に入力される。
このセルメモリ３２への書込制御はメモリ制御部３３に
て行われる。即ち、空アドレス管理部３４から出力され
た空アドレスデータをメモリ制御部３３にてデコード
し、セルメモリ３２に対するアドレス信号に変換し、書
込制御信号を生成する。なおこの場合、空アドレス管理
部３４からのデータのアドレス値が１〜１０の場合には
上述の処理が行われるが、アドレス値が１１〜３０の場
合にはメモリ制御部３３が自己のセルメモリ３２に対す
るアドレスではないと判断してデータの書込制御を実行
しない。
グ装置１１単体での動作の場合と同様に、各入力ポート
１４から入力したATMセルデータは入力データ多重部３
１にて時分割多重され、セルメモリ３２に入力される。
このセルメモリ３２への書込制御はメモリ制御部３３に
て行われる。即ち、空アドレス管理部３４から出力され
た空アドレスデータをメモリ制御部３３にてデコード
し、セルメモリ３２に対するアドレス信号に変換し、書
込制御信号を生成する。なおこの場合、空アドレス管理
部３４からのデータのアドレス値が１〜１０の場合には
上述の処理が行われるが、アドレス値が１１〜３０の場
合にはメモリ制御部３３が自己のセルメモリ３２に対す
るアドレスではないと判断してデータの書込制御を実行
しない。
【００３８】この判断は各増設メモリ１２の増設メモリ
制御部４６においても同様に行われ、自己の増設セルメ
モリ４５に対するアドレス値と判断した場合にのみ書込
制御を実行する。即ち、アドレス値が１１〜２０の場合
には、第１の増設メモリ１２の増設メモリ制御部４６が
自己の増設セルメモリ４５への入力データと判断して前
記書込制御を実行する。共有メモリ型スイッチング装置
１１及び第２の増設メモリ１２は前記書込制御を実行し
ない。また、アドレス値が２０〜３０の場合には、第２
の増設メモリ１２の増設メモリ制御部４６が自己の増設
セルメモリ４５への入力データと判断して前記書込制御
を実行する。このときも、共有メモリ型スイッチング装
置１１及び第１の増設メモリ１２は前記書込制御を実行
しない。
制御部４６においても同様に行われ、自己の増設セルメ
モリ４５に対するアドレス値と判断した場合にのみ書込
制御を実行する。即ち、アドレス値が１１〜２０の場合
には、第１の増設メモリ１２の増設メモリ制御部４６が
自己の増設セルメモリ４５への入力データと判断して前
記書込制御を実行する。共有メモリ型スイッチング装置
１１及び第２の増設メモリ１２は前記書込制御を実行し
ない。また、アドレス値が２０〜３０の場合には、第２
の増設メモリ１２の増設メモリ制御部４６が自己の増設
セルメモリ４５への入力データと判断して前記書込制御
を実行する。このときも、共有メモリ型スイッチング装
置１１及び第１の増設メモリ１２は前記書込制御を実行
しない。
【００３９】そして、空アドレス管理部３４では、空ア
ドレスデータとして出力されたアドレスが空でなくなっ
たことを変更する。
ドレスデータとして出力されたアドレスが空でなくなっ
たことを変更する。
【００４０】空アドレス管理部３４から読み出された空
アドレスデータは、上述の場合と同様にして、アドレス
メモリ３６Ａ，３６ＢにもFIFOの形式で格納される。
アドレスデータは、上述の場合と同様にして、アドレス
メモリ３６Ａ，３６ＢにもFIFOの形式で格納される。
【００４１】このようにして、ATMセルデータ本体はセ
ルメモリ３２又は増設セルメモリ４５に格納され、その
アドレスデータはATMセルデータ本体の目指す出力ポー
ト１５毎に各アドレスメモリ３６Ａ，３６Ｂに読出順序
に対応して格納される。
ルメモリ３２又は増設セルメモリ４５に格納され、その
アドレスデータはATMセルデータ本体の目指す出力ポー
ト１５毎に各アドレスメモリ３６Ａ，３６Ｂに読出順序
に対応して格納される。
【００４２】ATMセルデータ本体のセルメモリ３２から
の読出も、上述の場合とほぼ同様である。即ち、アドレ
ス値が１〜１０の場合には共有メモリ型スイッチング装
置１１のメモリ制御部３３にて実行される。アドレス値
が１１〜２０の場合には第１の増設メモリ１２の増設メ
モリ制御部４６にて、アドレス値が２１〜３０の場合に
は第２の増設メモリ１２の増設メモリ制御部４６にて実
行される。そして、各メモリ制御部３３，４６の制御に
より、ATMセルデータがいずれかの出力ポート１５から
外部に出力される。空アドレス管理部３４も出力したア
ドレスデータに基づいて空アドレスの状況を変更する。
の読出も、上述の場合とほぼ同様である。即ち、アドレ
ス値が１〜１０の場合には共有メモリ型スイッチング装
置１１のメモリ制御部３３にて実行される。アドレス値
が１１〜２０の場合には第１の増設メモリ１２の増設メ
モリ制御部４６にて、アドレス値が２１〜３０の場合に
は第２の増設メモリ１２の増設メモリ制御部４６にて実
行される。そして、各メモリ制御部３３，４６の制御に
より、ATMセルデータがいずれかの出力ポート１５から
外部に出力される。空アドレス管理部３４も出力したア
ドレスデータに基づいて空アドレスの状況を変更する。
【００４３】以上のようにして、共有メモリ型スイッチ
ング装置１１に２つの増設メモリ１２を接続した場合の
スイッチング動作が実行される。
ング装置１１に２つの増設メモリ１２を接続した場合の
スイッチング動作が実行される。
【００４４】［実施例の効果］以上のように共有メモリ
型スイッチング装置１１にメモリ増設ポート１６、空ア
ドレス管理部３４及び使用可能アドレス設定部４０を設
け、また増設メモリ１２に自アドレス設定部４７を設け
たので、共有メモリ型スイッチング装置１１は単体で使
用することができるとともに、任意の数の増設メモリ１
２を接続して大容量のメモリを内蔵する1 つの共有メモ
リ型スイッチングシステムとして使用することができる
ようになる。
型スイッチング装置１１にメモリ増設ポート１６、空ア
ドレス管理部３４及び使用可能アドレス設定部４０を設
け、また増設メモリ１２に自アドレス設定部４７を設け
たので、共有メモリ型スイッチング装置１１は単体で使
用することができるとともに、任意の数の増設メモリ１
２を接続して大容量のメモリを内蔵する1 つの共有メモ
リ型スイッチングシステムとして使用することができる
ようになる。
【００４５】増設メモリ１２の接続個数は、転送データ
量に応じて前記上限値以下の範囲で任意の個数を接続す
ることが可能であるため、適用しようとする通信システ
ムでの要求仕様に応じて最適な共有メモリ型スイッチン
グシステムを構成することができるようになる。
量に応じて前記上限値以下の範囲で任意の個数を接続す
ることが可能であるため、適用しようとする通信システ
ムでの要求仕様に応じて最適な共有メモリ型スイッチン
グシステムを構成することができるようになる。
【００４６】また、共有メモリ型スイッチング装置１１
は、増設メモリ１２を接続しない単体としても、複数個
接続してもメモリ容量に応じたスイッチング機能を発揮
するため、極めて汎用性の高いものとなる。
は、増設メモリ１２を接続しない単体としても、複数個
接続してもメモリ容量に応じたスイッチング機能を発揮
するため、極めて汎用性の高いものとなる。
【００４７】［変形例］なお、前期実施では、２つの増
設メモリ１２を接続した場合を例に説明したが、この増
設メモリ１２の接続個数は処理したい伝送データの量に
応じて適宜設定する。即ち、伝送データが少ない場合に
は共有メモリ型スイッチング装置１１を単体で用い、伝
送データ量が多くなれば、１つ又は３つ以上の増設メモ
リ１２を接続してもよい。この増設メモリ１２の接続個
数の限界は原理的にはアドレスメモリ３６及び空アドレ
ス管理部３４の容量によって決定される。このため、多
数の増設メモリ１２を接続する態様が想定される場合に
は、それに応じて予め所定の容量分確保しておく。
設メモリ１２を接続した場合を例に説明したが、この増
設メモリ１２の接続個数は処理したい伝送データの量に
応じて適宜設定する。即ち、伝送データが少ない場合に
は共有メモリ型スイッチング装置１１を単体で用い、伝
送データ量が多くなれば、１つ又は３つ以上の増設メモ
リ１２を接続してもよい。この増設メモリ１２の接続個
数の限界は原理的にはアドレスメモリ３６及び空アドレ
ス管理部３４の容量によって決定される。このため、多
数の増設メモリ１２を接続する態様が想定される場合に
は、それに応じて予め所定の容量分確保しておく。
【００４８】また、前記実施例では、共有メモリ型スイ
ッチング装置１１の入力ポート１４及び出力ポート１５
を２つ設けた場合を例に説明したが、３つ以上のポート
１４，１５が設けられる場合も動作原理は同一である。
なおこの場合には、出力ポート１５の数に合わせてアド
レスメモリ３６を設ける。
ッチング装置１１の入力ポート１４及び出力ポート１５
を２つ設けた場合を例に説明したが、３つ以上のポート
１４，１５が設けられる場合も動作原理は同一である。
なおこの場合には、出力ポート１５の数に合わせてアド
レスメモリ３６を設ける。
【００４９】また前記実施例では、一定のメモリ容量を
有する増設メモリ１２をＭ個接続した場合を例に説明し
たが、メモリ容量の大きい増設メモリを１個だけ設ける
ようにしてもよい。
有する増設メモリ１２をＭ個接続した場合を例に説明し
たが、メモリ容量の大きい増設メモリを１個だけ設ける
ようにしてもよい。
【００５０】また前記実施例では、共有メモリ型スイッ
チング装置１１及び増設メモリ１２をいずれもLSI（大
規模集積回路）にて実現する構成としたが、増設メモリ
１２に関しては外付回路にて増設メモリ制御部４６及び
自アドレス設定部４７を構築することにより、市販の汎
用メモリを適用することも可能である。
チング装置１１及び増設メモリ１２をいずれもLSI（大
規模集積回路）にて実現する構成としたが、増設メモリ
１２に関しては外付回路にて増設メモリ制御部４６及び
自アドレス設定部４７を構築することにより、市販の汎
用メモリを適用することも可能である。
【００５１】
【発明の効果】以上詳述したように、共有メモリ型スイ
ッチング装置に入力データ量に対応したメモリ容量の増
設メモリを接続すると共に、接続状態の増設メモリを認
識してアクセスする機能をこの共有メモリ型スイッチン
グ装置に備えたので、入力データ量に応じて増設メモリ
を接続し、共有メモリ型スイッチング装置のメモリ容量
を任意に増減することができるようになる。
ッチング装置に入力データ量に対応したメモリ容量の増
設メモリを接続すると共に、接続状態の増設メモリを認
識してアクセスする機能をこの共有メモリ型スイッチン
グ装置に備えたので、入力データ量に応じて増設メモリ
を接続し、共有メモリ型スイッチング装置のメモリ容量
を任意に増減することができるようになる。
【００５２】この結果、共有メモリ型スイッチングシス
テムを、データ量の異なる種々の通信システムに対して
最適な状態で装着することができるようになる。
テムを、データ量の異なる種々の通信システムに対して
最適な状態で装着することができるようになる。
【００５３】また、共有メモリ型スイッチング装置は、
増設メモリを接続しない単体としても、複数個接続して
もメモリ容量に応じたスイッチング機能を発揮するた
め、極めて汎用性の高いものとなる。
増設メモリを接続しない単体としても、複数個接続して
もメモリ容量に応じたスイッチング機能を発揮するた
め、極めて汎用性の高いものとなる。
【図１】本発明に係る共有メモリ型スイッチングシステ
ムを示す原理構成図である。
ムを示す原理構成図である。
【図２】従来の共有メモリ型スイッチングシステムを示
す原理構成図である。
す原理構成図である。
【図３】本発明に係る共有メモリ型スイッチングシステ
ムの具体的構成を示す構成説明図である。
ムの具体的構成を示す構成説明図である。
【図４】本発明の共有メモリ型スイッチング装置の具体
的構成を示す構成説明図である。
的構成を示す構成説明図である。
【図５】増設メモリの具体的構成を示す構成説明図であ
る。
る。
１１…共有メモリ型スイッチング装置、１２…増設メモ
リ、１４…入力ポート、１５…出力ポート、１６…メモ
リ増設ポート、２１…入力データポート、２２…書込ア
ドレスポート、２３…読出アドレスポート、２４…出力
データポート、３１…入力データ多重部、３２…セルメ
モリ、３３…メモリ制御部、３４…空アドレス管理部、
３５…出力ポート番号抽出部、３６…アドレスメモリ、
３７…セレクタ、３８…アドレス情報多重部、３９…分
離部、４０…使用可能アドレス設定部、４５…増設セル
メモリ、４６…増設メモリ制御部、４７…自アドレス設
定部、４８…入力データポート、４９…書込アドレスポ
ート、５０…読出アドレスポート、５１…出力データポ
ート。
リ、１４…入力ポート、１５…出力ポート、１６…メモ
リ増設ポート、２１…入力データポート、２２…書込ア
ドレスポート、２３…読出アドレスポート、２４…出力
データポート、３１…入力データ多重部、３２…セルメ
モリ、３３…メモリ制御部、３４…空アドレス管理部、
３５…出力ポート番号抽出部、３６…アドレスメモリ、
３７…セレクタ、３８…アドレス情報多重部、３９…分
離部、４０…使用可能アドレス設定部、４５…増設セル
メモリ、４６…増設メモリ制御部、４７…自アドレス設
定部、４８…入力データポート、４９…書込アドレスポ
ート、５０…読出アドレスポート、５１…出力データポ
ート。
Claims (4)
- 【請求項１】 複数の入力ポートからの入力データをメ
モリ上にバッファリングした上でそれぞれの方路へ対応
して分離し各出力ポートから出力するスイッチング処理
を行う共有メモリ型スイッチング装置と、 該共有メモリ型スイッチング装置に接続され入力データ
量に応じてメモリ容量を増設する１又は複数の増設メモ
リとを備え、 前記共有メモリ型スイッチング装置が接続状態の増設メ
モリを認識してアクセスする機能を備えたことを特徴と
する共有メモリ型スイッチングシステム。 - 【請求項２】 請求項１に記載の共有メモリ型スイッチ
ングシステムにおいて、 上記共有メモリ型スイッチング装置が、 入力ポートからの入力データをバッファリングするため
の既設メモリと、 上記増設メモリを１又は複数接続するためのメモリ増設
ポートと、 複数個の入力ポートからの入力データを多重化して上記
既設メモリ又は接続状態の増設メモリへ書き込む多重部
と、 上記入力データが目指す出力ポート番号を抽出する出力
ポート番号抽出部と、 上記既設メモリ又は接続状態の増設メモリに格納された
入力データのアドレスを格納するアドレスメモリと、 該アドレスメモリに格納したアドレスデータに基づいて
上記既設メモリ又は接続状態の増設メモリ内の入力デー
タを読み出して目指す出力ポートへ分配する分離部と、 上記既設メモリ又は増設メモリのうち現在データが格納
されていない空状態の部分のアドレスを格納する空アド
レス管理部と、 初期設定時に該空アドレス管理部に前記増設メモリの接
続状態に応じた使用可能アドレスを設定する使用可能ア
ドレス設定部とを備えたことを特徴とする共有メモリ型
スイッチングシステム。 - 【請求項３】 請求項１又は２に記載の共有メモリ型ス
イッチングシステムにおいて、 上記増設メモリが、前記共有メモリ型スイッチング装置
との関係で自己のアドレス空間を設定する自アドレス設
定部を有することを特徴とする共有メモリ型スイッチン
グシステム。 - 【請求項４】 入力ポートからの入力データをバッファ
リングするための既設メモリと、 別体の増設メモリを１又は複数接続するためのメモリ増
設ポートと、 複数個の入力ポートからの入力データを多重化して上記
既設メモリ又は接続状態の増設メモリへ書き込む多重部
と、 上記入力データが目指す出力ポート番号を抽出する出力
ポート番号抽出部と、 上記既設メモリ又は接続状態の増設メモリに格納された
入力データのアドレスを格納するアドレスメモリと、 該アドレスメモリに格納したアドレスデータに基づいて
上記既設メモリ又は接続状態の増設メモリ内の入力デー
タを読み出して目指す出力ポートへ分配する分離部と、 上記既設メモリ又は増設メモリのうち現在データが格納
されていない空状態の部分のアドレスを格納する空アド
レス管理部と、 初期設定時に該空アドレス管理部に前記増設メモリの接
続状態に応じた使用可能アドレスを設定する使用可能ア
ドレス設定部とから構成されたことを特徴とする共有メ
モリ型スイッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14360595A JPH08335944A (ja) | 1995-06-09 | 1995-06-09 | 共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14360595A JPH08335944A (ja) | 1995-06-09 | 1995-06-09 | 共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335944A true JPH08335944A (ja) | 1996-12-17 |
Family
ID=15342624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14360595A Pending JPH08335944A (ja) | 1995-06-09 | 1995-06-09 | 共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335944A (ja) |
-
1995
- 1995-06-09 JP JP14360595A patent/JPH08335944A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327244B1 (en) | Packet handler | |
| JP2618327B2 (ja) | 広帯域入力バッファａｔｍスイッチ | |
| JP3107216B2 (ja) | ルーチング方法および無瞬断テーブル変更方法 | |
| JP2915323B2 (ja) | パケット交換機およびその拡張モジュール | |
| US5321691A (en) | Asynchronous transfer mode (ATM) switch fabric | |
| JPH03149936A (ja) | 通信切替素子 | |
| KR960700599A (ko) | 데이타 전달 스위치, 억세스 제어형 비동기식 전달 모드(ATM)스위치 및 정보 셀 흐름 제어 방법(Controlled Access ATM Switch) | |
| JPH11510285A (ja) | メモリインタフェースユニット、共有メモリスイッチシステムおよび関連の方法 | |
| JPH10511208A (ja) | マルチポートｒａｍ用の拡張可能なデータ幅を有するｓａｍ | |
| JP3730714B2 (ja) | スイッチング装置 | |
| US5544104A (en) | Virtual crosspoint memory | |
| EP0504710B1 (en) | Cross-point type switch using common memories | |
| KR100253517B1 (ko) | 스위칭 아키텍쳐를 갖는 패킷 스위치 | |
| US6680939B1 (en) | Expandable router | |
| JPH08335944A (ja) | 共有メモリ型スイッチングシステム及び共有メモリ型スイッチング装置 | |
| US6314489B1 (en) | Methods and systems for storing cell data using a bank of cell buffers | |
| US5475644A (en) | Crosspoint memory | |
| JP3103298B2 (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| US6023469A (en) | Idle address controller for shared buffer type ATM switch | |
| US6671274B1 (en) | Link list operable to increase memory bandwidth in a transmission system | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JP2734889B2 (ja) | パケットスイッチ | |
| US6465989B1 (en) | Apparatus for integrating switch ports in an ATM switching system | |
| JPS6362432A (ja) | パケツト交換システム | |
| JPH08316968A (ja) | Ａｔｍスイッチ |