JP2734045B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2734045B2 JP2734045B2 JP33368688A JP33368688A JP2734045B2 JP 2734045 B2 JP2734045 B2 JP 2734045B2 JP 33368688 A JP33368688 A JP 33368688A JP 33368688 A JP33368688 A JP 33368688A JP 2734045 B2 JP2734045 B2 JP 2734045B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- switching
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は電源回路に関し、特にフライバツク型のスイ
ツチングレギユレータ回路に適用して好適なものであ
る。
ツチングレギユレータ回路に適用して好適なものであ
る。
Ｂ 発明の概要 本発明は、電源回路において、２次出力の他に出力電
流の立ち下がりを検出して駆動電源の周波数及びデユー
テイを制御することにより、損失及び雑音を低減するこ
とができる。
流の立ち下がりを検出して駆動電源の周波数及びデユー
テイを制御することにより、損失及び雑音を低減するこ
とができる。
Ｃ 従来の技術 従来、この種のフライバツク型のスイツチングレギユ
レータ回路においては、スイツチングトランスから出力
される出力電圧及び又は出力電流を検出して、駆動電源
のデユーテイを制御することにより、所望の２次出力を
得るようになされている（特公昭56−25062号公報、特
公昭63−16310号公報）。
レータ回路においては、スイツチングトランスから出力
される出力電圧及び又は出力電流を検出して、駆動電源
のデユーテイを制御することにより、所望の２次出力を
得るようになされている（特公昭56−25062号公報、特
公昭63−16310号公報）。
すなわち第３図において、１は全体としてフライバツ
ク型のスイツチングレギユレータ回路を示し、商用電源
を整流して電源２を構成する。
ク型のスイツチングレギユレータ回路を示し、商用電源
を整流して電源２を構成する。
スイツチングトランス３は、１次巻線の一端を電源２
に接続すると共に、他端をスイツチングトランジスタ４
を介して電源２に接続するようになされ、これによりス
イツチングトランジスタ４のオンオフ動作に伴つて、電
源２から駆動電源が供給されるようになされている。
に接続すると共に、他端をスイツチングトランジスタ４
を介して電源２に接続するようになされ、これによりス
イツチングトランジスタ４のオンオフ動作に伴つて、電
源２から駆動電源が供給されるようになされている。
これに対してスイツチングトランス３の２次巻線は、
ダイオード７を介して平滑コンデンサ８に接続されるよ
うになされ、これにより当該平滑コンデンサ８の端子電
圧が２次出力電圧として出力されるようになされてい
る。
ダイオード７を介して平滑コンデンサ８に接続されるよ
うになされ、これにより当該平滑コンデンサ８の端子電
圧が２次出力電圧として出力されるようになされてい
る。
さらにスイツチングレギユレータ回路１においては、
発振回路10を有し、第４図に示すように当該発振回路10
から出力される同期信号SD（第４図（Ａ））を基準にし
てスイツチングトランジスタ４を駆動するようになされ
ている。
発振回路10を有し、第４図に示すように当該発振回路10
から出力される同期信号SD（第４図（Ａ））を基準にし
てスイツチングトランジスタ４を駆動するようになされ
ている。
すなわちパルス幅変調回路11においては、コレクタに
充放電コンデンサ13及び充電電流源14を接続したトラン
ジスタ15に同期信号SDを与え、同期信号SDに同期した鋸
歯状波信号STR（第４図（Ｂ））を作成する。
充放電コンデンサ13及び充電電流源14を接続したトラン
ジスタ15に同期信号SDを与え、同期信号SDに同期した鋸
歯状波信号STR（第４図（Ｂ））を作成する。
さらにスイツチングレギユレータ回路１においては、
演算増幅回路19に平滑コンデンサ８の端子電圧及び所定
の基準電源VREFを受け、その比較電圧VERを鋸歯状波信
号STRと共に比較回路20に与えるようになされている。
演算増幅回路19に平滑コンデンサ８の端子電圧及び所定
の基準電源VREFを受け、その比較電圧VERを鋸歯状波信
号STRと共に比較回路20に与えるようになされている。
これにより、比較回路20を介して平滑コンデンサ８の
端子電圧が高くなると、これに伴つて立ち上がり期間Ｔ
が減少する駆動信号SDR（第４図（Ｃ））が得られ、当
該駆動信号SDRでスイツチングトランジスタ４を駆動す
る。
端子電圧が高くなると、これに伴つて立ち上がり期間Ｔ
が減少する駆動信号SDR（第４図（Ｃ））が得られ、当
該駆動信号SDRでスイツチングトランジスタ４を駆動す
る。
かくしてスイツチングトランジスタ４においては、平
滑コンデンサ８の端子電圧が高くなると、これに伴つて
オン動作する期間が短くなり、コレクタ電圧E1（第４図
（Ｄ））が０〔Ｖ〕に保持される期間が短くなる。
滑コンデンサ８の端子電圧が高くなると、これに伴つて
オン動作する期間が短くなり、コレクタ電圧E1（第４図
（Ｄ））が０〔Ｖ〕に保持される期間が短くなる。
従つてスイツチングトランス３の１次電流I1（第４図
（Ｅ））においても、０〔Ａ〕から立ち上がる期間が短
くなり、２次巻線の電流I2（第４図（Ｆ））の波高値も
これに伴つて小さくなる。
（Ｅ））においても、０〔Ａ〕から立ち上がる期間が短
くなり、２次巻線の電流I2（第４図（Ｆ））の波高値も
これに伴つて小さくなる。
かくしてスイツチングトランス３においては、平滑コ
ンデンサ８の端子電圧が高くなると、当該端子電圧が立
ち下がるように駆動制御され、これにより２次出力電圧
が所定の電圧に保持されるようになされている。
ンデンサ８の端子電圧が高くなると、当該端子電圧が立
ち下がるように駆動制御され、これにより２次出力電圧
が所定の電圧に保持されるようになされている。
Ｄ 発明が解決しようとする問題点 ところで、この種のスイツチングレギユレータ回路１
においては、出力電流の変動範囲が大きくなると、損失
が増加したり、雑音が増加する問題がある。
においては、出力電流の変動範囲が大きくなると、損失
が増加したり、雑音が増加する問題がある。
すなわち第５図に示すように、コレクタ電圧E1（第５
図（Ａ））及び１次電流I1（第５図（Ｂ））において
は、出力電流の平均値I2AV（第５図（Ｃ））が増加する
と、スイツチングトランジスタ４がオフ動作する期間Ｔ
が短くなり、２次巻線の電流I2が時点t1で完全に立ち下
がらないうちに、スイツチングトランジスタ４がオン動
作するようになる。
図（Ａ））及び１次電流I1（第５図（Ｂ））において
は、出力電流の平均値I2AV（第５図（Ｃ））が増加する
と、スイツチングトランジスタ４がオフ動作する期間Ｔ
が短くなり、２次巻線の電流I2が時点t1で完全に立ち下
がらないうちに、スイツチングトランジスタ４がオン動
作するようになる。
この場合、スイツチングトランジスタ４がオン動作し
た直後のコレクタ電圧E1においては、徐々に０〔Ｖ〕に
立ち上がるのに対し、１次電流I1においては、パルス状
に波形が立ち上る。
た直後のコレクタ電圧E1においては、徐々に０〔Ｖ〕に
立ち上がるのに対し、１次電流I1においては、パルス状
に波形が立ち上る。
従つてスイツチングトランジスタ４においては、コレ
クタ電圧E1が立ち下がらないうちにコレクタ電流（すな
わち１次電流I1でなる）が流れるようになり、その分コ
レクタ損失が増加し、スイツチングレギユレータ回路１
全体として損失が増加するようになる。
クタ電圧E1が立ち下がらないうちにコレクタ電流（すな
わち１次電流I1でなる）が流れるようになり、その分コ
レクタ損失が増加し、スイツチングレギユレータ回路１
全体として損失が増加するようになる。
これに対して、出力電流の平均値I2AVが減少すると、
スイツチングトランジスタ４がオフ動作する期間Ｔが長
くなり、２次巻線の電流I2が時点t2で立ち下がつた後
も、オフ状態を保持するようになる。
スイツチングトランジスタ４がオフ動作する期間Ｔが長
くなり、２次巻線の電流I2が時点t2で立ち下がつた後
も、オフ状態を保持するようになる。
この場合、スイツチングトランジスタ４のコレクタ電
圧E1においては、スイツチングトランス３のジインダク
タンス及び分布容量で決まる周波数で振動しながら、所
定電圧に立ち下がるようになり、この振動によつて当該
スイツチングレギユレータ回路１の雑音が増加するよう
になる。
圧E1においては、スイツチングトランス３のジインダク
タンス及び分布容量で決まる周波数で振動しながら、所
定電圧に立ち下がるようになり、この振動によつて当該
スイツチングレギユレータ回路１の雑音が増加するよう
になる。
本発明は以上の点を考慮してなされたもので、損失及
び雑音の増加を未然に防止することができる電源回路を
提案しようとするものである。
び雑音の増加を未然に防止することができる電源回路を
提案しようとするものである。
Ｅ 問題点を解決するための手段 かかる問題点を解決するため本発明においては、スイ
ツチングトランス３と、スイツチングトランス３から出
力される出力電圧及び又は出力電流を検出する第１の検
出回路19と、出力電流I20の立ち下がりを検出する第２
の検出回路21、22と、第１及び第２の検出回路19及び2
1、22の検出結果に基づいて、スイツチングトランス３
に供給する駆動電源（E10）のデユーテイ及び周波数を
可変制御する制御回路２、４、13、14、15、20とを備え
るようにする。
ツチングトランス３と、スイツチングトランス３から出
力される出力電圧及び又は出力電流を検出する第１の検
出回路19と、出力電流I20の立ち下がりを検出する第２
の検出回路21、22と、第１及び第２の検出回路19及び2
1、22の検出結果に基づいて、スイツチングトランス３
に供給する駆動電源（E10）のデユーテイ及び周波数を
可変制御する制御回路２、４、13、14、15、20とを備え
るようにする。
Ｆ 作用 出力電圧及び又は出力電流を検出すると共に、出力電
流I20の立ち下がりを検出して、デユーテイの他に周波
数を可変制御すれば、その分損失及び雑音を低減するこ
とができる。
流I20の立ち下がりを検出して、デユーテイの他に周波
数を可変制御すれば、その分損失及び雑音を低減するこ
とができる。
Ｇ 実施例 以下図面について、本発明の一実施例を詳述する。
第３図との対応部分に同一符号を付して示す第１図に
おいて、20は全体として自励式のフライバツク型のスイ
ツチングレギユレータ回路を示し、２次巻線の電流I20
が立ち下がつた時点を検出してスイツチングトランジス
タ４をオン状態に切り換える。
おいて、20は全体として自励式のフライバツク型のスイ
ツチングレギユレータ回路を示し、２次巻線の電流I20
が立ち下がつた時点を検出してスイツチングトランジス
タ４をオン状態に切り換える。
このようにすれば出力電流I20の平均値が増加した場
合において、コレクタ電圧E10が立ち下がらないうちに
コレクタ電流I10が流れる状態を有効に回避し得、その
結果スイツチングトランジスタ４における損失の増加を
有効に回避することができる。
合において、コレクタ電圧E10が立ち下がらないうちに
コレクタ電流I10が流れる状態を有効に回避し得、その
結果スイツチングトランジスタ４における損失の増加を
有効に回避することができる。
これとは逆に、出力電流I20の平均値が減少した場合
において、コレクタ電圧E10が振動しながら所定電圧に
立ち下りを開始する以前に、スイツチングトランジスタ
４をオン状態に切り換えることができ、振動を有効に回
避して雑音の発生を未然に防止することができる。
において、コレクタ電圧E10が振動しながら所定電圧に
立ち下りを開始する以前に、スイツチングトランジスタ
４をオン状態に切り換えることができ、振動を有効に回
避して雑音の発生を未然に防止することができる。
このためこの実施例においては、２次巻線の電流I20
が立ち下がつた時点でt2（第５図）で、スイツチングト
ランス３のスイツチングトランジスタ４側の端子電圧
（すなわちスイツチングトランジスタ４のコレクタ電圧
E1に対応する）が電源２の電圧から立ち下がることに注
目し、当該端子電圧の立ち下がりを検出して、スイツチ
ングトランジスタ４をオン動作させる。
が立ち下がつた時点でt2（第５図）で、スイツチングト
ランス３のスイツチングトランジスタ４側の端子電圧
（すなわちスイツチングトランジスタ４のコレクタ電圧
E1に対応する）が電源２の電圧から立ち下がることに注
目し、当該端子電圧の立ち下がりを検出して、スイツチ
ングトランジスタ４をオン動作させる。
すなわち、スイツチングトランス３においては、別途
２次巻線が設けられ、この２次巻線の出力をコンデンサ
21を介して微分パルス作成回路22に出力することによ
り、第２図に示すように、コレクタ電圧E1の立ち下がり
で、信号レベルが立ち下がる微分パルス信号SDV（第２
図（Ａ））を作成し、２次巻線の電流I20が立ち下がる
時点を検出する。
２次巻線が設けられ、この２次巻線の出力をコンデンサ
21を介して微分パルス作成回路22に出力することによ
り、第２図に示すように、コレクタ電圧E1の立ち下がり
で、信号レベルが立ち下がる微分パルス信号SDV（第２
図（Ａ））を作成し、２次巻線の電流I20が立ち下がる
時点を検出する。
さらにスイツチングレギユレータ回路20においては、
当該微分パルス信号SDVをトランジスタ15に与え、これ
により当該微分パルス信号SDVに同期して信号レベルが
立ち上がる鋸歯状波信号STROを作成する。
当該微分パルス信号SDVをトランジスタ15に与え、これ
により当該微分パルス信号SDVに同期して信号レベルが
立ち上がる鋸歯状波信号STROを作成する。
従つて、当該スイツチングレギユレータ回路20におい
ては、出力電流の平均値I20AV（第２図（Ｂ））が大き
く増大すると、従来２次電流I20が完全に立ち下がらな
い時点t11でスイツチングトランジスタ４がオン動作し
ていたものが（破線で示す）、２次電流I20が立ち下が
る時点t12を待つてスイツチングトランジスタ４がオン
動作するように切り換えられ（第２図（Ｃ））、これに
伴つて１次巻線の電流I10（第２図（Ｄ））の立ち上が
り時点t11から時点t12まで遅延する。
ては、出力電流の平均値I20AV（第２図（Ｂ））が大き
く増大すると、従来２次電流I20が完全に立ち下がらな
い時点t11でスイツチングトランジスタ４がオン動作し
ていたものが（破線で示す）、２次電流I20が立ち下が
る時点t12を待つてスイツチングトランジスタ４がオン
動作するように切り換えられ（第２図（Ｃ））、これに
伴つて１次巻線の電流I10（第２図（Ｄ））の立ち上が
り時点t11から時点t12まで遅延する。
かくして、２次電流I20が立ち下がる時点t12を待つて
スイツチングトランジスタ４をオン動作することによ
り、出力電流I20の平均値I20AVが増大した場合において
は、その分当該スイツチングレギユレータ回路20の繰り
返し周期TSLが長大になり、これによりコレクタ電圧E10
が立ち下がらないうちにコレクタ電流I10が流れる状態
を有効に回避して、スイツチングトランジスタ４におけ
る損失の増加を有効に回避することができる。
スイツチングトランジスタ４をオン動作することによ
り、出力電流I20の平均値I20AVが増大した場合において
は、その分当該スイツチングレギユレータ回路20の繰り
返し周期TSLが長大になり、これによりコレクタ電圧E10
が立ち下がらないうちにコレクタ電流I10が流れる状態
を有効に回避して、スイツチングトランジスタ４におけ
る損失の増加を有効に回避することができる。
これに対して、出力電流I20の平均値I20AVの変動が小
さな範囲においては、当該スイツチングトランス３のイ
ンダクタンス等で決まる固有の周期TSMでオンオフ動作
が繰り返され、これにより当該繰り返し周期TSMで、出
力電流I20の平均値I20AVに応じてスイツチングトランジ
スタ４のオフ動作する期間Ｔが制御される。
さな範囲においては、当該スイツチングトランス３のイ
ンダクタンス等で決まる固有の周期TSMでオンオフ動作
が繰り返され、これにより当該繰り返し周期TSMで、出
力電流I20の平均値I20AVに応じてスイツチングトランジ
スタ４のオフ動作する期間Ｔが制御される。
さらに出力電流の平均値I20AVが大きく減少すると、
従来スイツチングトランジスタ４がオン動作した時点t2
2以前の、２次電流が立ち下がる時点t21で、スイツチン
グトランジスタ４がオン動作するように切り換えられ、
その分当該スイツチングレギユレータ回路20の繰り返し
周期TSSが短くなる。
従来スイツチングトランジスタ４がオン動作した時点t2
2以前の、２次電流が立ち下がる時点t21で、スイツチン
グトランジスタ４がオン動作するように切り換えられ、
その分当該スイツチングレギユレータ回路20の繰り返し
周期TSSが短くなる。
かくしてこの実施例において、スイツチングレギユレ
ータ回路20は、出力電流I20の変動が小さな範囲におい
ては、出力電圧を一定値に保持するようにスイツチング
トランス３に供給する駆動電源のデユーテイを制御する
パルス幅制御型のスイツチングレギユレータ回路を構成
するのに対し、出力電流I20の変動幅が大きくなるとデ
ユーテイに加えて繰り返し周波数を制御するスイツチン
グレギユレータ回路を構成する。
ータ回路20は、出力電流I20の変動が小さな範囲におい
ては、出力電圧を一定値に保持するようにスイツチング
トランス３に供給する駆動電源のデユーテイを制御する
パルス幅制御型のスイツチングレギユレータ回路を構成
するのに対し、出力電流I20の変動幅が大きくなるとデ
ユーテイに加えて繰り返し周波数を制御するスイツチン
グレギユレータ回路を構成する。
さらに演算増幅回路19は、基準電圧VREFを基準にして
スイツチングトランス３の出力電圧を検出する第１の検
出回路を構成するのに対し、コンデンサ21及び微分パル
ス作成回路22は、スイツチングトランス３の出力電流I
20の立ち下がりを検出する第２の検出回路を構成し、電
源２、スイツチングトランジスタ４、充放電コンデンサ
13、充電電流源14、トランジスタ15及び比較回路20は、
第１及び第２の検出回路の検出結果に基づいて、スイツ
チングトランス３に供給する駆動電源のデユーテイ及び
周波数を可変制御する制御回路を構成する。
スイツチングトランス３の出力電圧を検出する第１の検
出回路を構成するのに対し、コンデンサ21及び微分パル
ス作成回路22は、スイツチングトランス３の出力電流I
20の立ち下がりを検出する第２の検出回路を構成し、電
源２、スイツチングトランジスタ４、充放電コンデンサ
13、充電電流源14、トランジスタ15及び比較回路20は、
第１及び第２の検出回路の検出結果に基づいて、スイツ
チングトランス３に供給する駆動電源のデユーテイ及び
周波数を可変制御する制御回路を構成する。
以上の構成において、出力電流が増大すると、繰り返
し周期TSLが長大化し、２次電流が立ち下がる時点t12を
待つてスイツチングトランジスタ４がオン動作するよう
に切り換えられ（第２図（Ｃ））、これによりコレクタ
電圧E10が完全に立ち下がつてコレクタ電流I10が流れる
ようになる。
し周期TSLが長大化し、２次電流が立ち下がる時点t12を
待つてスイツチングトランジスタ４がオン動作するよう
に切り換えられ（第２図（Ｃ））、これによりコレクタ
電圧E10が完全に立ち下がつてコレクタ電流I10が流れる
ようになる。
かくして、駆動電源のデユーテイに加えて周波数が長
くなるように可変制御され、コレクタ電圧E10が立ち下
がらないうちにコレクタ電流I10が流れる状態を有効に
回避して、スイツチングトランジスタ４における損失の
増加を有効に回避することができる。
くなるように可変制御され、コレクタ電圧E10が立ち下
がらないうちにコレクタ電流I10が流れる状態を有効に
回避して、スイツチングトランジスタ４における損失の
増加を有効に回避することができる。
これに対して、出力電流I20の変動範囲が小さい場合
は、当該スイツチングレギユレータ回路20の固有の周期
TSMでオンオフ動作が繰り返され、これにより当該繰り
返し周期TSMで出力電流I20の平均値I20AVに応じて駆動
電源のデユーテイが可変制御される。
は、当該スイツチングレギユレータ回路20の固有の周期
TSMでオンオフ動作が繰り返され、これにより当該繰り
返し周期TSMで出力電流I20の平均値I20AVに応じて駆動
電源のデユーテイが可変制御される。
これに対して、出力電流I20の平均値I20AVが減少した
場合において、駆動電源のデユーテイに加えて周波数が
短くなるように可変制御され、コレクタ電圧E10が振動
しながら所定電圧に立ち下りを開始する以前にスイツチ
ングトランジスタ４がオン状態に切り換えられる。
場合において、駆動電源のデユーテイに加えて周波数が
短くなるように可変制御され、コレクタ電圧E10が振動
しながら所定電圧に立ち下りを開始する以前にスイツチ
ングトランジスタ４がオン状態に切り換えられる。
これにより、コレクタ電圧E10の振動を有効に回避し
て雑音の発生を未然に防止することができる。
て雑音の発生を未然に防止することができる。
以上の構成によれば、コレクタ電圧E10の立ち下がり
を検出して、スイツチングトランジスタ４をオン動作さ
せたことにより、出力電流が大きく変動すると、駆動電
源のデユーテイに加えて周波数を可変制御し得、これに
よりコレクタ電圧E10が立ち下がらないうちにコレクタ
電流I10が流れる状態及びコレクタ電圧E10が振動しなが
ら所定電圧に立ち下る状態を有効に回避するこができ
る。
を検出して、スイツチングトランジスタ４をオン動作さ
せたことにより、出力電流が大きく変動すると、駆動電
源のデユーテイに加えて周波数を可変制御し得、これに
よりコレクタ電圧E10が立ち下がらないうちにコレクタ
電流I10が流れる状態及びコレクタ電圧E10が振動しなが
ら所定電圧に立ち下る状態を有効に回避するこができ
る。
従つて、その分コレクタ損失及び雑音の増大を未然の
防止することができる。
防止することができる。
なお上述の実施例においては、２次出力として出力電
圧を検出して駆動電源のデユーテイを可変制御するスイ
ツチングレギユレータ回路に本発明を適用した場合につ
いて述べたが、本発明はこれに限らず、２次出力として
出力電流を検出して駆動電源のデユーテイを可変制御す
るスイツチングレギユレータ回路に適用してもよい。
圧を検出して駆動電源のデユーテイを可変制御するスイ
ツチングレギユレータ回路に本発明を適用した場合につ
いて述べたが、本発明はこれに限らず、２次出力として
出力電流を検出して駆動電源のデユーテイを可変制御す
るスイツチングレギユレータ回路に適用してもよい。
さらに、上述の実施例においては、鋸歯状波信号STRO
を作成してデユーテイを可変制御する場合について述べ
たが、本発明はこれに限らず、例えば微分パルス信号S
DVをトリガにして駆動するようになされたマルチバイブ
レータ回路等種々のパルス制御回路を広く適用すること
ができる。
を作成してデユーテイを可変制御する場合について述べ
たが、本発明はこれに限らず、例えば微分パルス信号S
DVをトリガにして駆動するようになされたマルチバイブ
レータ回路等種々のパルス制御回路を広く適用すること
ができる。
さらに上述の実施例においては、スイツチングトラン
ス３に別途巻線を設けてコレクタ電圧E10の立ち下がり
を検出することにより、出力電流の立ち下がりを検出す
る場合について述べたが、本発明はこれに限らず、例え
ば２次回路に電流検出用のトランスを設けて直接出力電
流の立ち下がりを検出するようにしてもよい。
ス３に別途巻線を設けてコレクタ電圧E10の立ち下がり
を検出することにより、出力電流の立ち下がりを検出す
る場合について述べたが、本発明はこれに限らず、例え
ば２次回路に電流検出用のトランスを設けて直接出力電
流の立ち下がりを検出するようにしてもよい。
Ｈ 発明の効果 上述のように本発明によれば、２次出力の他に出力電
流の立ち下がりを検出して駆動電源の周波数及びデユー
テイを制御することにより、コレクタ電圧が立ち下がら
ないうちにコレクタ電流が流れる状態及びコレクタ電圧
が振動しながら立ち下る状態を有効に回避することがで
き、かくしてコレクタ損失及び雑音の増大を未然に防止
することができる。
流の立ち下がりを検出して駆動電源の周波数及びデユー
テイを制御することにより、コレクタ電圧が立ち下がら
ないうちにコレクタ電流が流れる状態及びコレクタ電圧
が振動しながら立ち下る状態を有効に回避することがで
き、かくしてコレクタ損失及び雑音の増大を未然に防止
することができる。
第１図は本発明の一実施例によるスイツチングレギユレ
ータ回路を示す接続図、第２図はその動作の説明に供す
る信号波形図、第３図は従来のスイツチングレギユレー
タ回路を示す接続図、第４図及び第５図はその動作の説
明に供する信号波形図である。 １、20……スイツチングレギユレータ回路、２……電
源、３……スイツチングトランス、４……スイツチング
トランジスタ、22……微分パルス作成回路。
ータ回路を示す接続図、第２図はその動作の説明に供す
る信号波形図、第３図は従来のスイツチングレギユレー
タ回路を示す接続図、第４図及び第５図はその動作の説
明に供する信号波形図である。 １、20……スイツチングレギユレータ回路、２……電
源、３……スイツチングトランス、４……スイツチング
トランジスタ、22……微分パルス作成回路。
Claims (1)
- 【請求項１】スイツチングトランスと、 上記スイツチングトランスから出力される出力電圧及び
又は出力電流を検出する第１の検出回路と、 上記出力電流の立ち下がりを検出する第２の検出回路
と、 上記第１及び第２の検出回路の検出結果に基づいて、上
記スイツチングトランスに供給する駆動電源のデユーテ
イ及び周波数を可変制御する制御回路と を具えることを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33368688A JP2734045B2 (ja) | 1988-12-29 | 1988-12-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33368688A JP2734045B2 (ja) | 1988-12-29 | 1988-12-29 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184265A JPH02184265A (ja) | 1990-07-18 |
| JP2734045B2 true JP2734045B2 (ja) | 1998-03-30 |
Family
ID=18268834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33368688A Expired - Lifetime JP2734045B2 (ja) | 1988-12-29 | 1988-12-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734045B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702091B2 (ja) | 1998-03-31 | 2005-10-05 | 富士通株式会社 | 電源装置、および電源回路の制御方法 |
-
1988
- 1988-12-29 JP JP33368688A patent/JP2734045B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02184265A (ja) | 1990-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276586A (en) | Tuned switched-mode power supply | |
| KR19980018927A (ko) | 압전 변압기-인버터 및 그의 제어 회로와 구동 방법 (piezoelectric transformer-inverter and control circuit and driving method thereof) | |
| JPH08322247A (ja) | スタンバイ動作するスイッチング電源 | |
| US6291945B1 (en) | Discharge lamp lighting device | |
| KR100198288B1 (ko) | 역률개선회로의 출력전압 안정화 회로 | |
| JPH05276464A (ja) | 切換モード電源 | |
| JP4862362B2 (ja) | スイッチング電源装置 | |
| US4118739A (en) | Switching regulator for television receiver for generating a stabilized D.C. supply voltage for operating the various TV circuits | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| JP2559282B2 (ja) | スイッチモード電源 | |
| JP2734045B2 (ja) | 電源回路 | |
| US4839915A (en) | Inverter type X-ray apparatus | |
| JP2731577B2 (ja) | スイッチング電源用漸進的始動回路 | |
| MXPA96004531A (en) | Power supply of tuned switch mode with control of corrie mode | |
| KR100190165B1 (ko) | 광대역 고압 안정화 회로 | |
| US5615092A (en) | Switching power supply regulator with an inductive pulse circuit | |
| JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
| JPH08289168A (ja) | モニターの電源供給装置 | |
| JPH07142178A (ja) | ランプ駆動回路 | |
| JPH01298956A (ja) | スイッチング電源 | |
| KR0116750Y1 (ko) | Tv수상기의 고압 안정화 회로 | |
| JP2535851B2 (ja) | 鋸歯状波信号発生回路 | |
| KR200251508Y1 (ko) | 펄스전원방식의 브라운관 고압 제어회로 | |
| JP3168683B2 (ja) | スイッチング電源装置 | |
| JPS6331911B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |