JP2728577B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2728577B2 JP2728577B2 JP3204100A JP20410091A JP2728577B2 JP 2728577 B2 JP2728577 B2 JP 2728577B2 JP 3204100 A JP3204100 A JP 3204100A JP 20410091 A JP20410091 A JP 20410091A JP 2728577 B2 JP2728577 B2 JP 2728577B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- voltage
- circuit
- display
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表示装置に関し、さら
に詳しくは駆動電圧を印加することによって光学的に動
作する表示装置に関する。
に詳しくは駆動電圧を印加することによって光学的に動
作する表示装置に関する。
【０００２】
【従来の技術】電圧を印加することによって光学的に動
作する表示装置として、ＥＬ（エレクトロルミネッセン
ス）表示装置、プラズマ表示装置、ＬＥＤ（発光ダイオ
ード）表示装置、液晶表示装置などが存在する。これら
の表示装置においては、表示パネルに印加する電圧の値
は異なるものの、周辺の電圧印加手段や制御手段の構成
は互いに類似している。したがって、以下の説明ではＥ
Ｌ表示装置が例示されているが、これに限定されるもの
ではない。
作する表示装置として、ＥＬ（エレクトロルミネッセン
ス）表示装置、プラズマ表示装置、ＬＥＤ（発光ダイオ
ード）表示装置、液晶表示装置などが存在する。これら
の表示装置においては、表示パネルに印加する電圧の値
は異なるものの、周辺の電圧印加手段や制御手段の構成
は互いに類似している。したがって、以下の説明ではＥ
Ｌ表示装置が例示されているが、これに限定されるもの
ではない。
【０００３】図７は、従来の薄膜ＥＬ表示装置を概略的
に示すブロック図である。図７において、駆動論理回路
１０１は、表示データＤａ、クロック信号ＣＫａ、水平
同期信号Ｈａ、垂直同期信号Ｖａなどの入力信号に基づ
いてＥＬパネル１０６の駆動に必要なタイミング信号を
発生するが、複数のタイミング信号を発生するためのプ
ログラムを格納したＲＯＭ（読出し専用メモリ）１１１
を含んでおり、論理回路用電圧ＶＬａ（たとえば５Ｖ）
で動作する。
に示すブロック図である。図７において、駆動論理回路
１０１は、表示データＤａ、クロック信号ＣＫａ、水平
同期信号Ｈａ、垂直同期信号Ｖａなどの入力信号に基づ
いてＥＬパネル１０６の駆動に必要なタイミング信号を
発生するが、複数のタイミング信号を発生するためのプ
ログラムを格納したＲＯＭ（読出し専用メモリ）１１１
を含んでおり、論理回路用電圧ＶＬａ（たとえば５Ｖ）
で動作する。
【０００４】駆動回路１０２は、駆動論理回路１０１か
らのタイミング信号に応じて、駆動回路用電圧ＶＤａ
（たとえば１５Ｖ）からＥＬパネル駆動用の高電圧を発
生し、書込駆動回路１２１と、変調駆動回路１２２とを
含んでいる。書込駆動回路１２１は、ＥＬパネル１０６
の発光に必要な書込み電圧（たとえば１９０Ｖ）を出力
し、変調駆動回路１２２はＥＬ素子の発光と非発光との
区別をするための変調電圧（たとえば６０Ｖ）を出力す
る。
らのタイミング信号に応じて、駆動回路用電圧ＶＤａ
（たとえば１５Ｖ）からＥＬパネル駆動用の高電圧を発
生し、書込駆動回路１２１と、変調駆動回路１２２とを
含んでいる。書込駆動回路１２１は、ＥＬパネル１０６
の発光に必要な書込み電圧（たとえば１９０Ｖ）を出力
し、変調駆動回路１２２はＥＬ素子の発光と非発光との
区別をするための変調電圧（たとえば６０Ｖ）を出力す
る。
【０００５】走査側駆動ＩＣ（集積回路）１０４は、書
込み電圧をＥＬ表示パネル１０６内の走査側電極に印加
する走査側ドライバ１４２と、全ての走査側電極を順次
走査するように前記走査側ドライバ１４２を走査側電極
のそれぞれに順次的に対応付けるシフトレジスタ・ラッ
チ回路１４１とを含む。同様に、データ側駆動ＩＣ１０
５は、変調電圧をＥＬパネル１０６のデータ側電極に印
加するデータ側ドライバ１５２と、前記データ側ドライ
バ１５２を表示データに基づいて選択されたデータ側電
極に対応付けるシフトレジスタ・ラッチ回路１５１とを
含む。前記シフトレジスタ・ラッチ回路１４１，１５１
も、前記ＲＯＭ１１１内にプログラムされたタイミング
信号に従って動作する。
込み電圧をＥＬ表示パネル１０６内の走査側電極に印加
する走査側ドライバ１４２と、全ての走査側電極を順次
走査するように前記走査側ドライバ１４２を走査側電極
のそれぞれに順次的に対応付けるシフトレジスタ・ラッ
チ回路１４１とを含む。同様に、データ側駆動ＩＣ１０
５は、変調電圧をＥＬパネル１０６のデータ側電極に印
加するデータ側ドライバ１５２と、前記データ側ドライ
バ１５２を表示データに基づいて選択されたデータ側電
極に対応付けるシフトレジスタ・ラッチ回路１５１とを
含む。前記シフトレジスタ・ラッチ回路１４１，１５１
も、前記ＲＯＭ１１１内にプログラムされたタイミング
信号に従って動作する。
【０００６】ＲＯＭ１１１は、ＲＯＭページ切換回路１
１２からの切換信号Ａｘａによって、定常動作時のタイ
ミングがプログラムされたページＰ１（ハイレベルの切
換信号Ａｘａによって指定される）、または駆動回路１
０２の駆動電圧出力を阻止するタイミングがプログラム
されたページＰ２（ローレベルの切換信号Ａｘａによっ
て指定される）のいずれかを選択する。ＲＯＭページ切
換回路１１２は、たとえば複数のフリップフロップから
成り、入力信号のうちの垂直同期信号Ｖを用いて前記切
換信号Ａｘａを生成して、ＲＯＭ１１１に与える。
１２からの切換信号Ａｘａによって、定常動作時のタイ
ミングがプログラムされたページＰ１（ハイレベルの切
換信号Ａｘａによって指定される）、または駆動回路１
０２の駆動電圧出力を阻止するタイミングがプログラム
されたページＰ２（ローレベルの切換信号Ａｘａによっ
て指定される）のいずれかを選択する。ＲＯＭページ切
換回路１１２は、たとえば複数のフリップフロップから
成り、入力信号のうちの垂直同期信号Ｖを用いて前記切
換信号Ａｘａを生成して、ＲＯＭ１１１に与える。
【０００７】すなわち、電源電圧立上り時の不規則なシ
フトレジスタのデータは、シフトレジスタへのクロック
信号によってＥＬパネル駆動の２フィールド終了後には
クリアされて定常動作が始まる。したがって、入力信号
のうち垂直同期信号Ｖａを分周することによって、２フ
ィールド期間ローレベルとなる切換信号Ａｘａを生成し
て最初の２フィールドの期間だけＲＯＭ１１１のページ
Ｐ２を選択し、これによって駆動電圧発生回路１０２の
高電圧出力を停止することができ、意味不明な表示を防
止するとともに、各構成回路への悪影響を防止してい
る。
フトレジスタのデータは、シフトレジスタへのクロック
信号によってＥＬパネル駆動の２フィールド終了後には
クリアされて定常動作が始まる。したがって、入力信号
のうち垂直同期信号Ｖａを分周することによって、２フ
ィールド期間ローレベルとなる切換信号Ａｘａを生成し
て最初の２フィールドの期間だけＲＯＭ１１１のページ
Ｐ２を選択し、これによって駆動電圧発生回路１０２の
高電圧出力を停止することができ、意味不明な表示を防
止するとともに、各構成回路への悪影響を防止してい
る。
【０００８】
【発明が解決しようとする課題】図７に示される従来の
ＥＬ表示装置においては、ＥＬパネル１０６の駆動に必
要なタイミングを発生するＲＯＭ１１１は、定常時の駆
動を行うぺージＰ１と、電源電圧の立上り時に駆動回路
１０２の高電圧出力を阻止する駆動を行うタイミングを
発生するページＰ２とを持っているため、ＲＯＭ容量が
２倍となり、コスト面で不利である。
ＥＬ表示装置においては、ＥＬパネル１０６の駆動に必
要なタイミングを発生するＲＯＭ１１１は、定常時の駆
動を行うぺージＰ１と、電源電圧の立上り時に駆動回路
１０２の高電圧出力を阻止する駆動を行うタイミングを
発生するページＰ２とを持っているため、ＲＯＭ容量が
２倍となり、コスト面で不利である。
【０００９】本発明の目的は、簡素な構成で電源立上り
直後の意味不明な表示を除き、かつ、周辺回路の損傷を
防止することができる表示装置を提供することである。
直後の意味不明な表示を除き、かつ、周辺回路の損傷を
防止することができる表示装置を提供することである。
【００１０】
【課題を解決するための手段】本発明は、複数の表示画
素が配列され、順次的に表示画素に駆動電圧を印加する
ことによって表示動作を行う表示パネルと、前記駆動電
圧を発生しまたは停止する駆動電圧発生手段２１と、前
記駆動電圧発生手段２１からの駆動電圧を選択的に表示
画素に与える駆動手段４２と、表示に必要な入力信号に
基づいて、駆動電圧発生手段２１と駆動手段４２とを制
御する制御信号を出力する駆動制御手段１と、少なくと
も駆動電圧発生手段２１と駆動手段４２とに電圧を供給
する電源７と、駆動制御手段１からの制御信号を、駆動
電圧発生手段２１に出力する出力状態となり、または遮
断する遮断状態となる出力／遮断回路１３と、出力／遮
断回路１３を、電源７による電圧供給開始直後の予め定
める期間、遮断状態とし、その予め定める期間経過後に
出力状態とする切換回路１２とを含み、駆動電圧発生手
段２１は、出力／遮断回路１３から出力される制御信号
が与えられることによって、前記駆動電圧を発生し、制
御信号が遮断されることによって、前記駆動電圧を停止
することを特徴とする表示装置である。
素が配列され、順次的に表示画素に駆動電圧を印加する
ことによって表示動作を行う表示パネルと、前記駆動電
圧を発生しまたは停止する駆動電圧発生手段２１と、前
記駆動電圧発生手段２１からの駆動電圧を選択的に表示
画素に与える駆動手段４２と、表示に必要な入力信号に
基づいて、駆動電圧発生手段２１と駆動手段４２とを制
御する制御信号を出力する駆動制御手段１と、少なくと
も駆動電圧発生手段２１と駆動手段４２とに電圧を供給
する電源７と、駆動制御手段１からの制御信号を、駆動
電圧発生手段２１に出力する出力状態となり、または遮
断する遮断状態となる出力／遮断回路１３と、出力／遮
断回路１３を、電源７による電圧供給開始直後の予め定
める期間、遮断状態とし、その予め定める期間経過後に
出力状態とする切換回路１２とを含み、駆動電圧発生手
段２１は、出力／遮断回路１３から出力される制御信号
が与えられることによって、前記駆動電圧を発生し、制
御信号が遮断されることによって、前記駆動電圧を停止
することを特徴とする表示装置である。
【００１１】
【作用】本発明に従えば、電源７による電圧供給開始直
後の予め定める期間では、切換回路１２は、出力／遮断
回路１３を遮断状態とし、これによって駆動制御手段１
からの制御信号は、駆動電圧発生手段２１に与えられる
ことなく、遮断され、したがって駆動電圧発生手段２１
からは、表示画素に与えるべき駆動電圧が停止される。
したがって電源投入直後に表示パネルに無意味な表示が
行われることはなく、また周辺回路の損傷を防止するこ
とができる。その後、駆動手段４２が定常状態となる前
記予め定める期間経過後に、切換回路１２は出力／遮断
回路１３を出力状態とし、これによって出力／遮断回路
１３は、駆動制御手段１からの制御信号を駆動電圧発生
手段２１に出力し、こうして駆動電圧発生手段２１は、
制御信号が与えられることによって、前記駆動電圧を発
生し、駆動手段４２は、その駆動電圧を表示パネルの表
示画素に選択的に与え、表示が行われる。
後の予め定める期間では、切換回路１２は、出力／遮断
回路１３を遮断状態とし、これによって駆動制御手段１
からの制御信号は、駆動電圧発生手段２１に与えられる
ことなく、遮断され、したがって駆動電圧発生手段２１
からは、表示画素に与えるべき駆動電圧が停止される。
したがって電源投入直後に表示パネルに無意味な表示が
行われることはなく、また周辺回路の損傷を防止するこ
とができる。その後、駆動手段４２が定常状態となる前
記予め定める期間経過後に、切換回路１２は出力／遮断
回路１３を出力状態とし、これによって出力／遮断回路
１３は、駆動制御手段１からの制御信号を駆動電圧発生
手段２１に出力し、こうして駆動電圧発生手段２１は、
制御信号が与えられることによって、前記駆動電圧を発
生し、駆動手段４２は、その駆動電圧を表示パネルの表
示画素に選択的に与え、表示が行われる。
【００１２】
【実施例】図１は、本発明の一実施例であるＥＬ表示装
置の概略的構成を示すブロック図である。図１におい
て、駆動論理回路１は、表示信号生成回路３から与えら
れる表示データＤ、クロック信号ＣＫ、水平同期信号
Ｈ、垂直同期信号Ｖなどの入力信号に基づいて、ＥＬパ
ネル６の駆動に必要なタイミング信号を発生するが、予
め定めるタイミング信号を発生させるためのプログラム
を格納したＲＯＭ（リードオンリメモリ；読出し専用メ
モリ）１１を含んでおり、電源回路７から与えられる論
理回路用電圧ＶＬ（たとえば５Ｖ）で動作する。
置の概略的構成を示すブロック図である。図１におい
て、駆動論理回路１は、表示信号生成回路３から与えら
れる表示データＤ、クロック信号ＣＫ、水平同期信号
Ｈ、垂直同期信号Ｖなどの入力信号に基づいて、ＥＬパ
ネル６の駆動に必要なタイミング信号を発生するが、予
め定めるタイミング信号を発生させるためのプログラム
を格納したＲＯＭ（リードオンリメモリ；読出し専用メ
モリ）１１を含んでおり、電源回路７から与えられる論
理回路用電圧ＶＬ（たとえば５Ｖ）で動作する。
【００１３】駆動回路２は、駆動論理回路１からのタイ
ミング信号に応じて、電源回路７から与えられる駆動回
路用電圧ＶＤ（たとえば１５Ｖ）からＥＬパネル駆動用
の高電圧を発生する回路であり、書込駆動回路２１と変
調駆動回路２２とを含む。書込駆動回路２１は、ＥＬパ
ネル６の発光に必要な書込み電圧（たとえば１９０Ｖ）
を出力し、変調駆動回路２２はＥＬ素子の発光と非発光
との区別をするための変調電圧（たとえば６０Ｖ）を出
力する。
ミング信号に応じて、電源回路７から与えられる駆動回
路用電圧ＶＤ（たとえば１５Ｖ）からＥＬパネル駆動用
の高電圧を発生する回路であり、書込駆動回路２１と変
調駆動回路２２とを含む。書込駆動回路２１は、ＥＬパ
ネル６の発光に必要な書込み電圧（たとえば１９０Ｖ）
を出力し、変調駆動回路２２はＥＬ素子の発光と非発光
との区別をするための変調電圧（たとえば６０Ｖ）を出
力する。
【００１４】走査側駆動ＩＣ（集積回路）４は、書込み
電圧をＥＬパネル６内の走査側電極に印加する走査側ド
ライバ４２と、全ての走査側電極を順次走査するように
前記走査側ドライバ４２を各走査電極に順次的に対応付
けるシフトレジスタ・ラッチ回路４１とを含む。同様
に、データ側駆動ＩＣ５は、変調電圧をＥＬパネル６の
データ側電極に印加するデータ側ドライバ５２と、前記
データ側ドライバ５２を表示データに基づいて選択され
たデータ側電極に対応付けるシフトレジスタ・ラッチ回
路５１とを含んで構成される。これらのシフトレジスタ
・ラッチ回路４１，５１も、ＲＯＭ１１内に格納された
前記プログラムによって発生されるタイミング信号に従
って動作する。
電圧をＥＬパネル６内の走査側電極に印加する走査側ド
ライバ４２と、全ての走査側電極を順次走査するように
前記走査側ドライバ４２を各走査電極に順次的に対応付
けるシフトレジスタ・ラッチ回路４１とを含む。同様
に、データ側駆動ＩＣ５は、変調電圧をＥＬパネル６の
データ側電極に印加するデータ側ドライバ５２と、前記
データ側ドライバ５２を表示データに基づいて選択され
たデータ側電極に対応付けるシフトレジスタ・ラッチ回
路５１とを含んで構成される。これらのシフトレジスタ
・ラッチ回路４１，５１も、ＲＯＭ１１内に格納された
前記プログラムによって発生されるタイミング信号に従
って動作する。
【００１５】ＲＯＭ１１は、定常動作時のタイミング信
号を出力するためのプログラムを格納する。切換回路１
２は、図２に示すように、３つのフリップフロップ１２
ａ，１２ｂ，１２ｃで構成され、たとえば垂直同期信号
Ｖを用いて図３に示す切換信号Ａｘを生成する。切換信
号Ａｘは、電源回路７からの電力供給開始時から少なく
とも２フィールド期間経過後にハイレベルとされる信号
である。
号を出力するためのプログラムを格納する。切換回路１
２は、図２に示すように、３つのフリップフロップ１２
ａ，１２ｂ，１２ｃで構成され、たとえば垂直同期信号
Ｖを用いて図３に示す切換信号Ａｘを生成する。切換信
号Ａｘは、電源回路７からの電力供給開始時から少なく
とも２フィールド期間経過後にハイレベルとされる信号
である。
【００１６】駆動論理回路１と書込駆動回路２１との間
には、書込制御用論理回路１３が設けられる。書込制御
用論理回路１３は、たとえば図４に示すように、論理積
（ＡＮＤ）回路１３ａで構成され、駆動論理回路１から
出力されるタイミング信号である書込みパルスＷＰ１
と、切換回路１２から出力される切換信号Ａｘとの論理
積演算を行い、出力信号を書込みパルスＷＰ２として、
書込駆動回路２１に与える。
には、書込制御用論理回路１３が設けられる。書込制御
用論理回路１３は、たとえば図４に示すように、論理積
（ＡＮＤ）回路１３ａで構成され、駆動論理回路１から
出力されるタイミング信号である書込みパルスＷＰ１
と、切換回路１２から出力される切換信号Ａｘとの論理
積演算を行い、出力信号を書込みパルスＷＰ２として、
書込駆動回路２１に与える。
【００１７】図５は本実施例の動作を説明するフローチ
ャートであり、図６は本実施例の動作を示すタイミング
チャートである。ステップａ１において、図６に示す時
刻ｔ１において電源が投入されると、ステップａ２では
切換回路１２からはローレベルの切換信号Ａｘが出力さ
れ、したがって書込制御用論理回路１３からは書込みパ
ルスＷＰ２としてローレベルの信号が書込駆動回路２１
に与えられる。すなわち、駆動論理回路１から出力され
る書込みパルス（タイミング信号）ＷＰ１は遮断され
る。
ャートであり、図６は本実施例の動作を示すタイミング
チャートである。ステップａ１において、図６に示す時
刻ｔ１において電源が投入されると、ステップａ２では
切換回路１２からはローレベルの切換信号Ａｘが出力さ
れ、したがって書込制御用論理回路１３からは書込みパ
ルスＷＰ２としてローレベルの信号が書込駆動回路２１
に与えられる。すなわち、駆動論理回路１から出力され
る書込みパルス（タイミング信号）ＷＰ１は遮断され
る。
【００１８】ステップａ３において、電源投入から少な
くとも２フィールド期間経過したことが確認されると、
切換回路１２から出力される切換信号Ａｘはハイレベル
となり、したがってステップａ４において書込制御用論
理回路１３からは駆動論理回路１から与えられる書込み
パルスＷＰ１が書込みパルスＷＰ２として出力される。
くとも２フィールド期間経過したことが確認されると、
切換回路１２から出力される切換信号Ａｘはハイレベル
となり、したがってステップａ４において書込制御用論
理回路１３からは駆動論理回路１から与えられる書込み
パルスＷＰ１が書込みパルスＷＰ２として出力される。
【００１９】電源電圧立上り直後は、走査側シフトレジ
スタ・ラッチ回路４１のシフトレジスタに格納されてい
るランダムなデータのクリア期間であり、この期間では
切換信号Ａｘがローレベルとなっているため、書込駆動
回路２１を動作させるための書込みパルスＷＰ２は常に
ローレベルであり、走査側ドライバ４２には高電圧が出
力されない。したがって、電源電圧立上り直後の意味不
明な表示を防止し、かつ、走査側駆動ＩＣ４およびＥＬ
パネル６への悪影響を防止することができる。
スタ・ラッチ回路４１のシフトレジスタに格納されてい
るランダムなデータのクリア期間であり、この期間では
切換信号Ａｘがローレベルとなっているため、書込駆動
回路２１を動作させるための書込みパルスＷＰ２は常に
ローレベルであり、走査側ドライバ４２には高電圧が出
力されない。したがって、電源電圧立上り直後の意味不
明な表示を防止し、かつ、走査側駆動ＩＣ４およびＥＬ
パネル６への悪影響を防止することができる。
【００２０】シフトレジスタがクリアされ、定常状態と
なった後は、切換信号Ａｘはハイレベルとなり、書込制
御用論理回路１３からは書込みパルスＷＰ１がそのまま
書込みパルスＷＰ２として出力され、表示動作が行われ
る。
なった後は、切換信号Ａｘはハイレベルとなり、書込制
御用論理回路１３からは書込みパルスＷＰ１がそのまま
書込みパルスＷＰ２として出力され、表示動作が行われ
る。
【００２１】以上のように本実施例によれば、ＲＯＭ１
１に格納されるタイミング信号発生用のプログラムは１
つだけでよく、ＲＯＭ１１の容量を従来に比べて１／２
とすることができる。これによって、低コストの表示装
置を提供することができる。なお、ＥＬ表示装置に限ら
ず、プラズマ表示装置、ＬＥＤ表示装置などに本発明を
実施してもよい。
１に格納されるタイミング信号発生用のプログラムは１
つだけでよく、ＲＯＭ１１の容量を従来に比べて１／２
とすることができる。これによって、低コストの表示装
置を提供することができる。なお、ＥＬ表示装置に限ら
ず、プラズマ表示装置、ＬＥＤ表示装置などに本発明を
実施してもよい。
【００２２】
【発明の効果】本発明によれば、電源７による電圧供給
開始直後の予め定める期間では、切換回路１２は出力／
遮断回路１３を遮断状態とし、したがって駆動制御手段
１からのたとえば前述の実施例におけるハイレベルの駆
動パルスＷＰ２である制御信号が与えられず、これによ
って駆動電圧発生手段２１は駆動電圧を停止する。した
がって電源投入直後に表示パネルに無意味な表示が行わ
れることはなく、また周辺回路の損傷を防止することが
できる。またこのような駆動電圧発生手段２１は駆動電
圧を発生せず、停止するので、たとえば前述の実施例に
おける１９０Ｖの書込み電圧である駆動電圧が停止され
た状態とされ、安全である。また本発明によれば、前記
予め定める時間経過後には、切換回路１２は出力／遮断
回路１３を出力状態とし、これによって駆動制御手段１
からの制御信号が駆動電圧発生手段２１に出力され、こ
れによって駆動電圧発生手段２１は駆動電圧を発生して
駆動手段４２に与え、その駆動電圧によって表示パネル
の表示画素が選択的に駆動される。したがって駆動制御
手段１は、前記電圧供給開始直後から予め定める期間
内、およびその予め定める期間経過後のいずれにおいて
も、前述の実施例ではたとえばタイミング信号である書
込みパルスＷＰ１を発生する同一動作を継続すればよ
く、これによって駆動制御手段１の構成が簡素化され、
たとえば前述の実施例におけるＲＯＭ１１の容量を低減
することができる。
開始直後の予め定める期間では、切換回路１２は出力／
遮断回路１３を遮断状態とし、したがって駆動制御手段
１からのたとえば前述の実施例におけるハイレベルの駆
動パルスＷＰ２である制御信号が与えられず、これによ
って駆動電圧発生手段２１は駆動電圧を停止する。した
がって電源投入直後に表示パネルに無意味な表示が行わ
れることはなく、また周辺回路の損傷を防止することが
できる。またこのような駆動電圧発生手段２１は駆動電
圧を発生せず、停止するので、たとえば前述の実施例に
おける１９０Ｖの書込み電圧である駆動電圧が停止され
た状態とされ、安全である。また本発明によれば、前記
予め定める時間経過後には、切換回路１２は出力／遮断
回路１３を出力状態とし、これによって駆動制御手段１
からの制御信号が駆動電圧発生手段２１に出力され、こ
れによって駆動電圧発生手段２１は駆動電圧を発生して
駆動手段４２に与え、その駆動電圧によって表示パネル
の表示画素が選択的に駆動される。したがって駆動制御
手段１は、前記電圧供給開始直後から予め定める期間
内、およびその予め定める期間経過後のいずれにおいて
も、前述の実施例ではたとえばタイミング信号である書
込みパルスＷＰ１を発生する同一動作を継続すればよ
く、これによって駆動制御手段１の構成が簡素化され、
たとえば前述の実施例におけるＲＯＭ１１の容量を低減
することができる。
【図１】本発明の一実施例であるＥＬ表示装置の概略的
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１に示す切換回路１２の構成例を示す回路図
である。
である。
【図３】切換回路１２の動作を示すタイミングチャート
である。
である。
【図４】図１に示す書込制御用論理回路１３の構成例を
示す回路図である。
示す回路図である。
【図５】本実施例の動作を説明するフローチャートであ
る。
る。
【図６】本実施例の動作を説明するタイミングチャート
である。
である。
【図７】従来のＥＬ表示装置の概略的構成を示すブロッ
ク図である。
ク図である。
１ 駆動論理回路 ２ 駆動回路 ３ 表示信号生成回路 ４ 走査側駆動ＩＣ ５ データ側駆動ＩＣ ６ ＥＬパネル ７ 電源回路 １１ ＲＯＭ １２ 切換回路 １３ 書込制御用論理回路 ２１ 書込駆動回路 ２２ 変調駆動回路 ４１，５１ シフトレジスタ・ラッチ回路 ４２ 走査側ドライバ ５２ データ側ドライバ
Claims (1)
- 【請求項１】 複数の表示画素が配列され、順次的に表
示画素に駆動電圧を印加することによって表示動作を行
う表示パネルと、 前記駆動電圧を発生しまたは停止する駆動電圧発生手段
２１と、 前記駆動電圧発生手段２１からの駆動電圧を選択的に表
示画素に与える駆動手段４２と、 表示に必要な入力信号に基づいて、駆動電圧発生手段２
１と駆動手段４２とを制御する制御信号を出力する駆動
制御手段１と、 少なくとも駆動電圧発生手段２１と駆動手段４２とに電
圧を供給する電源７と、 駆動制御手段１からの制御信号を、駆動電圧発生手段２
１に出力する出力状態となり、または遮断する遮断状態
となる出力／遮断回路１３と、 出力／遮断回路１３を、電源７による電圧供給開始直後
の予め定める期間、遮断状態とし、その予め定める期間
経過後に出力状態とする切換回路１２とを含み、 駆動電圧発生手段２１は、出力／遮断回路１３から出力
される制御信号が与えられることによって、前記駆動電
圧を発生し、制御信号が遮断されることによって、前記
駆動電圧を停止することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3204100A JP2728577B2 (ja) | 1991-08-14 | 1991-08-14 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3204100A JP2728577B2 (ja) | 1991-08-14 | 1991-08-14 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0546114A JPH0546114A (ja) | 1993-02-26 |
| JP2728577B2 true JP2728577B2 (ja) | 1998-03-18 |
Family
ID=16484800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3204100A Expired - Lifetime JP2728577B2 (ja) | 1991-08-14 | 1991-08-14 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728577B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100551124B1 (ko) * | 2003-12-31 | 2006-02-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| JP4774726B2 (ja) * | 2004-11-24 | 2011-09-14 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法および電子機器 |
| JP4748215B2 (ja) | 2008-12-09 | 2011-08-17 | ソニー株式会社 | サウンド設定装置及びサウンド設定方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035713B2 (ja) * | 1974-08-14 | 1985-08-16 | 松下電器産業株式会社 | ２値信号表示マトリクス表示板駆動装置 |
| JPH01200288A (ja) * | 1988-02-04 | 1989-08-11 | Sharp Corp | 表示駆動回路 |
-
1991
- 1991-08-14 JP JP3204100A patent/JP2728577B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546114A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633601B2 (ja) | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 | |
| KR102338948B1 (ko) | 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 | |
| US10431175B2 (en) | Gate driver and control method thereof | |
| JP4850695B2 (ja) | パッシブマトリックスディスプレイおよび対応する方法のためのｐｗｍドライバ | |
| KR100382867B1 (ko) | 디스플레이구동방법 및 디스플레이구동회로 | |
| US20180240408A1 (en) | Shift register unit, array substrate, display panel, display apparatus, and driving method thereof | |
| US20030210220A1 (en) | Shift register apparatus and display apparatus | |
| JP2007114732A (ja) | 平板ディスプレイ装置及びその動作方法 | |
| JP2001142413A (ja) | アクティブマトリクス型表示装置 | |
| KR100486999B1 (ko) | 액정표시장치의 잔상 방지 방법 및 장치 | |
| JP4544827B2 (ja) | 液晶表示装置 | |
| JP2001343924A (ja) | デジタル駆動装置およびこれを用いた画像表示装置 | |
| US7173588B2 (en) | Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements | |
| JP2728577B2 (ja) | 表示装置 | |
| WO2001018779A1 (en) | Led display device and control method therefor | |
| KR20230094507A (ko) | 표시장치와 그의 과전류 검출 방법 | |
| US20030179161A1 (en) | Circuitry and method for fast reliable start-up of plasma display panel | |
| JP3485422B2 (ja) | 表示駆動装置 | |
| JP2647879B2 (ja) | 表示装置 | |
| JP2004317576A (ja) | 駆動回路、駆動方法、電気光学装置、及び電子機器 | |
| JP2823126B2 (ja) | 画像表示装置 | |
| US20240062714A1 (en) | Pixel and display apparatus of which static power consumption is reduced | |
| JP2006010999A (ja) | 画像表示装置及びその保護回路を備えた半導体装置 | |
| JP3296263B2 (ja) | Ｅｌ表示装置 | |
| KR20220045335A (ko) | 표시장치 및 이의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |