KR100382867B1 - 디스플레이구동방법 및 디스플레이구동회로 - Google Patents

디스플레이구동방법 및 디스플레이구동회로 Download PDF

Info

Publication number
KR100382867B1
KR100382867B1 KR10-2000-0066268A KR20000066268A KR100382867B1 KR 100382867 B1 KR100382867 B1 KR 100382867B1 KR 20000066268 A KR20000066268 A KR 20000066268A KR 100382867 B1 KR100382867 B1 KR 100382867B1
Authority
KR
South Korea
Prior art keywords
shift
shift clock
shift register
bit
data
Prior art date
Application number
KR10-2000-0066268A
Other languages
English (en)
Other versions
KR20010051545A (ko
Inventor
야마구치히사시
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20010051545A publication Critical patent/KR20010051545A/ko
Application granted granted Critical
Publication of KR100382867B1 publication Critical patent/KR100382867B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

디스플레이구동방법의 경우, 전원을 턴온한 후, 1㎲의 주기인 시프트클럭(CKI2)은, 시프트클럭(CK2)으로서 액정의 n개의 주사전극들에 대응하는 n주기들에 대한 1 수평동기기간의 시프트클럭(CKN2) 대신에 주사전극구동회로의 시프트레지스터에 공급되고, 적어도 n주기들에 대응하는 1주기 동안 하이레벨이 되는 인에이블신호(EN)에 의해, 시프트구동기의 출력데이터의 각 비트가 액정디스플레이패널의 n개의 주사전극들을 구동하기 위한 n개의 구동기들로의 전송이 중단된다.

Description

디스플레이구동방법 및 디스플레이구동회로{Display driving method and display driving circuit}
본 발명은 디스플레이구동방법 및 디스플레이구동회로에 관한 것으로서, 보다 상세하게는, 액정패널 및 전계발광패널(EL패널)과 같은 디스플레이를 구동하기 위한 디스플레이구동방법 및 디스플레이구동회로에 관한 것이다
본 출원은 1999년 11월 8일자로 출원되며, 참고문헌으로서 여기에 통합된 일본특허출원 평11-316872호의 조약우선권을 주장한다.
도 7은 일본공개특허공보 평11-143432호에 개시된 종래의 액정패널(1) 및 디스플레이구동회로의 전기적 구성예를 보여주는 블럭도이다.
액정패널(1)은 박막트랜지스터(TFT)를 스위치소자로서 사용하는 능동매트릭스구동액정패널이다. 행방향으로 소정 간격으로 있는 제공된 n개(n은 양의 정수이다)의 주사전극들(21-2n, 게이트선) 및 열방향으로 소정 간격으로 있는 제공된 m개(m은 양의 정수이다)의 데이터전극들(31-3m, 소스선)의 교점들이 화소들로서 사용된다. 각 화소마다, 등용량성 부하인 액정셀(4), 대응하는 액정셀(4)을 구동하기 위한 TFT(5), 1 수직동기기간 동안 데이터전하들을 저장하기 위한 커패시터(6)가 배치된다. 디지털영상데이터인 적색데이터(DR), 녹색데이터(DG) 및 청색데이터(DB)에 근거하여 발생된 데이터적색신호, 데이터녹색신호 및 데이터청색신호가 데이터전극들(31-3m)에 연속적으로 인가되고, 주사신호들이 주사전극들(21-2n)에 연속적으로 인가되어, 문자 또는 영상 등이 표시된다.
또, 이 예의 종래의 디스플레이구동회로는, 제어기(7), 데이터전극구동회로(8) 및 주사전극구동회로(9)를 주로 구비하는 CMOS(Complementary Metal Oxide Semiconductor)구성의 반도체집적회로이다.
제어기(7)는 데이터전극구동회로(8)에 공급되는 시작펄스(SP1) 및 시프트클럭(CK1)을 발생하고, 주사전극구동회로(9)에 공급되는 시작펄스(SP2), 시프트클럭(CK2) 및 인에이블신호(EN)를 발생한다.
데이터전극구동회로(8)에는 시프트레지스터, 데이터레지스터, 래치, 레벨시프터, 디지털아날로그변환기(DAC) 및 복수의 구동기들(미도시)이 주로 제공된다.
데이터전극구동회로(8)는 시프트클럭(CK1)과 동기한 적색데이터(DR), 녹색데이터(DG) 및 청색데이터(DB)를 시작펄스(SP1)에 근거하여 시프트레지스터에 쓰기시작한 다음, 시프트레지스터로부터의 출력데이터를 시프트클럭(CK1)의 상승시에 데이터레지스터에 쓴다. 그런 다음, 데이터전극구동회로(8)는 출력데이터를 래치에 일시적으로 유지하고, 그 데이터를 레벨시프터로써 소정 전압으로 변환하고, 소정 전압을 DAC를 이용하여 아날로그데이터적색신호, 아날로그데이터녹색신호 및 아날로그데이터청색신호로 변환하고, 이 신호들을 증폭 및 완충하여, 복수의 구동기들로써 액정패널(1)의 데이터전극들(31-3m) 중 대응하는 데이터전극에 연속적으로 인가한다.
주사전극구동회로(9)에는, 도 8에 보여진 것처럼, 시프트레지스터(10), NAND게이트들(111-11n) 및 구동기들(121-12n)이 주로 제공된다.
시프트레지스터(10)는, n개의 지연플립플롭들(DFFs)을 포함하는 직렬입력병력출력(serial-in parallel-out)의 시프트레지스터이고, 시작펄스(SP2)를 전원전압(Vcc)에 근거하여 시프트클럭(CK2)과 동기하게 시프트하기 위한 시프트동작을 실행하고, n비트 병렬데이터의 각 비트를 NAND게이트들(111-11n)의 각 제2입력단자에 공급한다. NAND게이트들(111-11n)의 각각은 n비트 병렬데이터의 각 비트를 반전하고, 제어기(7)로부터 각 제1입력단자에 공급된 각 인에이블신호(EN)가 하이레벨일 때 반전된 비트를 구동기들(121-12n)중 대응하는 구동기에 공급한다. 구동기들(121-12n) 각각은, 대응하는 NAND게이트들(111-11n)로부터 반전되어 공급된 n비트 병렬데이터의 각 비트를 증폭 및 완충하여, 그것을 액정패널(1)의 주사전극들(21-2n) 중 대응하는 주사전극에 n개의 주사신호들로서 인가한다.
다음, 전술한 구성의 디스플레이구동회로의 동작의 일부에 관해 설명될 것이다. 먼저, 전원이 턴온되고, 전원전압(Vcc)이 주사전극구동회로(9)의 시프트레지스터(10)에 인가된다.
이 경우, 주사전극구동회로(9)에서의 래치업(latch-up)을 피하기 위해, 제어기(7)는 전원이 턴온된 후 전원전압(Vcc)이 안정하게 되는 일정시간이 경과할 때까지 다양한 제어펄스들을 출력하지 않도록 하기 위해 파워온리셋(미도시)을 인가한다.
여기서, 래치업은, CMOS구성의 반도체집적회로에서 전원전압이 낮아지지 않는 한 전류가 전원단자에서 접지단자로 계속하여 흐르는 현상이다. 래치업이 주사전극구동회로(9)에서 발생하는 이유들에 관해 설명될 것이다. 전원이 턴온된 직후, 시프트레지스터(10)로부터의 출력데이터가 불규칙하다. 그런 불규칙한 출력데이터가 구동기들(121-12n)에 직접 인가될 때, 최악의 경우, 즉 시프트레지스터(10)의 출력데이터가 모두 다른 경우, 구동기들(121-12n)의 전류공급용량들을 초과하며, 정상동작시의 용량의 수배의 용량을 갖는 전류인 불규칙 과전류가 구동기들(121-12n)내로 흐르고 큰 전압강하가 발생하여 래치업이 발생한다.
그런 다음, 일정시간이 경과하고 파워온리셋이 해제된 후, 제어기(7)는 1 수직동기기간의 시작펄스(SP2) 및 1 수평동기기간의 시프트클럭(CK2)을 시프트레지스터(10)에 공급하고, 로우(L)레벨의 인에이블신호(EN)를 NAND게이트들(111-11n)의 각 제1입력단자에 공급한다. 이 동작으로, 시프트레지스터(10)는 정상적인 시프트동작을 시작하나, 인에이블신호(EN)는 로우레벨이므로, NAND게이트들(111-11n)로부터의 n비트 병렬데이터출력의 각 비트의 어떤 상태에 관계없이, 하이레벨로 유지된다.
그런 다음, 시프트레지스터(10)가 정상적인 시프트동작을 시작하고, 액정패널(1)의 표시영역에서 적어도 1 수직동기기간이 경과한 후, 제어기(7)는 인에이블신호(EN)를 하이(H)레벨로 설정한다. 이 동작으로, NAND게이트들(111-11n)이 시프트레지스터(10)로부터 공급된 n비트 병렬데이터의 각 비트를 반전하고 출력할 수 있게 된다. 그러므로, 다음 시작펄스(SP2)가 제어기(7)로부터 공급될 때, 구동기들(121-12n)은 NAND게이트들(111-11n)중 대응하는 NAND게이트로부터 반전되어 공급된 n비트 병렬데이터의 각 비트를 증폭 및 완충하고, 액정패널(1)의 주사전극들(21-2n)중 대응하는 주사전극에 n개의 주사신호들로서 연속적으로 인가한다.
전술한 바와 같이, 예의 이 구성에 의해, 제어기(7)의 파워온리셋을 해제한 직후의 시프트레지스터(10)의 모든 불규칙한 출력데이터가 삭제될 때까지 시프트레지스터(10)의 출력데이터는 구동기들(121-12n) 각각에 전송되지 않는다. 그 결과, 구동기들(121-12n)은 불규칙한 과전류가 발생하는 것을 방지하고 정상적인 값의 전류를 유지할 수 있고, 래치업이 발생하는 것을 완전히 방지할 수 있다.
그런데, 전술한 종래의 디스플레이구동회로의 경우, 시프트레지스터(10)가 정상적인 시프트동작을 시작한 후 액정패널(1)의 표시영역에서 적어도 1 수직동기기간 동안, 1 수평동기기간의 시프트클럭(CK2)이 시프트레지스터(10)에 공급되어, 전원을 턴온한 직후의 시프트레지스터(10)의 불규칙한 출력데이터가 삭제되고, 그래서 시프트레지스터(10)가 초기화된다.
시프트레지스터(10)의 그런 초기화의 경우, 주사신호가 액정패널(1)의 표시영역에서 적어도 1 수직동기기간 동안 주사전극들(21-2n) 각각에 인가되지 않으므로, 문자, 영상 등이 장시간 액정패널(1O)상에 표시될 수 없다.
전술한 바를 고려하여, 본 발명의 목적은 전원을 턴온한 직후 문자, 영상 등을 표시할 수 있는 디스플레이구동방법 및 디스플레이구동회로를 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 액정패널을 위한 구동회로의 전기적 구성을 보여주는 블럭도;
도 2는 본 발명의 실시예에 따른 디스플레이구동회로에서 제어부의 전기적 구성을 보여주는 블럭도;
도 3은 본 발명의 실시예에 따른 제어부에서 인에이블신호발생회로의 전기적 구성을 보여주는 블럭도;
도 4는 본 발명의 실시예에 따른 인에이블신호발생회로에서 주사전극구동회로의 전기적 구성을 보여주는 블럭도;
도 5의 (a) 내지 (c)는 본 발명의 실시예에 따른 디스플레이구동회로의 동작의 일부를 설명하기 위한 타이밍챠트들;
도 6은 본 발명의 실시예에 따른 디스플레이구동회로의 동작의 일부를 설명하기 위한 블럭도;
도 7은 액정패널 및 액정디스플레이를 위한 구동회로의 종래의 전기적 구성을 보여주는 블럭도; 및
도 8은 디스플레이구동회로에서 주사전극구동회로의 종래의 전기적 구성을보여주는 블록도.
※도면의 주요부분에 대한 부호의 설명
21‥2n: 주사전극 7, 22 : 제어기
23 : 데이터전극구동회로 241, 242‥ 24n: 주사전극구동회로
31, 33 : 시작펄스발생회로 32, 34 : 시프트클럭발생회로
36 : 인에이블신호발생회로 37 : 인버터
38, 39, 43 : AND게이트 40 : OR게이트
42 : 클리어회로 44 : 카운터
45 : 비교기 46 : DFF
51 : 시프트레지스터
본 발명의 제1양태에 따르면, (n×m)개의 화소들이 행(row)방향으로 소정 간격으로 있는 n개의 주사전극들 및 열(column)방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, n개의 n은 양의 정수이며, m개의 m은 양의 정수이고, 1 수평동기기간의 제1시프트클럭과 동기하여 시작펄스를 시프트하기 위한 시프트레지스터의 n비트 병렬데이터의 각 비트를 n개의 주사전극들에 대해 인가하고, m개의 데이터신호들을 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동방법에 있어서,
전원을 턴온한 후, 1 수평동기기간 보다 짧은 주기의 제2시프트클럭을 적어도 n주기들에 대해 제1시프트클럭 대신에 시프트레지스터에 공급하는 단계; 및
시프트로부터의 출력데이터의 각 비트가 적어도 n개의 주기들에 대응하는 주기 동안 n개의 구동기들로 전송되는 것을 중단하는 단계를 포함하는 디스플레이구동방법을 제공하는 것이다.
전술에서, 바람직한 모드는, n개의 구동기들 모두가 시프트레지스터의 출력데이터의 각 비트를 n개의 구동기들로 전송하는 것을 중단함으로써 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 된다는 것이다.
본 발명의 제2양태에 따르면, (n×m)개의 화소들이 행방향으로 소정 간격으로 있는 n개의 주사전극들 및 열방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, n개의 n은 양의 정수이며, m개의 m은 양의 정수이고, 1 수평동기기간의 제1시프트클럭과 동기하여 동일한 시작펄스를 시프트하기 위한 두 개의 시프트레지스터들 각각의 n비트 수평출력데이터의 각 대응하는 비트를 n개의 주사전극들 중 동일한 주사전극의 양단에 인가하고, m개의 데이터신호들을 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동방법에 있어서,
전원을 턴온한 후, 1 수평동기기간 보다 짧은 주기의 제2시프트클럭을 적어도 n주기들 동안 제1시프트클럭 대신에 두 개의 시프트레지스터들에 공급하는 단계; 및
두 개의 시프트들로부터의 출력데이터의 각 비트가 적어도 n개의 주기들에 대응하는 주기 동안 n개의 구동기들의 각각으로 전송되는 것을 중단하는 단계를 포함하는 디스플레이구동방법을 제공하는 것이다.
전술에서, 바람직한 모드는, 2n개의 구동기들 모두가, 두 개의 시프트레지스터들의 출력데이터의 각 비트를 n개의 구동기들 중 각 대응하는 구동기로 전송하는 것을 중단함으로써 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 된다는 것이다.
또, 바람직한 모드는, 제2시프트클럭의 주기가 1㎲인 것이다.
또한, 바람직한 모드는, 디스플레이가 액정디스플레이 또는 전계발광패널인 것이다.
본 발명의 제3양태에 따르면, (n×m)개의 화소들이 행방향으로 소정 간격으로 있는 n개의 주사전극들 및 열방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, n개의 n은 양의 정수이며, m개의 m은 양의 정수이고, 1 수평동기기간의 제1시프트클럭과 동기하여 시작펄스를 시프트하기 위한 시프트레지스터의 n비트 병렬데이터의 각 비트를 n개의 주사전극들에 대해 인가하고, m개의 데이터신호들을 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동회로에 있어서,
1 수평동기기간의 제1시프트클럭을 발생하기 위한 제1시프트클럭발생회로; 1 수평동기기간보다 짧은 주기의 제2시프트클럭을 발생하기 위한 제2시프트클럭발생회로; 제1시프트클럭 또는 제2시프트클럭 중 어느 하나와 동기하여 시작펄스를 시프트하고 n비트 수평출력데이터를 출력하기 위한 시프트레지스터; 전원을 턴온한 후 적어도 제2시프트클럭의 n주기들과 같은 소정 주기동안 동작불가능상태의 인에이블신호를 출력하기 위한 인에이블신호발생회로; 시프트레지스터의 n비트 출력데이터를 수신하고, 인에이블신호가 동작가능상태일 때 시프트레지스터의 n비트 출력데이터를 출력하고, 인에이블신호가 동작불가능상태일 때 시프트레지스터의 n비트 출력데이터를 출력하지 않는 n개의 게이트회로들; n개의 게이트회로들을 통해 공급된 시프트레지스터의 출력데이터의 각 비트를 증폭 및 완충하고, 출력데이터를 n개의 주사신호들로서 출력하기 위한 n개의 구동기들; 및 인에이블신호가 동작불가능상태일 때 제2시프트클럭을 시프트레지스터에 공급하고, 소정 기간이 경과한 후 제1시프트클럭을 시프트레지스터에 공급하기 위한 시프트클럭절환회로를 포함하는 디스플레이구동회로를 제공하는 것이다.
전술에서, 바람직한 모드는, n개의 구동기들 모두가, n개의 게이트회로들이 시프트레지스터의 n비트 출력데이터를 출력하지 않을 때 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 된다는 것이다.
본 발명의 제4양태에 따르면, (n×m)개의 화소들이 행방향으로 소정 간격으로 있는 n개의 주사전극들 및 열방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, n개의 n은 양의 정수이며, m개의 m은 양의 정수이고, n개의 주사신호들 중 대응하는 주사신호를 n개의 주사전극들 중 동일한 주사전극의 양측에 인가하고, m개의 데이터신호들을 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동회로에 있어서,
1 수평동기기간의 제1시프트클럭을 발생하기 위한 제1시프트클럭발생회로; 1 수평동기기간보다 짧은 주기의 제2시프트클럭을 발생하기 위한 제2시프트클럭발생회로; 제1시프트클럭 또는 제2시프트클럭 중 어느 하나와 동기하여 시작펄스를 시프트하고 n비트 수평출력데이터를 각각 출력하기 위한 제1시프트레지스터; 전원을 턴온한 후 적어도 제2시프트클럭의 n주기에 대응하는 소정 주기동안 동작불가능상태의 인에이블신호를 출력하기 위한 인에이블신호발생회로; n개의 게이트회로들의 각각은 제1시프트레지스터 및 제2시프트레지스터의 각각에 제공되고, 제1시프트레지스터 및 제2시프트레지스터에서 대응하는 시프트레지스터의 n비트 출력데이터의 각각을 수신하고, 인에이블신호가 동작가능상태일 때 대응하는 시프트레지스터의 n비트 출력데이터를 출력하고, 인에이블신호가 동작불가능상태일 때 대응하는 시프트레지스터의 n비트 출력데이터를 출력하지 않는 2n개의 게이트회로들; 2n개의 게이트회로들에 대응하게 제공되고, n개의 게이트회로들 중 대응하는 게이트회로를 통해 공급된 대응하는 시프트레지스터의 출력데이터의 대응하는 비트를 증폭 및 완충하고, 대응하는 비트를 대응하는 주사신호로서 출력하기 위한 2n개의 구동기들;및 인에이블신호가 동작불가능상태일 때 동시에 제2시프트클럭을 제1시프트레지스터 및 제2시프트레지스터에 공급하고, 소정 기간이 경과한 후 제1시프트클럭을 제1시프트레지스터 및 제2시프트레지스터에 공급하기 위한 시프트클럭절환회로를 포함하는 디스플레이구동회로를 제공하는 것이다.
전술에서, 바람직한 모드는, 2n개의 구동기들 모두가 대응하는 게이트회로가 대응하는 시프트레지스터의 출력데이터의 대응하는 비트를 출력하지 않을 때 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 된다는 것이다.
또, 바람직한 모드는, 인에이블신호발생회로가, 전원이 턴온될 때 전원전압의 상승에지를 형성하는 파형을 위한 클리어회로; 클리어신호 및 인에이블신호의 논리곱을 카운터인에이블신호로서 출력하기 위한 AND게이트; 클리어신호가 상승할 때 클리어되어, 카운터인에이블신호에 의해 동작가능하고, 제2시프트클럭의 상승시에 카운트업하여 카운트데이터를 출력하기 위한 카운터; 및 클리어회로가 상승할 때 클리어되어, 카운트데이터를 미리 설정된 소정 주기에 대응하는 설정데이터와 비교하여, 카운트데이터가 설정데이터와 일치할 때 인에이블신호를 출력하는 비교기를 포함한다는 것이다.
또, 바람직한 모드는, 게이트회로가 NOR게이트, NAND게이트 또는 삼상버퍼 중 어느 하나라는 것이다.
또, 바람직한 모드는, 시프트클럭의 주기가 1㎲라는 것이다.
또한, 바람직한 모드는, 디스플레이가 액정디스플레이 또는 전계발광패널이라는 것이다.
본 발명을 수행하기 위한 최선의 실시형태들은 첨부한 도면들을 참조하여 실시예를 사용하여 더 상세히 설명될 것이다.
도 1은 본 발명의 실시예에 따른 액정패널(21) 및 디스플레이구동회로의 전기적 구성을 보여주는 블럭도이다.
액정패널(21)은 18인치 이상의 대형스크린액정패널이다. 액정패널(21)의 구성 및 기능은 액정패널(도 7의 1)의 구성 및 기능과 거의 유사하나, 넓은 표면영역을 가진 액정패널(21)에는 복수의 데이터전극들(3), 주사전극들(2), 액정셀들(4), TFT들(5), 커패시터들(도 7의 6) 및 2개의 주사전극구동회로들이 마련되고, 이 2개의 주사전극구동회로들은, 동일한 구성과 동일한 기능을 가지며 도 1의 우측과 좌측에서 액정패널(21)과 연결가능한 주사전극구동회로(241) 및 주사전극구동회로(242)이다.
또, 이 실시예의 디스플레이구동회로는 CMOS구성의 반도체집적회로(도 3 참조)에 의해 형성되고, 제어기(22), 데이터전극구동회로(23), 주사전극구동회로(241) 및 주사전극구동회로(242)를 주로 구비한다.
제어기(도 2의 22)에는, 시작펄스(SP1)를 발생하여 데이터전극구동회로(23)에 인가하기 위한 시작펄스발생회로(31), 시프트클럭(CK1)을 발생하여 데이터전극구동회로(23)에 공급하기 위한 시프트클럭발생회로(32), 1 수직동기기간의 시작펄스(SP2)를 발생하여 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급하기 위한 시작펄스발생회로(33), 정상동작시 주사전극구동회로(241) 및 주사전극구동회로(242)에 의해 사용되는 1 수평동기기간(약63.5㎲)의 시프트클럭(CKN2)을 발생하기 위한 시프트클럭발생회로(34), 전원을 턴온한 직후의 초기동작시 주사전극구동회로(241) 및 주사전극구동회로(242)에 의해 사용되는 시프트클럭(CKN2, 예를 들면 1㎲)의 주기보다 짧은 주기의 시프트클럭(CKI2)를 발생하기 위한 시프트클럭발생회로(35), 인에이블신호(EN)를 발생하여 주사전극구동회로(241), 주사전극구동회로(242), 인버터(37), AND게이트(38), AND게이트(39) 및 OR게이트(40)에 인가하기 위한 인에이블신호발생회로(36)가 주로 제공된다.
도 3은 인에이블신호발생회로(36)의 전기적 구성의 일예를 보여주는 블럭도이다.
인에이블신호발생회로(36)에는 저항기(41), 클리어회로(42), AND게이트(43), 카운터(44), 비교기(45) 및 DFF(46)가 주로 제공된다.
클리어회로(42)는, 전원공급이 턴온될 때 저항기(41)를 거쳐 클리어회로(42)에 인가되는 전원전압(Vcc)의 상승에지의 파형을 정형하고, 하이레벨의 클리어신호(SCL)로서 파형정형된 전원전압(Vcc)을 출력한다. AND게이트(43)는 제1입력단자(A)에 공급되는 클리어신호(SCL) 및 제2입력단자(B)에 공급되는 인에이블신호(EN)를 논리곱하여, 논리곱된 결과를 카운터인에이블신호(ENC)로서 카운터(44)에 공급한다. 카운터(44)는 12비트의 비동기카운터이며, 클리어신호(SCL)가 상승할 때 클리어되며, 하이레벨의 카운터인에이블신호(ENC)에 의해 동작가능하게 되며, 시프트클럭(CKI2)의 상승시에 카운트업하고, 카운트데이터(Dc)를 비교기(45)의 제1입력단자(A)에 공급한다.
비교기(45)는 클리어신호(SCL)가 상승할 때 클리어되며, 제1입력단자(A)에 공급되는 카운트데이터(Dc)와 12비트의 기설정된 설정데이터(Ds)를 비교한다. 카운트데이터(Dc)가 설정데이터(Ds)와 일치할 때, 비교기(45)는 하이레벨의 일치신호(SA)를 DFF(46)의 데이터입력단자(D)에 공급한다.
이 경우, 전원이 턴온된 직후의 주사전극구동회로(241) 또는 주사전극구동회로(242)의 시프트레지스터(51, 도 4 참조)를 초기화할 필요가 있기 때문에, n개의 DFF들을 포함하는 시프트레지스터(51)내의 적어도 단(step)들의 수(n개), 즉 액정패널의 주사전극들의 수(n개) 보다 1만큼 적은 값이 설정데이터(Ds)로서 설정된다. 이유로는, DFF(46)에서 일치신호(SA)를 시프트클럭(CKI2)의 상승으로 유지하기 위해, 한 시프트클럭(CKI2)의 지연이 더 추가되므로, 인에이블신호(EN)가 하이레벨인 동안 n개의 시프트클럭들(CKI2)이 시프트클럭(CK2)으로서 시프트레지스터(51)에 공급된다. 또한, 시프트레지스터(51)가 되는 모든 DFF들이 타이밍차이(timing gap)등에 의해 생긴 n개의 시프트클럭들(CKI2)을 공급하는 것에 의해서만 초기화되지 않는 경우가 있을 수 있으므로, 설정데이터(Ds)는 최저한도로서 (n-1) 보다 2 또는 3만큼 큰 값으로 설정될 수 있다.
DFF(46)은 클리어신호(SCL)가 상승할 때 클리어되며, 데이터입력단자(D)에 공급되는 일치신호(SA)를 시프트클럭(CKI2)의 상승으로 유지하고, 반전출력(/Q)을 인에이블신호(EN)로서 출력한다.
또, 도 2에서, 인버터(37), AND게이트(38), AND게이트(39) 및 OR게이트(40)는, 시프트클럭절환회로(참조부호 미표기)를 형성하고, 인에이블신호발생회로(36)로부터 공급되는 인에이블신호(EN)에 근거하여, 시프트클럭(CKI2)을 전원이 턴온된 직후의 초기동작시의 시프트클럭(CK2)으로서 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급하면서, 시프트클럭(CKN2)을 정상동작시의 시프트클럭(CK2)으로서 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급한다.
또, 도 1에 보여진 데이터전극구동회로(23)에는, 시프트레지스터, 데이터레지스터, 래치, 레벨시프터, DAC 및 복수의 구동기들(미도시)이 주로 제공된다.
데이터전극구동회로(23)는, 시작펄스(SP1)에 근거하여 시프트클럭(CK1)과 동기한 적색데이터(DR), 녹색데이터(DG) 및 청색데이터(DB)를 시프트레지스터(51)에 쓰기시작하고, 시프트클럭(CK1)의 상승시에 시프트레지스터(51)의 출력데이터를 데이터레지스터에 쓰고, 출력데이터를 일시적으로 유지하고, 출력데이터를 레벨시프터에서 소정 전압으로 변환하고, 소정 전압을 DAC의 아날로그데이터적색신호, 아날로그데이터녹색신호 및 아날로그데이터청색신호로 변환하고, 복수의 구동기들에서 이 아날로그신호들을 증폭 및 완충하고, 이 아날로그신호들을 액정패널(21)의 대응하는 데이터전극들에 연속적으로 인가한다.
도 1에 보여진 주사전극구동회로(241) 및 주사전극구동회로(242)에는 동일한 구성 및 기능이 제공된다. 도 4에 보여진 것처럼, 주사전극구동회로(241) 및 주사전극구동회로(242)의 각각에는, 시프트레지스터(51), NOR게이트들(521-52n) 및 구동기들(531-53n)이 주로 제공된다.
시프트레지스터(51)는 n개의 DFF들을 포함하는 직렬입력병력출력의 시프트레지스터이고, 전원전압(Vcc)에 근거하여 시프트클럭(CK2)과 동기되게 시작펄스(SP2)를 시프트하기 위한 시프트동작을 실행하고, n비트 병렬데이터의 각 비트를 NOR게이트들(521-52n)의 각 제2입력단자에 공급한다. NOR게이트들(521-52n) 각각은 시프트레지스터(51)로부터 공급된 n비트 병렬데이터의 각 비트를 반전하고, 제어기(22)로부터 각 제1입력단자에 공급된 인에이블신호(EN)가 로우레벨(동작가능상태)일 때 구동기들(531-53n)중 대응하는 구동기에 각 반전된 비트를 공급한다. 구동기들(531-53n) 각각은, 대응하는 NOR게이트들(521-52n)에서 반전되어 공급된 n비트 병렬데이터의 각 비트를 증폭 및 완충하고, 병렬데이터를 액정패널(21)의 주사전극들(21-2n)중의 대응하는 주사전극에 n개의 주사신호들로서 연속적으로 인가한다.
동일한 구성 및 동일한 기능을 갖는 두개의 주사전극구동회로(241) 및 주사전극구동회로(242)가 액정패널(21)의 좌측 및 우측에 제공되고, 동일한 주사신호가 동일한 주사전극에 동시에 인가되는 구성에 대한 다음 이유들이 있다.
액정패널(21)이 대형스크린일 때, 액정패널(21)을 구성하는 주사전극의 길이는 액정패널(21)의 사이즈에 따라 더 커지게 된다. 그러므로, 주사신호가 종래의 디스플레이구동회로와 동일한 액정패널(21)의 좌측에 있는 주사전극구동회로(241)로부터만 공급될 때, 주사신호전송의 지연이 발생한다. 게이트들이 동일한 주사전극에 연결된 복수의 TFT들에도 불구하고, 스크린의 우측 가까이에 배열된 TFT들은 수평동기주기 동안 턴온될 수 없고, 수평주기 동안 표시되는 영상이 표시되지 않는 경우가 있다.
그래서, 동일한 구성 및 동일한 기능을 갖는 두개의 주사전극구동회로(241) 및 주사전극구동회로(242)는 액정디스플레이(21)의 우측 및 좌측에 제공되고, 동일한 주사신호가 동일한 전극에 동시에 인가되어, 게이트들이 동일한 주사전극에 연결되는 모든 TFT들은 거의 동시에 턴온된다.
다음, 도 5에 보여진 타이밍도를 참조하여 실시예의 디스플레이구동회로의 동작을 일부에 대해 설명될 것이다.
먼저, 전원이 턴온되고, 전원전압(Vcc)이 주사전극구동회로(241) 및 주사전극구동회로(242)의 시프트레지스터(51)에 인가된다. 이 경우, 주사전극구동회로(241) 및 주사전극구동회로(242)에서의 래치업(latch-up)을 피하기 위해, 제어기(22)는 전원전압(Vcc)이 전원을 턴온한 후 안정하게 되는 일정시간이 경과할 때까지 다양한 제어펄스들을 출력하지 않도록 파워온리셋을 인가한다.
그런 다음, 일정시간이 경과하고 파워온리셋이 해제된 후, 도 1 및 도 2에 보여진 것처럼, 제어기(22)에서의 시작펄스발생회로(31) 및 시프트클럭발생회로(32)는 시작펄스(SP1) 및 시프트클럭(CK1)을 데이터전극구동회로(23)에 각각 공급한 다음, 시작펄스발생회로(33)는 1 수직동기기간의 시작펄스(SP2)를 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급한다. 또, 제어기(22)에서, 시프트클럭발생회로(34)는 1 수평동기기간의 시작펄스(SP2)를 발생하고 시프트클럭발생회로(35)는 예를 들면 1㎲의 주기를 갖는 시프트클럭(CKI2)을 발생한다.
또, 도 3에 보여진 인에이블신호발생회로(36)에서, 클리어회로(42)는 도 5(a)에 보여진 것처럼, 저항기(41)를 통해 인가된 전원전압(Vcc)의 상승에지를 파형정형하고, 그것을 하이레벨의 클리어신호(SCL)로서 출력한다. 따라서, 카운터(44), 비교기(45) 및 DFF(46)는 클리어신호(SCL)가 상승할 때 클리어되므로, 도 5(b)에 보여진 것처럼, DFF(46)의 반전된 출력(/Q)인 인에이블신호(EN)가 하이레벨(동작불가능상태)이 되고, 인버터(37)의 입력단자, AND게이트(39)의 입력단자, 주사전극구동회로(241) 및 주사전극구동회로(242)에 인가된다.
이 동작으로, 도 2에 보여진 제어기(22)에서, 인버터(37), AND게이트(38), AND게이트(39) 및 OR게이트(40)는, 인에이블신호발생회로(36)로부터 공급된 하이레벨의 인에이블신호(EN)에 근거하여 시프트클럭(CKI2)을 시프트클럭(CK2)으로서 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급하므로, 주사전극구동회로(241) 및 주사전극구동회로(242)의 각 시프트레지스터(51)는, 시프트클럭(CK2)의 상승시에 시작펄스(SP2)를 시프트하기 위해 시프트동작을 시작한다. 그러나, 인에이블신호(EN)가 하이레벨(동작불가능상태)이므로, 각 시프트레지스터(51)로부터 각각 출력된 n비트 병렬데이터의 각 비트의 어떤 상태에 관계없이, NOR게이트들(521-52n)의 출력 모두는 로우레벨(출력디스에이블상태)을 유지한다. 따라서, 주사전극구동회로(241) 및 주사전극구동회로(242)의 구동기들(531-53n) 모두는 오프전압출력상태가 되므로, 불안정한 과전류가 흐르는 경우는 없다. 예를 들면, 도 6에 보여진 것처럼, 액정패널(21)의 동일한 주사전극(21)의 양측에 연결된 구동기들(531)은 오프전압출력상태에 있으므로, 전류가 주사전극(21)을 통해 흐르더라도 최소전류가 흐른다.
그러나, NOR게이트들(521-52n)이 제공되지 않을 때, 시프트레지스터(51)로부터 출력된 n비트 병렬데이터의 각 비트는 불안정한 상태이다. 그러므로, 예를 들면, 도 6에 보여진 것처럼, 액정패널(21)의 동일한 주사전극(21)의 양측에 연결된 구동기들(531) 중 좌측에 있는 구동기(531)가 오프전압출력상태이고, 우측에 있는 구동기(531)가 온전압출력상태일 때, 구동기(531)의 전류공급용량을 초과하고 정상동작시의 수 배인 불안정한 과전류가 주사전극(21)을 거쳐 우측에 있는 온전압출력상태의 구동기(531)로부터 좌측에 있는 오프전압출력상태의 구동기(531)로 흐르고, 큰 전압강하가 발생하고, 그래서 래치업이 발생한다. 이 경우, 우측에 있는 온전압출력상태의 구동기(531)가 파괴되어 동작하는 것이 불가능하게 된다.
이 때, 인에이블신호발생회로(36)에서, AND게이트(43)는 제1입력단자(A)에 공급된 하이레벨의 클리어신호(SCL) 및 제2입력단자(B)에 공급된 하이레벨의 인에이블신호(EN)를 논리곱하고, 논리곱된 결과를 하이레벨의 카운터인에이블신호(ENC)로서 카운터(44)에 공급하고, 그래서 카운터(44)는 하이레벨의 카운터인에이블신호(ENC)에 의해 동작가능하게 되고, 시프트클럭발생회로(35)로부터 공급된 1㎲의 주기를 갖는 시프트클럭(CKI2)의 각 펄스의 상승시에 카운트업하고(도 5(c) 참조), 카운트데이터(Dc)를 비교기(45)의 제1입력단자(A)에 공급한다.
비교기(45)는 제1입력단자(A)에 공급된 12비트의 카운트데이터(Dc)를 기설정된 12비트의 데이터(Ds, (n-1)와 같은)와 항상 비교한다. 따라서, 도 5(c)에서 보여진 것처럼, 시프트클럭(CKI2)의 (n-1)번째 펄스(Pn-1)가 카운터(44)에 공급될 때, 카운터(44)는 (n-1)의 값을 카운트데이터(Dc)로서 비교기(45)에 공급하므로, 비교기(45)는 일치신호(SA)를 DFF(46)의 데이터입력단자(D)에 인가한다. 이 동작으로, DFF(46)는 시프트클럭(CKI2)의 n번째 펄스(Pn)의 상승시에 데이터입력단자에 공급되도록 일치신호(SA)를 유지하고(도 5(c) 참조), 반전된 출력(/Q)을 로우레벨(동작가능상태)의 인에이블신호(EN)로서 출력하고(도 5(b)를 참조), 출력을 인버터(37)의 입력단자, AND게이트(39)의 입력단자, 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급한다.
이 동작으로, 도 2에 보여진 제어기(22)에서, 인버터(37), AND게이트(38), AND게이트(39) 및 OR게이트(40)는, 인에이블신호발생회로(36)로부터 공급된 로우레벨의 인에이블신호(EN)에 근거하여, 시프트클럭(CKN2)을 시프트클럭(CK2)으로서 주사전극구동회로(241) 및 주사전극구동회로(242)에 공급하므로, 시프트레지스터들(51)의 각각은 시작펄스(SP2)가 시프트클럭(CK2)의 상승시에 시프트되는 정상적인 시프트동작으로 시프트한다.
한편, 주사전극구동회로(241) 및 주사전극구동회로(242)의 NOR게이트들(521-52n) 각각은 로우레벨(동작가능상태)의 인에이블신호(EN)를 수신하여, 시프트레지스터들(51)의 각각으로부터 공급된 n비트 병렬데이터의 각 비트를 반전하여 출력할 수 있다(출력인에이블상태).
따라서, 다음의 시작펄스(SP2)가 제어기(22)에서부터 공급될 때, 주사전극구동회로들(241-24n)의 구동기들(531-53n)의 각각은 대응하는 NOR게이트들(521-52n)로부터 반전되어 공급된 n비트 병렬데이터의 각 비트를 증폭 및 완충하고, 액정패널(21)의 대응하는 주사전극들(21-2n)에 n개의 주사신호들로서 동시에 인가한다.
전술한 바와 같이, 이 실시예로는, 제어기(22)의 파워온리셋을 해제한 직후의 시프트레지스터(51)로부터의 불안정한 출력데이터가 단시간내에 삭제되고, 시프트레지스터(51)의 출력데이터가 이 시간동안 구동기들(531-53n)로 전송되지 않으므로, 구동기들(531-53n)에 불안정한 과전류가 발생하는 것을 방지하고 정상적인 값의 전류를 설정할 수 있고, 래치업이 발생하는 것을 완전히 방지할 수 있고, 전원을 턴온한 직후 액정패널(21)상에 문자, 영상 등을 표시할 수 있다.
예를 들면, 해상도가, XGA(extended Graphics Array)로 일컬어지는 1024×768 화소들인 액정패널의 경우, 종래의 기법을 사용하면, 시프트레지스터(51)가 액정패널(1)의 표시영역의 적어도 1 수직동기기간 동안 정상적인 시프트동작에 사용된 1 수평동기기간(약 63.5㎲)의 시프트클럭(CKN2)에 의해 초기화될 때, 약 16.7㎳가 경과한다. 그러나, 이 실시예에서, 시프트레지스터(51)가 1㎲의 주기를 갖는 시프트클럭(CKI2)에 의해 초기화되므로, 768㎲만이 최단시간에 경과한다.
본 발명은 전술한 실시예에 한정되는 것이 아니라, 발명의 범위 및 정신을 벗어남없이 변경되거나 변형될 수 있다는 것이 명백하다.
예를 들면, 전술한 실시예에서, 본 발명은 18인치 이상이고, 우측 및 좌측 양측에 제공되며 동일한 구성 및 동일한 기능을 갖는 두 개의 주사전극구동회로(241) 및 주사전극구동회로(242)와 연결가능한 대형스크린인 액정패널(21)을 구동하기 위한 구동회로에 적용되었으나, 본 발명은 이에 한정되지 않고, 18인치 이하이고 한 측면만의 주사전극구동회로와 연결가능한 액정패널(21)을 구동하기 위한 디스플레이구동회로에 적용될 수도 있다.
또한, 전술한 실시예에서, 본 발명이 스위치소자로서 TFT를 사용하는 능동매트릭스구동형태의 액정패널에 적용되나, 본 발명은 어떤 구성 및 어떤 기능을 갖는 어떤 액정패널에 적용될 수도 있다.
또한, 전술한 실시예에서, 본 발명은 액정패널(21)을 구동하기 위한 구동회로에 적용되나, 본 발명은 EL패널을 구동하기 위한 구동회로에 적용될 수도 있다.
또한, 전술한 실시예에서, NOR게이트들(521-52n)은 주사전극구동회로의 시프트레지스터(51)의 후단에 있는 게이트회로로서 제공되나, 본 발명은 이에 한정되지 않고, 하이임피던스상태가 되는 삼상태(three-state)완충은 인에이블신호(EN)가 게이트회로로서 하이레벨일 때 게이트회로로서 사용될 수 있다.
또한, 전술한 실시예에서, 인에이블신호(EN)가 로우레벨일 때 주기를 결정하는 12비트의 설정데이터(DS)는 공장출하 전에 미리 확정될 수도 있고, 사용자가 동작부, 딥스위치 등을 동작시켜 자유로이 설정될 수 있고 변경될 수도 있다.
또한, 전술한 실시예에서, 로우레벨의 인에이블신호(EN)가 공급될 때 주사전극구동회로(241) 및 주사전극구동회로(242)는 출력인에이블상태가 되나, 본 발명은 이것에 한정되지 않고, 하이레벨의 인에이블신호(EN)가 공급될 때 이것들이 출력인에이블상태가 된다고 말할 필요는 없다. 예를 들면, 도 3에서, 인에이블신호(EN)가 DFF(46)의 비반전출력(Q)으로부터 얻어지고, 도 2에서 인버터(37)가 AND게이트(38)의 선단 대신에 AND게이트(39)의 선단에 제공되고, 도 4에서 NAND게이트가 NOR게이트들(521-52n) 대신에 제공된다. 이 경우, 주사전극구동회로(241) 및 주사전극구동회로(242)에서 구동기들(531-53n) 모두는 온출력전압상태가 된다.
또, 전술한 실시예에서, 비동기카운터가 인에이블신호발생회로(36)가 되는 카운터로서 사용되나, 본 발명은 이것에 한정되지 않고, 동기카운터가 사용될 수 있다. 이 경우, DFF(46)가 제거되고, 비교기(45)로부터 출력된 일치신호(SA) 또는 일치신호(SA)가 인버터(37)를 통과하는 신호가 인에이블신호(EN)로서 사용되고, 설정데이터(DS)는 시프트레지스터(51)의 단들의 수(n개), 즉 액정패널(21)을 형성하는 주사전극들의 수인 n의 값으로 설정되거나, n이나 n보다 2 또는 3만큼 큰 값으로 설정된다.
상술한 바와 같이, 본 발명에 따른 디스플레이구동회로 및 방법에 따라 제어기의 파워온리셋을 해제한 직후의 시프트레지스터로부터 불안정한 출력데이터가 단시간내에 삭제되고, 시프트레지스터의 출력데이터가 이 시간동안 구동기들로 전송되지 않으므로, 구동기들의 불안정한 과전류가 발생하는 것을 방지하고 정상적인 값의 전류를 설정할 수 있고, 래치업이 발생하는 것을 완전히 방지할 수 있고, 전원을 턴온한 직후, 액정패널상에 문자, 영상 등을 표시할 수 있다.

Claims (20)

  1. (n×m)개의 화소들이 행(row)방향으로 소정 간격으로 있는 n개의 주사전극들 및 열(column)방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, 상기 n개의 n은 양의 정수이며, 상기 m개의 m은 양의 정수이고, 1 수평동기기간의 제1시프트클럭과 동기하여 시작펄스를 시프트하기 위한 시프트레지스터의 n비트 병렬데이터의 각 비트를 상기 n개의 주사전극들에 대해 인가하고, m개의 데이터신호들을 상기 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동방법에 있어서,
    전원을 턴온한 후, 적어도 n주기들에 대해 상기 1 수평동기기간 보다 짧은 주기의 제2시프트클럭을 제1시프트클럭 대신에 상기 시프트레지스터에 공급하는 단계; 및
    적어도 상기 n개의 주기들에 해당하는 기간 동안, 상기 시프트레지스터로부터의 출력데이터의 각 비트가 상기 n개의 구동기들로 전송되는 것을 중단하는 단계를 포함하는 디스플레이구동방법.
  2. 제1항에 있어서, 상기 n개의 구동기들 모두는, 상기 시프트레지스터의 출력데이터의 각 비트를 상기 n개의 구동기들로 전송하는 것을 중단함으로써 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 되는 디스플레이구동방법.
  3. 제1항에 있어서, 상기 제2시프트클럭의 주기는 1㎲인 디스플레이구동방법.
  4. 제1항에 있어서, 상기 디스플레이는 액정디스플레이 또는 전계발광패널인 디스플레이구동방법.
  5. (n×m)개의 화소들이 행방향으로 소정 간격으로 있는 n개의 주사전극들 및 열방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, 상기 n개의 n은 양의 정수이며, 상기 m개의 m은 양의 정수이고, 상기 n개의 주사전극들 중 동일한 주사전극의 양단에 1 수평동기기간의 제1시프트클럭과 동기하여 동일한 시작펄스를 시프트하기 위한 두 개의 시프트레지스터들 각각의 n비트 수평출력데이터의 각 대응하는 비트를 인가하고, m개의 데이터신호들을 상기 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동방법에 있어서,
    전원을 턴온한 후, 상기 1 수평동기기간 보다 짧은 주기의 제2시프트클럭을 적어도 n주기 동안 상기 제1시프트클럭 대신에 상기 두 개의 시프트레지스터들에 공급하는 단계; 및
    적어도 상기 n개의 주기들에 해당하는 기간 동안, 상기 두 개의 시프트레지스터들로부터의 출력데이터의 각 비트가 상기 n개의 구동기들 각각으로 전송되는 것을 중단하는 단계를 포함하는 디스플레이구동방법.
  6. 제5항에 있어서, 상기 2n개의 구동기들 모두는, 상기 두 개의 시프트레지스터들의 출력데이터의 각 비트를 상기 n개의 구동기들중의 각 대응하는 구동기로 전송하는 것을 중단함으로써 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 되는 디스플레이구동방법.
  7. 제5항에 있어서, 상기 제2시프트클럭의 주기는 1㎲인 디스플레이구동방법.
  8. 제5항에 있어서, 상기 디스플레이는 액정디스플레이 또는 전계발광패널인 디스플레이구동방법.
  9. (n×m)개의 화소들이 행방향으로 소정 간격으로 있는 n개의 주사전극들 및 열방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, 상기 n개의 n은 양의 정수이며, 상기 m개의 m은 양의 정수이고, 상기 n개의 주사전극들에 1 수평동기기간의 제1시프트클럭과 동기하여 시작펄스를 시프트하기 위한 시프트레지스터의 n비트 병렬데이터의 각 비트를 인가하고, m개의 데이터신호들을 상기 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동회로에 있어서,
    1 수평동기기간의 제1시프트클럭을 발생하기 위한 제1시프트클럭발생회로;
    상기 1 수평동기기간보다 짧은 주기의 제2시프트클럭을 발생하기 위한 제2시프트클럭발생회로;
    상기 제1시프트클럭 또는 상기 제2시프트클럭 중 어느 하나와 동기하여 시작펄스를 시프트하고 n비트 수평출력데이터를 출력하기 위한 시프트레지스터;
    전원을 턴온한 후 적어도 상기 제2시프트클럭의 n주기들과 같은 소정 주기동안 동작불가능상태의 인에이블신호를 출력하기 위한 인에이블신호발생회로;
    상기 시프트레지스터의 n비트 출력데이터를 수신하고, 상기 인에이블신호가 상기 동작가능상태일 때 상기 시프트레지스터의 출력데이터의 상기 n비트를 출력하고, 상기 인에이블신호가 동작불가능상태일 때 상기 시프트레지스터의 n비트 출력데이터를 출력하지 않는 n개의 게이트회로들;
    상기 n개의 게이트회로들을 통해 공급된 상기 시프트레지스터의 출력데이터의 각 비트를 증폭 및 완충하고, 상기 출력데이터를 상기 n개의 주사신호들로서 출력하기 위한 n개의 구동기들; 및
    상기 인에이블신호가 상기 동작불가능상태일 때 상기 제2시프트클럭을 상기 시프트레지스터에 공급하고, 상기 소정 기간이 경과한 후 상기 제1시프트클럭을 상기 시프트레지스터에 공급하기 위한 시프트클럭절환회로를 포함하는 디스플레이구동회로.
  10. 제9항에 있어서, 상기 n개의 구동기들 모두는, 상기 n개의 게이트회로들이 상기 시프트레지스터의 n비트 출력데이터를 출력하지 않을 때 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 되는 디스플레이구동회로.
  11. 제9항에 있어서, 상기 인에이블신호발생회로는,
    전원이 턴온될 때 전원전압의 상승에지를 형성하는 파형을 위한 클리어회로;
    상기 클리어신호 및 상기 인에이블신호의 논리곱을 카운터인에이블신호로서 출력하기 위한 AND게이트;
    상기 클리어신호가 상승할 때 클리어되어, 상기 카운터인에이블신호에 의해 동작가능하고, 상기 제2시프트클럭의 상승시에 카운트업하여 카운트데이터를 출력하기 위한 카운터; 및
    상기 클리어회로가 상승할 때 클리어되어, 상기 카운트데이터를 미리 설정된 상기 소정 기간에 대응하는 설정데이터와 비교하여, 상기 카운트데이터가 상기 설정데이터와 일치할 때 상기 인에이블신호를 출력하는 비교기를 포함하는 디스플레이구동회로.
  12. 제9항에 있어서, 상기 게이트회로는 NOR게이트, NAND게이트 또는 삼상(three-state)버퍼 중 어느 하나인 디스플레이구동회로.
  13. 제9항에 있어서, 상기 시프트클럭의 주기는 1㎲인 디스플레이구동회로.
  14. 제9항에 있어서, 상기 디스플레이는 액정디스플레이 또는 전계발광패널인 디스플레이구동회로.
  15. (n×m)개의 화소들이 행방향으로 소정 간격으로 있는 n개의 주사전극들 및열방향으로 소정 간격으로 있는 m개의 신호전극들과의 교점들에 배열되고, 상기 n개의 n은 양의 정수이며, 상기 m개의 m은 양의 정수이고, n개의 주사신호들 중 대응하는 주사신호를 상기 n개의 주사전극들 중 동일한 주사전극의 양측에 인가하고, m개의 데이터신호들을 상기 m개의 신호전극들에 인가함으로써, 디스플레이를 구동하기 위한 디스플레이구동회로에 있어서,
    1 수평동기기간의 제1시프트클럭을 발생하기 위한 제1시프트클럭발생회로;
    상기 1 수평동기기간보다 짧은 주기의 제2시프트클럭을 발생하기 위한 제2시프트클럭발생회로;
    상기 제1시프트클럭 또는 상기 제2시프트클럭 중 어느 하나와 동기하여 시작펄스를 시프트하고 n비트 수평출력데이터를 각각 출력하기 위한 제1시프트레지스터;
    전원을 턴온한 후 적어도 상기 제2시프트클럭의 n주기에 대응하는 소정 주기동안 동작불가능상태의 인에이블신호를 출력하기 위한 인에이블신호발생회로;
    n개의 게이트회로들의 각각은 상기 제1시프트레지스터 및 상기 제2시프트레지스터의 각각에 제공되고, 상기 제1시프트레지스터 및 상기 제2시프트레지스터에서 대응하는 시프트레지스터의 n비트 출력데이터의 각각을 수신하고, 상기 인에이블신호가 상기 동작가능상태일 때 상기 대응하는 시프트레지스터의 상기 n비트 출력데이터를 출력하고, 상기 인에이블신호가 동작불가능상태일 때 상기 대응하는 시프트레지스터의 n비트 출력데이터을 출력하지 않는 2n개의 게이트회로들;
    상기 2n개의 게이트회로들에 대응하게 제공되고, 상기 n개의 게이트회로들중 대응하는 게이트회로를 통해 공급된 상기 대응하는 시프트레지스터의 출력데이터의 대응하는 비트를 증폭 및 완충하고, 상기 대응하는 비트를 대응하는 주사신호로서 출력하기 위한 2n개의 구동기들; 및
    상기 인에이블신호가 상기 동작불가능상태일 때 동시에 상기 제2시프트클럭을 상기 제1시프트레지스터 및 상기 제2시프트레지스터에 공급하고, 상기 소정 기간이 경과한 후 상기 제1시프트클럭을 상기 제1시프트레지스터 및 상기 제2시프트레지스터에 공급하기 위한 시프트클럭절환회로를 포함하는 디스플레이구동회로.
  16. 제15항에 있어서, 상기 2n개의 구동기들 모두는, 상기 대응하는 게이트회로가 상기 대응하는 시프트레지스터의 출력데이터의 대응하는 비트를 출력하지 않을 때 오프전압출력상태 또는 온전압출력상태 중 어느 하나가 되는 디스플레이구동회로.
  17. 제15항에 있어서, 상기 인에이블신호발생회로는,
    전원이 턴온될 때 전원전압의 상승에지를 형성하는 파형을 위한 클리어회로;
    상기 클리어신호 및 상기 인에이블신호의 논리곱을 카운터인에이블신호로서 출력하기 위한 AND게이트;
    상기 클리어신호가 상승할 때 클리어되어, 상기 카운터인에이블신호에 의해 동작가능하고, 상기 제2시프트클럭의 상승시에 카운트업하여 카운트데이터를 출력하기 위한 카운터; 및
    상기 클리어회로가 상승할 때 클리어되어, 상기 카운트데이터를 미리 설정된 상기 소정 주기에 대응하는 설정데이터와 비교하여, 상기 카운트데이터가 상기 설정데이터와 일치할 때 상기 인에이블신호를 출력하는 비교기를 포함하는 디스플레이구동회로.
  18. 제15항에 있어서, 상기 게이트회로는 NOR게이트, NAND게이트 또는 삼상버퍼 중 어느 하나인 디스플레이구동회로.
  19. 제15항에 있어서, 상기 시프트클럭의 주기는 1㎲인 디스플레이구동회로.
  20. 제15항에 있어서, 상기 디스플레이는 액정디스플레이 또는 전계발광패널인 디스플레이구동회로.
KR10-2000-0066268A 1999-11-08 2000-11-08 디스플레이구동방법 및 디스플레이구동회로 KR100382867B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31687299A JP3301422B2 (ja) 1999-11-08 1999-11-08 ディスプレイの駆動方法及びその回路
JP11-316872 1999-11-08

Publications (2)

Publication Number Publication Date
KR20010051545A KR20010051545A (ko) 2001-06-25
KR100382867B1 true KR100382867B1 (ko) 2003-05-09

Family

ID=18081862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0066268A KR100382867B1 (ko) 1999-11-08 2000-11-08 디스플레이구동방법 및 디스플레이구동회로

Country Status (4)

Country Link
US (1) US6552709B1 (ko)
JP (1) JP3301422B2 (ko)
KR (1) KR100382867B1 (ko)
TW (1) TW487898B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751172B1 (ko) * 2000-12-29 2007-08-22 엘지.필립스 엘시디 주식회사 2-도트 인버젼 방식 액정 패널 구동 방법 및 그 장치
US6876784B2 (en) * 2002-05-30 2005-04-05 Nanoopto Corporation Optical polarization beam combiner/splitter
US8035599B2 (en) 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
KR100666549B1 (ko) * 2003-11-27 2007-01-09 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 구동방법
JP4433786B2 (ja) * 2003-12-22 2010-03-17 ソニー株式会社 ストライプドメイン抑圧回路及び液晶表示装置
KR100590042B1 (ko) * 2004-08-30 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치, 그 구동방법 및 신호구동장치
CN100454378C (zh) * 2004-11-19 2009-01-21 统宝光电股份有限公司 显示器的扫瞄线驱动装置及其显示装置
JP4114668B2 (ja) 2005-03-25 2008-07-09 エプソンイメージングデバイス株式会社 表示装置
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101212139B1 (ko) 2005-09-30 2012-12-14 엘지디스플레이 주식회사 발광표시장치
KR100732836B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치
EP1986037B1 (en) * 2006-01-16 2013-03-20 Fujitsu Limited Display element drive method, display element
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
JP5495510B2 (ja) 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
KR101091616B1 (ko) 2007-08-21 2011-12-08 캐논 가부시끼가이샤 표시장치 및 그 구동방법
JP2009080272A (ja) 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
US8174480B2 (en) * 2008-06-12 2012-05-08 Himax Technologies Limited Gate driver and display panel utilizing the same
JP5283078B2 (ja) 2009-01-13 2013-09-04 セイコーインスツル株式会社 検出回路及びセンサ装置
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
WO2011111508A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving input circuit and method for driving input-output device
KR101840185B1 (ko) 2010-03-12 2018-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로를 구동하는 방법 및 표시 장치를 구동하는 방법
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
CN104361858B (zh) * 2014-11-12 2016-10-12 京东方科技集团股份有限公司 电压驱动像素电路、显示面板及其驱动方法
CN109075374B (zh) 2016-05-02 2021-11-23 心脏起搏器股份公司 电池锂簇生长控制

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091392A (en) * 1987-11-10 2000-07-18 Seiko Epson Corporation Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
JPH04204993A (ja) 1990-11-30 1992-07-27 Sharp Corp 表示装置の駆動回路
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power
KR100196027B1 (ko) 1996-02-22 1999-06-15 호 서우-추안 표시장치 주사회로
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
JPH11143432A (ja) 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd 液晶パネル駆動装置
KR100296787B1 (ko) * 1998-11-06 2001-10-26 구본준, 론 위라하디락사 액정표시장치용러쉬커런트방지회로

Also Published As

Publication number Publication date
KR20010051545A (ko) 2001-06-25
JP2001134229A (ja) 2001-05-18
US6552709B1 (en) 2003-04-22
JP3301422B2 (ja) 2002-07-15
TW487898B (en) 2002-05-21

Similar Documents

Publication Publication Date Title
KR100382867B1 (ko) 디스플레이구동방법 및 디스플레이구동회로
CN108648718B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
KR100207299B1 (ko) 화상 표시 장치 및 주사 회로
EP1056069B1 (en) Shift register and image display apparatus using the same
KR100301545B1 (ko) 액티브 매트릭스형 액정 표시 장치용 구동 회로
JP4904641B2 (ja) 液晶表示制御回路
US6958745B2 (en) Display device, method for driving the same, and portable terminal apparatus using the same
JP5307768B2 (ja) 液晶表示装置
US20090174646A1 (en) Gate driver with error blocking mechanism, method of operating the same, and display device having the same
JP3588033B2 (ja) シフトレジスタおよびそれを備えた画像表示装置
US20070091051A1 (en) Data driver, apparatus and method for reducing power on current thereof
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
JP2004170766A (ja) 駆動回路、電気光学装置及び駆動方法
JP2005084482A (ja) 表示ドライバ及び電気光学装置
JPH0822267A (ja) 液晶駆動回路と液晶表示装置
KR101441392B1 (ko) 쉬프트 레지스터를 갖는 표시장치
CN110738953A (zh) 栅极驱动器及具有栅极驱动器的显示装置
JPH06337657A (ja) 液晶表示装置
JP3726910B2 (ja) 表示ドライバ及び電気光学装置
JP4145988B2 (ja) アナログバッファおよび表示装置
JP2011150241A (ja) 表示装置、表示パネルドライバ、及び表示パネル駆動方法
KR100616711B1 (ko) 액정표시장치의 구동회로
KR980010995A (ko) 디스플레이 되는 화상을 임의로 확대할 수 있는 액정 디스플레이 장치
JP3160171B2 (ja) 走査回路および画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180320

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee