JP2727768B2 - コンピュータシステムの故障診断装置 - Google Patents
コンピュータシステムの故障診断装置Info
- Publication number
- JP2727768B2 JP2727768B2 JP3003019A JP301991A JP2727768B2 JP 2727768 B2 JP2727768 B2 JP 2727768B2 JP 3003019 A JP3003019 A JP 3003019A JP 301991 A JP301991 A JP 301991A JP 2727768 B2 JP2727768 B2 JP 2727768B2
- Authority
- JP
- Japan
- Prior art keywords
- failure
- computer
- information
- computers
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【0001】
【産業上の利用分野】この発明は複数台の分散配置した
コンピュータをバスを通して管理する上位コンピュータ
を備え、上記分散配置したコンピュータは自らが制御対
象と情報のやりとりをする入出力部を備える自律形のコ
ンピュータであるコンピュータシステムにおける故障診
断装置に関する。
コンピュータをバスを通して管理する上位コンピュータ
を備え、上記分散配置したコンピュータは自らが制御対
象と情報のやりとりをする入出力部を備える自律形のコ
ンピュータであるコンピュータシステムにおける故障診
断装置に関する。
【0002】
【従来の技術】図5はコンピュータ・ネットワークの1
例を示したものである。同図において、1はコンピュー
タ・ネットワークにおける中央ステーションの上位コン
ピュータ(全系CPU)であって、バス4を通して連係
された複数のステーションのコンピュータ(幹系CP
U)11〜1Nを管理する。但し、幹系CPU11〜1Nは
自らが制御対象(機器)を有し、1つの制御システムを
構成している。2はオペレーションステーション(OP
S)であって、表示器とキーボードなどいわゆるマンマ
シンインターフェースを持ち、通信バス3を通して全系
CPU1に接続されている。
例を示したものである。同図において、1はコンピュー
タ・ネットワークにおける中央ステーションの上位コン
ピュータ(全系CPU)であって、バス4を通して連係
された複数のステーションのコンピュータ(幹系CP
U)11〜1Nを管理する。但し、幹系CPU11〜1Nは
自らが制御対象(機器)を有し、1つの制御システムを
構成している。2はオペレーションステーション(OP
S)であって、表示器とキーボードなどいわゆるマンマ
シンインターフェースを持ち、通信バス3を通して全系
CPU1に接続されている。
【0003】
【発明が解決しようとする課題】この種のネットワーク
・システムにおいて、幹系CPUのいずれかに異常もし
くは故障が発生した場合、それが影響を及ぼす範囲まで
は、即ち、異常もしくは故障が生起したハードウェア、
ソフトウェア領域までは、オペレータに通知されず、常
に、幹系CPUの異常もしくは故障として、OPS2に
あるディスプレイ装置を通し、オペレータに通知される
だけであるので、オペレータはまず故障の種類もしくは
個所から影響の及ぶ範囲などを検討してこの故障もしく
は異常の軽重を判断した上、対応策を検討する必要があ
るため、対応策の決定に時間が掛るという問題があっ
た。
・システムにおいて、幹系CPUのいずれかに異常もし
くは故障が発生した場合、それが影響を及ぼす範囲まで
は、即ち、異常もしくは故障が生起したハードウェア、
ソフトウェア領域までは、オペレータに通知されず、常
に、幹系CPUの異常もしくは故障として、OPS2に
あるディスプレイ装置を通し、オペレータに通知される
だけであるので、オペレータはまず故障の種類もしくは
個所から影響の及ぶ範囲などを検討してこの故障もしく
は異常の軽重を判断した上、対応策を検討する必要があ
るため、対応策の決定に時間が掛るという問題があっ
た。
【0004】この発明は上記問題を解消するためになさ
れたもので、オペレータが、幹系CPUの故障の軽重に
応じて該故障に対処することが可能なコンピュータシス
テムの故障診断装置を提供することを目的とする。
れたもので、オペレータが、幹系CPUの故障の軽重に
応じて該故障に対処することが可能なコンピュータシス
テムの故障診断装置を提供することを目的とする。
【0005】
【課題を解決するための手段】この発明は、分散配置さ
れ、それぞれが固有のアドレスを有し、かつ、制御対象
と情報のやりとりを行う入出力部を備えてそれぞれが1
つの制御システムを構成した複数台のコンピュータと、
表示器を有し上記複数台のコンピュータとバスを介して
接続され、このバスを通じて上記複数台のコンピュータ
を管理する上位コンピュータとからなるコンピュータネ
ットワークであって、該上位コンピュータから上記複数
台のコンピュータへの情報アクセス時に上記制御システ
ム内の故障情報を含むデータを上記複数台のコンピュー
タから上記上位コンピュータへと返送し、この故障情報
を上記表示器に表示するものにおいて、上記故障情報
を、上記それぞれの制御システムの領域を、故障時の対
応処置の軽重差に応じて複数領域に区分して、この複数
領域の内、故障が発生した領域を示す情報を有するもの
としたものである。また、区分された領域は、コンピュ
ータのマイクロプロセッサ、入出力転送部、通信転送部
の3部分を含むものである。
れ、それぞれが固有のアドレスを有し、かつ、制御対象
と情報のやりとりを行う入出力部を備えてそれぞれが1
つの制御システムを構成した複数台のコンピュータと、
表示器を有し上記複数台のコンピュータとバスを介して
接続され、このバスを通じて上記複数台のコンピュータ
を管理する上位コンピュータとからなるコンピュータネ
ットワークであって、該上位コンピュータから上記複数
台のコンピュータへの情報アクセス時に上記制御システ
ム内の故障情報を含むデータを上記複数台のコンピュー
タから上記上位コンピュータへと返送し、この故障情報
を上記表示器に表示するものにおいて、上記故障情報
を、上記それぞれの制御システムの領域を、故障時の対
応処置の軽重差に応じて複数領域に区分して、この複数
領域の内、故障が発生した領域を示す情報を有するもの
としたものである。また、区分された領域は、コンピュ
ータのマイクロプロセッサ、入出力転送部、通信転送部
の3部分を含むものである。
【0006】
【作用】この発明では、幹系CPUの故障を故障領域
(重み)を含めて通知されるので、該故障に対する措置
を故障の重みに応じて選択することができ、的確な措置
を取ることが可能となる。
(重み)を含めて通知されるので、該故障に対する措置
を故障の重みに応じて選択することができ、的確な措置
を取ることが可能となる。
【0007】
【実施例】図1は、この発明の実施例のブロック図であ
って、図に於いて、1〜4と1Nは図5と同じ又は相当
部分を示すので説明を省略する。21は幹系CPU1N
の全体を管理するマイクロプロセッサμP、22はステ
ーションアドレス部であって、ステーションアドレスコ
ードSTA−Nを与えるDIPスイッチなどを備えてい
る。23は自己の制御対象に対する入出力インターフェ
ース部24と情報交換を司る入出力転送部(モデム)、
25は全系CPU1との情報交換を司る通信転送部、2
6はデータバッファ、27は入出力転送部(モデム)で
ある。幹系CPU11〜1N-1については図示していない
が従来例同様に用いられ、その構造は上記と同様であ
る。
って、図に於いて、1〜4と1Nは図5と同じ又は相当
部分を示すので説明を省略する。21は幹系CPU1N
の全体を管理するマイクロプロセッサμP、22はステ
ーションアドレス部であって、ステーションアドレスコ
ードSTA−Nを与えるDIPスイッチなどを備えてい
る。23は自己の制御対象に対する入出力インターフェ
ース部24と情報交換を司る入出力転送部(モデム)、
25は全系CPU1との情報交換を司る通信転送部、2
6はデータバッファ、27は入出力転送部(モデム)で
ある。幹系CPU11〜1N-1については図示していない
が従来例同様に用いられ、その構造は上記と同様であ
る。
【0008】図3は全系CPU1と幹系CPU11 〜1
N 間のデ−タの授受構造(パラレルデ−タ)を表現した
もので(シリアル通信の場合は、並列デ−タが直列デ−
タに配列し直される)、1Aは全系CPU1の受信部、
26Aは幹系CPU1N の上記デ−タバッフアに相当
し、デ−タ部Dとデ−タ検定部Pからなり、デ−タ部D
のデ−タは幹系CPU1N に発生した故障の等級X、
Y、Z(後述する)に対応した固有のデ−タ31と全系
CPU1の要求に対する返送デ−タ(リプライ)32か
らなる。
N 間のデ−タの授受構造(パラレルデ−タ)を表現した
もので(シリアル通信の場合は、並列デ−タが直列デ−
タに配列し直される)、1Aは全系CPU1の受信部、
26Aは幹系CPU1N の上記デ−タバッフアに相当
し、デ−タ部Dとデ−タ検定部Pからなり、デ−タ部D
のデ−タは幹系CPU1N に発生した故障の等級X、
Y、Z(後述する)に対応した固有のデ−タ31と全系
CPU1の要求に対する返送デ−タ(リプライ)32か
らなる。
【0009】図4は幹系CPU1N と全系CPU1間の
通信をシリアル通信する場合のデ−タのフレ−ムフオ−
マット40を示したものである。ここで、Hはヘッダ、
TAは宛先アドレス、FAは送り元アドレス、ALAR
Mは後述する故障等級デ−タ、Iは通常の交換すべき正
規のデ−タ、CKは検定コ−ドである。
通信をシリアル通信する場合のデ−タのフレ−ムフオ−
マット40を示したものである。ここで、Hはヘッダ、
TAは宛先アドレス、FAは送り元アドレス、ALAR
Mは後述する故障等級デ−タ、Iは通常の交換すべき正
規のデ−タ、CKは検定コ−ドである。
【0010】幹系CPU1N のステ−ションアドレス
は、システムの初期化時に、DIPスイッチ等によって
ステ−ションアドレス部22で設定される。μP21は
幹系CPU1N の全体の動作を管理するので、幹系CP
U1N の中枢部であり、本実施例では、このμP21の
領域(X領域とする)の故障を等級が最高級(最も重い
レベル)の故障であると見なす。また、入出力転送部2
3は制御対象との情報交換を司るので、入出力転送部2
3の領域(Y領域とする)の故障は幹系CPU1N と制
御対象との情報通信路の異常として認識し、X領域に次
ぐ等級の故障であると見なし、通信転送部25の領域
(Z領域とする)の故障は、幹系CPU1N と全系CP
U1間の情報通信路の異常と認識し、Y領域に次ぐ等級
の故障であると見なす。μP21には、その正常周期を
チェックするウォッチドタイマ、μP21の中の、ある
規定デ−タ同士の論理演算或いは数値演算のチェックを
行うエラ−チェックにより、X領域の異常を検出する
と、バッファに、強制的にall「1」のパタ−ンをロ
ジック的に書き込む手段が用意されており、この情報が
1つの確立したデ−タとして確認されて送受されるよう
に上記デ−タ検定部P(垂直パリティイビットと考えて
よい)が設けられている。
は、システムの初期化時に、DIPスイッチ等によって
ステ−ションアドレス部22で設定される。μP21は
幹系CPU1N の全体の動作を管理するので、幹系CP
U1N の中枢部であり、本実施例では、このμP21の
領域(X領域とする)の故障を等級が最高級(最も重い
レベル)の故障であると見なす。また、入出力転送部2
3は制御対象との情報交換を司るので、入出力転送部2
3の領域(Y領域とする)の故障は幹系CPU1N と制
御対象との情報通信路の異常として認識し、X領域に次
ぐ等級の故障であると見なし、通信転送部25の領域
(Z領域とする)の故障は、幹系CPU1N と全系CP
U1間の情報通信路の異常と認識し、Y領域に次ぐ等級
の故障であると見なす。μP21には、その正常周期を
チェックするウォッチドタイマ、μP21の中の、ある
規定デ−タ同士の論理演算或いは数値演算のチェックを
行うエラ−チェックにより、X領域の異常を検出する
と、バッファに、強制的にall「1」のパタ−ンをロ
ジック的に書き込む手段が用意されており、この情報が
1つの確立したデ−タとして確認されて送受されるよう
に上記デ−タ検定部P(垂直パリティイビットと考えて
よい)が設けられている。
【0011】幹系CPU1N は全系CPU1からステ−
ションSTA−Nを指定されて情報アクセスを受けた場
合、上記故障情報を含むデ−タを全系CPU1に伝送す
る。全系CPU1はこれを受信してOPS2に通信す
る。この故障情報は上記したように、故障領域に対応す
る重みを有する故障情報であるので、OPS2のディス
プレイの画面を通してオペレ−タがこの故障情報を通知
された場合、オペレ−タは取り得る複数の措置の中の最
適な措置を取ることができる。
ションSTA−Nを指定されて情報アクセスを受けた場
合、上記故障情報を含むデ−タを全系CPU1に伝送す
る。全系CPU1はこれを受信してOPS2に通信す
る。この故障情報は上記したように、故障領域に対応す
る重みを有する故障情報であるので、OPS2のディス
プレイの画面を通してオペレ−タがこの故障情報を通知
された場合、オペレ−タは取り得る複数の措置の中の最
適な措置を取ることができる。
【0012】例えば、オペレータは、故障が、上記のX
領域の故障、即ち、幹系CPU1Nの中枢部の故障であ
る場合には、この幹系のシステムを停止させる。また、
上記Y領域或いはZ領域の故障(幹系CPU1Nの上記
中枢部に対して手足とも言うべき個所の故障)に対して
は、通信路が2重系である場合は、バックアップへの切
り換えを指令することが出来る。単一系である場合に
は、幹系CPU1Nを現状維持に保つか、幹系CPU1N
のみ運転を停止させる縮退運転とするかを選択すること
が出来る。このように幹系の領域を、この故障が生じた
ときの対応処置の軽重の差に応じて複数に区分し、故障
が生じた領域を故障情報として通信するのである。
領域の故障、即ち、幹系CPU1Nの中枢部の故障であ
る場合には、この幹系のシステムを停止させる。また、
上記Y領域或いはZ領域の故障(幹系CPU1Nの上記
中枢部に対して手足とも言うべき個所の故障)に対して
は、通信路が2重系である場合は、バックアップへの切
り換えを指令することが出来る。単一系である場合に
は、幹系CPU1Nを現状維持に保つか、幹系CPU1N
のみ運転を停止させる縮退運転とするかを選択すること
が出来る。このように幹系の領域を、この故障が生じた
ときの対応処置の軽重の差に応じて複数に区分し、故障
が生じた領域を故障情報として通信するのである。
【0013】入出力転送部23と入出力インターフェー
ス部24はサイクリックにデータを転送しており、入出
力転送部23の一部に、このサイクリックなデータ伝送
を監視する回路が設けられている。この監視回路が、サ
イクリックなデータ伝送が行なわれている間は正常、サ
イクリックなデータ伝送が停止すると異常であると判断
する。この異常時は、入出力インターフェース部24に
保持されている情報の更新を行なわないまま幹系CPU
を動かす。即ち、入出力インターフェース部24に接続
されている図示しない機器の運転停止や開/閉の状態は
異常発生前の状態にしておく。通常、設備の制御は寸秒
を争う必要のない場合が多いので、異常発生した上記機
器の交換を行ってから入出力インターフェース部24の
更新にとりかかっても問題はない。
ス部24はサイクリックにデータを転送しており、入出
力転送部23の一部に、このサイクリックなデータ伝送
を監視する回路が設けられている。この監視回路が、サ
イクリックなデータ伝送が行なわれている間は正常、サ
イクリックなデータ伝送が停止すると異常であると判断
する。この異常時は、入出力インターフェース部24に
保持されている情報の更新を行なわないまま幹系CPU
を動かす。即ち、入出力インターフェース部24に接続
されている図示しない機器の運転停止や開/閉の状態は
異常発生前の状態にしておく。通常、設備の制御は寸秒
を争う必要のない場合が多いので、異常発生した上記機
器の交換を行ってから入出力インターフェース部24の
更新にとりかかっても問題はない。
【0014】通信転送部25は主に2ポートメモリ(デ
ータバッファ26と幹系CPU1N 21、モデム23の
両側アクセスできるメモリ)から構成され、このメモリ
にはパリティが付加されている。データバッファ26が
この2ポートメモリへアクセスする時は、このパリティ
チェックを行っているので、該パリティチェックが異常
であると、Z領域の異常とする。従って、異常が発生し
たメモリエリアのみ使用しなければ幹系CPU1N の動
作を続行することができる。また、Z領域を2重系にし
た場合にはそのまま動作継続可能である。
ータバッファ26と幹系CPU1N 21、モデム23の
両側アクセスできるメモリ)から構成され、このメモリ
にはパリティが付加されている。データバッファ26が
この2ポートメモリへアクセスする時は、このパリティ
チェックを行っているので、該パリティチェックが異常
であると、Z領域の異常とする。従って、異常が発生し
たメモリエリアのみ使用しなければ幹系CPU1N の動
作を続行することができる。また、Z領域を2重系にし
た場合にはそのまま動作継続可能である。
【0015】なお、図1の実施例では、幹系CPU1N
のアドレスコ−ドSTA−Nを、ステ−ションアドレス
部22で設定しているが、図2に示すようにこれをOP
S2で設定して全系CPU1に登録したのち、幹系CP
U1N に伝送し、デ−タバッファ26を通し、ステ−シ
ョンアドレス部22のアドレスメモリ部に格納するよう
にしてもよい。ステーションアドレスの設定をDIPス
イッチにより設定する場合もOPS2で設定する場合
も、通信を念頭においた論理アドレス(ロジカルアドレ
ス)である。DIPスイッチによる場合、各幹系CPU
の設置場所まで行って設定しなければならない不便さは
あるが、一旦設定すると容易に変更できないので、半固
定の状態になり、OPS2を操作するオペレータが多数
の場合には、オペレータ全員によるロジカルアドレスの
認識がとりやすい利点がある。上位コンピュータによる
場合は、変更に際して中央から行なうことができるの
で、各幹系CPUの設置場所まで行く必要がなく、かつ
キーボード操作により容易に行なうことができる。
のアドレスコ−ドSTA−Nを、ステ−ションアドレス
部22で設定しているが、図2に示すようにこれをOP
S2で設定して全系CPU1に登録したのち、幹系CP
U1N に伝送し、デ−タバッファ26を通し、ステ−シ
ョンアドレス部22のアドレスメモリ部に格納するよう
にしてもよい。ステーションアドレスの設定をDIPス
イッチにより設定する場合もOPS2で設定する場合
も、通信を念頭においた論理アドレス(ロジカルアドレ
ス)である。DIPスイッチによる場合、各幹系CPU
の設置場所まで行って設定しなければならない不便さは
あるが、一旦設定すると容易に変更できないので、半固
定の状態になり、OPS2を操作するオペレータが多数
の場合には、オペレータ全員によるロジカルアドレスの
認識がとりやすい利点がある。上位コンピュータによる
場合は、変更に際して中央から行なうことができるの
で、各幹系CPUの設置場所まで行く必要がなく、かつ
キーボード操作により容易に行なうことができる。
【0016】
【発明の効果】この発明は以上説明したとおり、オペレ
ータ側では、自律的に制御対象を制御する幹系CPUの
内部故障を故障領域に対応した故障等級として認識する
ことができるので、発生した故障に対してその対応処置
の軽重を知ることができ、改めて対応の方法を検討する
までもなく、決定することができるので、決定に時間が
掛らないという効果が得られる。
ータ側では、自律的に制御対象を制御する幹系CPUの
内部故障を故障領域に対応した故障等級として認識する
ことができるので、発生した故障に対してその対応処置
の軽重を知ることができ、改めて対応の方法を検討する
までもなく、決定することができるので、決定に時間が
掛らないという効果が得られる。
【図1】この発明の実施例を示すブロック図、である。
【図2】この発明の他の実施例を示すブロック図であ
る。
る。
【図3】上記両実施例におけるデ−タ授受構造を示す図
である。
である。
【図4】上記両実施例にける伝送デ−タのフレ−ムフオ
−マットを示す図であ。
−マットを示す図であ。
【図5】本発明の実施するコンピュ−タシステムの1例
を示すブロック図である。
を示すブロック図である。
1 上位コンピュータ。 2 オペレーションステーション。 11〜1N 分散配置のコンピュータ。 21 マイクロプロセッサ。 22 ステーションアドレス部。 23 入出力転送部。 24、28 入出力インターフェース部。 25 通信転送部。 26 データバッファ。 27 入出力転送部。
Claims (2)
- 【請求項1】 分散配置され、それぞれが固有のアドレ
スを有し、かつ、制御対象と情報のやりとりを行う入出
力部を備えてそれぞれが1つの制御システムを構成した
複数台のコンピュータと、表示器を有し上記複数台のコ
ンピュータとバスを介して接続され、このバスを通じて
上記複数台のコンピュータを管理する上位コンピュータ
とからなるコンピュータネットワークであって、該上位
コンピュータから上記複数台のコンピュータへの情報ア
クセス時に上記制御システム内の故障情報を含むデータ
を上記複数台のコンピュータから上記上位コンピュータ
へと返送し、この故障情報を上記表示器に表示するコン
ピュータの故障診断装置において、 上記故障情報は上記それぞれの制御システムの領域を、
故障時の対応処置の軽重差に応じて複数領域に区分して
等級付し、この複数領域の内、故障が生じた領域の上記
等級を示す情報を含むものであ ることを特徴とするコン
ピュータシステムの故障診断装置。 - 【請求項2】 区分された領域は、コンピュータのマイ
クロプロセッサ、入出力転送部、通信転送部の3部分を
含むものであることを特徴とする請求項1に記載のコン
ピュータシステムの故障診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003019A JP2727768B2 (ja) | 1991-01-16 | 1991-01-16 | コンピュータシステムの故障診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003019A JP2727768B2 (ja) | 1991-01-16 | 1991-01-16 | コンピュータシステムの故障診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04241643A JPH04241643A (ja) | 1992-08-28 |
JP2727768B2 true JP2727768B2 (ja) | 1998-03-18 |
Family
ID=11545624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3003019A Expired - Fee Related JP2727768B2 (ja) | 1991-01-16 | 1991-01-16 | コンピュータシステムの故障診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2727768B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10187498A (ja) | 1996-12-20 | 1998-07-21 | Nec Corp | 障害通知方式 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02222336A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | 計算機アドレス管理方式 |
JPH02283138A (ja) * | 1989-04-24 | 1990-11-20 | Nec Corp | ネットワーク障害管理データ記録方式 |
-
1991
- 1991-01-16 JP JP3003019A patent/JP2727768B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04241643A (ja) | 1992-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104798349B (zh) | 响应于端口故障的故障转移 | |
EP1573543B1 (en) | Inherently fail safe processing or control apparatus | |
US5089984A (en) | Adaptive alarm controller changes multiple inputs to industrial controller in order for state word to conform with stored state word | |
US4466098A (en) | Cross channel circuit for an electronic system having two or more redundant computers | |
US5548743A (en) | Data processing system with duplex common memory having physical and logical path disconnection upon failure | |
JP5318223B2 (ja) | ストレージサブシステム、及びその制御方法 | |
JP2002366398A (ja) | クラスタ構成記憶システム | |
JP2727768B2 (ja) | コンピュータシステムの故障診断装置 | |
KR960011136B1 (ko) | 네트웍의 이중화장치 및 그 방법 | |
JPH0787088A (ja) | ネットワーク監視形態決定装置 | |
JPH03266100A (ja) | 複数条件設定アラーム監視システム | |
JPH11194961A (ja) | 遠方監視制御装置および遠方監視制御システム | |
JP2946541B2 (ja) | 二重化制御システム | |
KR970002883B1 (ko) | 다중 프로세서에서의 공통 버스 점유권 요구 방법 | |
KR0179894B1 (ko) | 엘리베이터 군관리 시스템의 오류 복구 장치 | |
JPH06290066A (ja) | 二重化装置 | |
JP3321365B2 (ja) | 入出力装置および集中監視システム | |
KR100301769B1 (ko) | 감시제어시스템의메모리장치 | |
KR100606888B1 (ko) | 이동통신 시스템에서 디지털 송수신기 보드 제어 이중화장치 및 방법 | |
KR19980067077A (ko) | 이중화 제어 시스템 및 그 제어방법 | |
KR920009097B1 (ko) | 공통선 신호장치의 신호단말 그룹 유지보수장치 | |
JPH09311716A (ja) | Lan装置 | |
KR970002780B1 (ko) | 복합화 네트웍 장치 및 그 방법 | |
JPS58114256A (ja) | コンピユ−タ複合システムにおける異常検出方式 | |
JPH08107438A (ja) | 操作状態判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |