JPH04241643A - コンピュータシステムの故障診断装置 - Google Patents
コンピュータシステムの故障診断装置Info
- Publication number
- JPH04241643A JPH04241643A JP3003019A JP301991A JPH04241643A JP H04241643 A JPH04241643 A JP H04241643A JP 3003019 A JP3003019 A JP 3003019A JP 301991 A JP301991 A JP 301991A JP H04241643 A JPH04241643 A JP H04241643A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- computer
- information
- area
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000003745 diagnosis Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 description 12
- 230000005856 abnormality Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 125000004122 cyclic group Chemical class 0.000 description 3
- 238000013524 data verification Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000024188 Andala Species 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は複数台の分散配置した
コンピュ−タをバスを通して管理する上位コンピュ−タ
を備え、上記分散配置したコンピュ−タは自らが制御対
象と情報のやりとりをする入出力部を備える自律形のコ
ンピュ−タであるコンピュ−タ・システムにおける故障
診断方法に関する。
コンピュ−タをバスを通して管理する上位コンピュ−タ
を備え、上記分散配置したコンピュ−タは自らが制御対
象と情報のやりとりをする入出力部を備える自律形のコ
ンピュ−タであるコンピュ−タ・システムにおける故障
診断方法に関する。
【０００２】
【従来の技術】図５はコンピュ−タ・ネットワ−クの１
例を示したものである。同図において、１はコンピュ−
タ・ネットワ−クにおける中央ステ−ションのコンピュ
−タ（全系ＣＰＵ）あって、バス４を通して連系された
複数のステ−ションのコンピュ−タ（幹系ＣＰＵ）１１
〜１Ｎ を管理する。但し、幹系ＣＰＵ１１ 〜１Ｎ
は自らが制御対象（機器）を有し、１つの制御システ
ムを構成している。２はオペレ−ションステ−ション（
ＯＰＳ）であって、通信バス３を通して全系ＣＰＵ１に
接続されている。
例を示したものである。同図において、１はコンピュ−
タ・ネットワ−クにおける中央ステ−ションのコンピュ
−タ（全系ＣＰＵ）あって、バス４を通して連系された
複数のステ−ションのコンピュ−タ（幹系ＣＰＵ）１１
〜１Ｎ を管理する。但し、幹系ＣＰＵ１１ 〜１Ｎ
は自らが制御対象（機器）を有し、１つの制御システ
ムを構成している。２はオペレ−ションステ−ション（
ＯＰＳ）であって、通信バス３を通して全系ＣＰＵ１に
接続されている。
【０００３】
【発明が解決しようとする課題】この種のネットワ−ク
・システムにおいて、幹系ＣＰＵのいずれかに異常もし
くは故障が発生した場合、それが影響を及ぼす範囲まで
は、即ち、異常もしくは故障が生起したハ−ドウェア、
ソフトウェア領域までは、オペレ−タに通知されず、常
に、幹系ＣＰＵ全体の異常もしくは故障として、ＯＰＳ
２にあるディスプレイ装置を通し、オペレ−タに通知さ
れるだけであるので、故障の種類もしくは個所から判断
すれば、幹系ＣＰＵが制御している機器を停止させなく
ても良い場合でも、幹系ＣＰＵを含めて停止させてしま
うという不経済なシステム運転を余儀なくされるという
問題があった。
・システムにおいて、幹系ＣＰＵのいずれかに異常もし
くは故障が発生した場合、それが影響を及ぼす範囲まで
は、即ち、異常もしくは故障が生起したハ−ドウェア、
ソフトウェア領域までは、オペレ−タに通知されず、常
に、幹系ＣＰＵ全体の異常もしくは故障として、ＯＰＳ
２にあるディスプレイ装置を通し、オペレ−タに通知さ
れるだけであるので、故障の種類もしくは個所から判断
すれば、幹系ＣＰＵが制御している機器を停止させなく
ても良い場合でも、幹系ＣＰＵを含めて停止させてしま
うという不経済なシステム運転を余儀なくされるという
問題があった。
【０００４】この発明は上記問題を解消するためになさ
れたもので、オペレ−タが、幹系ＣＰＵの故障の軽重に
応じて該故障に対処することが可能なコンピュ−タ・シ
ステムの故障診断方法を提供することを目的とする。
れたもので、オペレ−タが、幹系ＣＰＵの故障の軽重に
応じて該故障に対処することが可能なコンピュ−タ・シ
ステムの故障診断方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明は上記目的を達
成するため、分散配置した各コンピュ−タは固有のアド
レスコ−ドを有し、該固有のアドレスコ−ドを指定して
の上位コンピ−タからの情報アクセス時に、故障情報を
含むデ−タを返送し、上記故障情報は、故障領域に対応
して重み付けされている構成としたものである。
成するため、分散配置した各コンピュ−タは固有のアド
レスコ−ドを有し、該固有のアドレスコ−ドを指定して
の上位コンピ−タからの情報アクセス時に、故障情報を
含むデ−タを返送し、上記故障情報は、故障領域に対応
して重み付けされている構成としたものである。
【０００６】
【作用】この発明では、幹系ＣＰＵの故障を故障領域（
重み）を含めて通知されるので、該故障に対する措置を
故障の重みに応じて選択することができ、的確な措置を
取ることが可能となる。
重み）を含めて通知されるので、該故障に対する措置を
故障の重みに応じて選択することができ、的確な措置を
取ることが可能となる。
【０００７】
【実施例】図１は、この発明の実施例のブロック図であ
って、おいて、２１は幹系ＣＰＵ１Ｎ の全体を管理す
るマイクロプロセッサμＰ、２２はステ−ションアドレ
ス部であって、ステ−ションアドレスコ−ドＳＴＡ−Ｎ
を与えるＤＩＰスイッチ等を備えている。２３は自己の
制御対象に対する入出力インタ−フェ−ス部２４と情報
交換を司る入出力転送部（モデム）、２５は全系ＣＰＵ
１との情報交換を司る通信転送部、２６はデ−タバッフ
ア、２７は入出力転送部（モデム）である。幹系１１
〜１Ｎ−１ についても同様である。
って、おいて、２１は幹系ＣＰＵ１Ｎ の全体を管理す
るマイクロプロセッサμＰ、２２はステ−ションアドレ
ス部であって、ステ−ションアドレスコ−ドＳＴＡ−Ｎ
を与えるＤＩＰスイッチ等を備えている。２３は自己の
制御対象に対する入出力インタ−フェ−ス部２４と情報
交換を司る入出力転送部（モデム）、２５は全系ＣＰＵ
１との情報交換を司る通信転送部、２６はデ−タバッフ
ア、２７は入出力転送部（モデム）である。幹系１１
〜１Ｎ−１ についても同様である。
【０００８】図３は全系ＣＰＵ１と幹系ＣＰＵ１１ 〜
１Ｎ 間のデ−タの授受構造（パラレルデ−タ）を表現
したもので（シリアル通信の場合は、並列デ−タが直列
デ−タに配列し直される）、１Ａは全系ＣＰＵ１の受信
部、２６Ａは幹系ＣＰＵ１Ｎ の上記デ−タバッフアに
相当し、デ−タ部Ｄとデ−タ検定部Ｐからなり、デ−タ
部Ｄのデ−タは幹系ＣＰＵ１Ｎ に発生した故障の等級
Ｘ、Ｙ、Ｚ（後述する）に対応した固有のデ−タ３１と
全系ＣＰＵ１の要求に対する返送デ−タ（リプライ）３
２からなる。
１Ｎ 間のデ−タの授受構造（パラレルデ−タ）を表現
したもので（シリアル通信の場合は、並列デ−タが直列
デ−タに配列し直される）、１Ａは全系ＣＰＵ１の受信
部、２６Ａは幹系ＣＰＵ１Ｎ の上記デ−タバッフアに
相当し、デ−タ部Ｄとデ−タ検定部Ｐからなり、デ−タ
部Ｄのデ−タは幹系ＣＰＵ１Ｎ に発生した故障の等級
Ｘ、Ｙ、Ｚ（後述する）に対応した固有のデ−タ３１と
全系ＣＰＵ１の要求に対する返送デ−タ（リプライ）３
２からなる。
【０００９】図４は幹系ＣＰＵ１Ｎ と全系ＣＰＵ１間
の通信をシリアル通信する場合のデ−タのフレ−ムフオ
−マット４０を示したものである。ここで、Ｈはヘッダ
、ＴＡは宛先アドレス、ＦＡは送り元アドレス、ＡＬＡ
ＲＭは後述する故障等級デ−タ、Ｉは通常の交換すべき
正規のデ−タ、ＣＫは検定コ−ドである。
の通信をシリアル通信する場合のデ−タのフレ−ムフオ
−マット４０を示したものである。ここで、Ｈはヘッダ
、ＴＡは宛先アドレス、ＦＡは送り元アドレス、ＡＬＡ
ＲＭは後述する故障等級デ−タ、Ｉは通常の交換すべき
正規のデ−タ、ＣＫは検定コ−ドである。
【００１０】幹系ＣＰＵ１Ｎ のステ−ションアドレス
は、システムの初期化時に、ＤＩＰスイッチ等によって
ステ−ションアドレス部２２で設定される。μＰ２１は
幹系ＣＰＵ１Ｎ の全体の動作を管理するので、幹系Ｃ
ＰＵ１Ｎ の中枢部であり、本実施例では、このμＰ２
１の領域（Ｘ領域とする）の故障を等級が最高級（最も
重いレベル）の故障であると見なす。また、入出力転送
部２３は制御対象との情報交換を司るので、入出力転送
部２３の領域（Ｙ領域とする）の故障は幹系ＣＰＵ１Ｎ
と制御対象との情報通信路の異常として認識し、Ｘ領
域に次ぐ等級の故障であると見なし、通信転送部２５の
領域（Ｚ領域とする）の故障は、幹系ＣＰＵ１Ｎ と全
系ＣＰＵ１間の情報通信路の異常と認識し、Ｙ領域に次
ぐ等級の故障であると見なす。μＰ２１には、その正常
周期をチェックするウォッチドタイマ、μＰ２１の中の
、ある規定デ−タ同士の論理演算或いは数値演算のチェ
ックを行うエラ−チェックにより、Ｘ領域の異常を検出
すると、バッファに、強制的にａｌｌ「１」のパタ−ン
をロジック的に書き込む手段が用意されており、この情
報が１つの確立したデ−タとして確認されて送受される
ように上記デ−タ検定部Ｐ（垂直パリティイビットと考
えてよい）が設けられている。
は、システムの初期化時に、ＤＩＰスイッチ等によって
ステ−ションアドレス部２２で設定される。μＰ２１は
幹系ＣＰＵ１Ｎ の全体の動作を管理するので、幹系Ｃ
ＰＵ１Ｎ の中枢部であり、本実施例では、このμＰ２
１の領域（Ｘ領域とする）の故障を等級が最高級（最も
重いレベル）の故障であると見なす。また、入出力転送
部２３は制御対象との情報交換を司るので、入出力転送
部２３の領域（Ｙ領域とする）の故障は幹系ＣＰＵ１Ｎ
と制御対象との情報通信路の異常として認識し、Ｘ領
域に次ぐ等級の故障であると見なし、通信転送部２５の
領域（Ｚ領域とする）の故障は、幹系ＣＰＵ１Ｎ と全
系ＣＰＵ１間の情報通信路の異常と認識し、Ｙ領域に次
ぐ等級の故障であると見なす。μＰ２１には、その正常
周期をチェックするウォッチドタイマ、μＰ２１の中の
、ある規定デ−タ同士の論理演算或いは数値演算のチェ
ックを行うエラ−チェックにより、Ｘ領域の異常を検出
すると、バッファに、強制的にａｌｌ「１」のパタ−ン
をロジック的に書き込む手段が用意されており、この情
報が１つの確立したデ−タとして確認されて送受される
ように上記デ−タ検定部Ｐ（垂直パリティイビットと考
えてよい）が設けられている。
【００１１】幹系ＣＰＵ１Ｎ は全系ＣＰＵ１からステ
−ションＳＴＡ−Ｎを指定されて情報アクセスを受けた
場合、上記故障情報を含むデ−タを全系ＣＰＵ１に伝送
する。全系ＣＰＵ１はこれを受信してＯＰＳ２に通信す
る。この故障情報は上記したように、故障領域に対応す
る重みを有する故障情報であるので、ＯＰＳ２のディス
プレイの画面を通してオペレ−タがこの故障情報を通知
された場合、オペレ−タは取り得る複数の措置の中の最
適な措置を取ることができる。
−ションＳＴＡ−Ｎを指定されて情報アクセスを受けた
場合、上記故障情報を含むデ−タを全系ＣＰＵ１に伝送
する。全系ＣＰＵ１はこれを受信してＯＰＳ２に通信す
る。この故障情報は上記したように、故障領域に対応す
る重みを有する故障情報であるので、ＯＰＳ２のディス
プレイの画面を通してオペレ−タがこの故障情報を通知
された場合、オペレ−タは取り得る複数の措置の中の最
適な措置を取ることができる。
【００１２】例えば、オペレ−タは、故障が、上記した
Ｘ領域の故障、即ち、幹系ＣＰＵ１Ｎ の中枢部の故障
である場合には、この幹系のシステムを停止させる。ま
た、上記したＹ領域或いはＺ領域の故障（幹系ＣＰＵ１
Ｎ の上記中枢部に対して手足ともいうべき個所の故障
）に対しては、通信路が２重系である場合は、バックア
ップへの切り換えを指令することができる。単一系であ
る場合には、幹系ＣＰＵ１Ｎ を現状維持に保つか、幹
系ＣＰＵ１Ｎ のみ運転を停止させる縮退運転とするか
を選択することができる。
Ｘ領域の故障、即ち、幹系ＣＰＵ１Ｎ の中枢部の故障
である場合には、この幹系のシステムを停止させる。ま
た、上記したＹ領域或いはＺ領域の故障（幹系ＣＰＵ１
Ｎ の上記中枢部に対して手足ともいうべき個所の故障
）に対しては、通信路が２重系である場合は、バックア
ップへの切り換えを指令することができる。単一系であ
る場合には、幹系ＣＰＵ１Ｎ を現状維持に保つか、幹
系ＣＰＵ１Ｎ のみ運転を停止させる縮退運転とするか
を選択することができる。
【００１３】入出力転送部２３と入出力インターフェー
ス部２４はサイクリックにデータを転送しており、入出
力転送部２３の一部に、このサイクリックなデータ伝送
を監視する回路が設けられている。この監視回路が、サ
イクリックなデータ伝送が行なわれている間は正常、サ
イクリックなデータ伝送が停止すると異常であると判断
する。この異常時は、入出力インターフェース部２４に
保持されている情報の更新を行なわないまま幹系ＣＰＵ
を動かす。即ち、入出力インターフェース部２４に接続
されている図示しない機器の運転停止や開／閉の状態は
異常発生前の状態にしておく。通常、設備の制御は寸秒
を争う必要のない場合が多いので、異常発生した上記機
器の交換を行ってから入出力インターフェース部２４の
更新にとりかかっても問題はない。
ス部２４はサイクリックにデータを転送しており、入出
力転送部２３の一部に、このサイクリックなデータ伝送
を監視する回路が設けられている。この監視回路が、サ
イクリックなデータ伝送が行なわれている間は正常、サ
イクリックなデータ伝送が停止すると異常であると判断
する。この異常時は、入出力インターフェース部２４に
保持されている情報の更新を行なわないまま幹系ＣＰＵ
を動かす。即ち、入出力インターフェース部２４に接続
されている図示しない機器の運転停止や開／閉の状態は
異常発生前の状態にしておく。通常、設備の制御は寸秒
を争う必要のない場合が多いので、異常発生した上記機
器の交換を行ってから入出力インターフェース部２４の
更新にとりかかっても問題はない。
【００１４】通信転送部２５は主に２ポートメモリ（デ
ータバッファ２６と幹系ＣＰＵ１Ｎ ２１、モデム２３
の両側アクセスできるメモリ）から構成され、このメモ
リにはパリティが付加されている。データバッファ２６
がこの２ポートメモリへアクセスする時は、このパリテ
ィチェックを行っているので、該パリティチェックが異
常であると、Ｚ領域の異常とする。従って、異常が発生
したメモリエリアのみ使用しなければ幹系ＣＰＵ１Ｎ
の動作を続行することができる。また、Ｚ領域を２重系
にした場合にはそのまま動作継続可能である。
ータバッファ２６と幹系ＣＰＵ１Ｎ ２１、モデム２３
の両側アクセスできるメモリ）から構成され、このメモ
リにはパリティが付加されている。データバッファ２６
がこの２ポートメモリへアクセスする時は、このパリテ
ィチェックを行っているので、該パリティチェックが異
常であると、Ｚ領域の異常とする。従って、異常が発生
したメモリエリアのみ使用しなければ幹系ＣＰＵ１Ｎ
の動作を続行することができる。また、Ｚ領域を２重系
にした場合にはそのまま動作継続可能である。
【００１５】なお、図１の実施例では、幹系ＣＰＵ１Ｎ
のアドレスコ−ドＳＴＡ−Ｎを、ステ−ションアドレ
ス部２２で設定しているが、図２に示すようにこれをＯ
ＰＳ２で設定して全系ＣＰＵ１に登録したのち、幹系Ｃ
ＰＵ１Ｎ に伝送し、デ−タバッファ２６を通し、ステ
−ションアドレス部２２のアドレスメモリ部に格納する
ようにしてもよい。ステーションアドレスの設定をＤＩ
Ｐスイッチにより設定する場合もＯＰＳ２で設定する場
合も、通信を念頭においた論理アドレス（ロジカルアド
レス）である。ＤＩＰスイッチによる場合、各幹系ＣＰ
Ｕの設置場所まで行って設定しなければならない不便さ
はあるが、一旦設定すると容易に変更できないので、半
固定の状態になり、ＯＰＳ２を操作するオペレータが多
数の場合には、オペレータ全員によるロジカルアドレス
の認識がとりやすい利点がある。上位コンピュータによ
る場合は、変更に際して中央から行なうことができるの
で、各幹系ＣＰＵの設置場所まで行く必要がなく、かつ
キーボード操作により容易に行なうことができる。
のアドレスコ−ドＳＴＡ−Ｎを、ステ−ションアドレ
ス部２２で設定しているが、図２に示すようにこれをＯ
ＰＳ２で設定して全系ＣＰＵ１に登録したのち、幹系Ｃ
ＰＵ１Ｎ に伝送し、デ−タバッファ２６を通し、ステ
−ションアドレス部２２のアドレスメモリ部に格納する
ようにしてもよい。ステーションアドレスの設定をＤＩ
Ｐスイッチにより設定する場合もＯＰＳ２で設定する場
合も、通信を念頭においた論理アドレス（ロジカルアド
レス）である。ＤＩＰスイッチによる場合、各幹系ＣＰ
Ｕの設置場所まで行って設定しなければならない不便さ
はあるが、一旦設定すると容易に変更できないので、半
固定の状態になり、ＯＰＳ２を操作するオペレータが多
数の場合には、オペレータ全員によるロジカルアドレス
の認識がとりやすい利点がある。上位コンピュータによ
る場合は、変更に際して中央から行なうことができるの
で、各幹系ＣＰＵの設置場所まで行く必要がなく、かつ
キーボード操作により容易に行なうことができる。
【００１６】
【発明の効果】この発明は以上説明した通り、オペレ−
タ側では、自律的に制御対象を制御する幹系ＣＰＵの内
部故障を故障領域に対応した故障等級として認識するこ
とができるので、発生した故障に対して、幹系システム
を現状維持のまま運転すべきか、或いは幹系システムを
縮退運転すべきか等、従来に比して、きめ細かく対処す
ることができる。
タ側では、自律的に制御対象を制御する幹系ＣＰＵの内
部故障を故障領域に対応した故障等級として認識するこ
とができるので、発生した故障に対して、幹系システム
を現状維持のまま運転すべきか、或いは幹系システムを
縮退運転すべきか等、従来に比して、きめ細かく対処す
ることができる。
【図１】この発明の実施例を示すブロック図、である。
【図２】この発明の他の実施例を示すブロック図である
。
。
【図３】上記両実施例におけるデ−タ授受構造を示す図
である。
である。
【図４】上記両実施例にける伝送デ−タのフレ−ムフオ
−マットを示す図であ。
−マットを示す図であ。
【図５】本発明の実施するコンピュ−タシステムの１例
を示すブロック図である。
を示すブロック図である。
１ 上位コンピュ−タ
２ オペレ−ションステ−ション
１１ 〜１Ｎ 分散配置のタンピュ−タ２１ マ
イクロプロセッサ ２２ ステ−ションアドレス部 ２３ 入出力転送部 ２４、２８ 入出力インタ−フェ−ス部２５ 通信
転送部 ２６ デ−タバッファ ２７ 通信転送部
イクロプロセッサ ２２ ステ−ションアドレス部 ２３ 入出力転送部 ２４、２８ 入出力インタ−フェ−ス部２５ 通信
転送部 ２６ デ−タバッファ ２７ 通信転送部
Claims (3)
- 【請求項１】 複数台の分散配置したコンピュ−タを
バスを通して管理する上位コンピュ−タを備え、上記分
散配置したコンピュ−タは自らが制御対象と情報のやり
とりをする入出力部を備える自律形のコンピュ−タであ
るコンピュ−タ・システムにおいて、分散配置した上記
各コンピュ−タは固有のアドレスコ−ドを有し、該固有
のアドレスコ−ドを指定しての上記上位コンピュ−タか
らの情報アクセス時に、故障情報を含むデ−タを返送し
、上記故障情報は、故障領域に対応して重み付けされた
故障情報であることを特徴とするコンピュ−タ・システ
ムの故障診断方法。 - 【請求項２】 固有のアドレスコ−ドは、各コンピュ
−タに設けたステ−ションアドレス部おいて設定され、
上位コンピュ−タ側に通知されたものであることを特徴
とする請求項１記載のコンピュ−タ・システムの故障診
断方法。 - 【請求項３】 固有のアドレスコ−ドは、上位コンピ
ュ−タ側で定義されて、分散配置されたコンピュ−タに
伝送され、該コンピュ−タのステ−ションアドレス部へ
転送されて，ここで記憶されることを特徴とする請求項
１記載のコンピュ−タ・システムの故障診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003019A JP2727768B2 (ja) | 1991-01-16 | 1991-01-16 | コンピュータシステムの故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003019A JP2727768B2 (ja) | 1991-01-16 | 1991-01-16 | コンピュータシステムの故障診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241643A true JPH04241643A (ja) | 1992-08-28 |
| JP2727768B2 JP2727768B2 (ja) | 1998-03-18 |
Family
ID=11545624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003019A Expired - Fee Related JP2727768B2 (ja) | 1991-01-16 | 1991-01-16 | コンピュータシステムの故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727768B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6202177B1 (en) | 1996-12-20 | 2001-03-13 | Nec Corporation | Error information reporting system for an error monitoring system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222336A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | 計算機アドレス管理方式 |
| JPH02283138A (ja) * | 1989-04-24 | 1990-11-20 | Nec Corp | ネットワーク障害管理データ記録方式 |
-
1991
- 1991-01-16 JP JP3003019A patent/JP2727768B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222336A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | 計算機アドレス管理方式 |
| JPH02283138A (ja) * | 1989-04-24 | 1990-11-20 | Nec Corp | ネットワーク障害管理データ記録方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6202177B1 (en) | 1996-12-20 | 2001-03-13 | Nec Corporation | Error information reporting system for an error monitoring system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2727768B2 (ja) | 1998-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2051786C (en) | Universal scheme of input/output redundancy in a process control system | |
| US4607256A (en) | Plant management system | |
| CA2051888C (en) | Method for enacting failover of a 1:1 redundant pair of slave processors | |
| US4680581A (en) | Local area network special function frames | |
| US5495570A (en) | Mirrored memory multi-processor system | |
| US7584377B2 (en) | System, machine, and method for maintenance of mirrored datasets through surrogate writes during storage-area networks transients | |
| JP2004021556A (ja) | 記憶制御装置およびその制御方法 | |
| CA2051763C (en) | Method for guaranteeing data stored in a primary and secondary data base in a process control system | |
| US6356985B1 (en) | Computer in multi-cluster system | |
| US20220214954A1 (en) | Electronic device for use in an automation system, and an automation system | |
| JPH04241643A (ja) | コンピュータシステムの故障診断装置 | |
| JP3175465B2 (ja) | 二重化制御装置の切替え方法及びその二重化制御装置 | |
| JP3127941B2 (ja) | 二重化装置 | |
| KR960011136B1 (ko) | 네트웍의 이중화장치 및 그 방법 | |
| JPH11194961A (ja) | 遠方監視制御装置および遠方監視制御システム | |
| KR19980067077A (ko) | 이중화 제어 시스템 및 그 제어방법 | |
| JPS5917467B2 (ja) | 制御用計算機のバツクアツプ方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JP2737480B2 (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
| JP2000132210A (ja) | 制御装置及び協調制御方法 | |
| JPS6327741B2 (ja) | ||
| KR100301769B1 (ko) | 감시제어시스템의메모리장치 | |
| JPS6351303B2 (ja) | ||
| JP2635460B2 (ja) | 高速伝送システムの故障監視方法 | |
| KR970002780B1 (ko) | 복합화 네트웍 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |