JP2727746B2

JP2727746B2 - 画像読取装置

Info

Publication number: JP2727746B2
Application number: JP2223347A
Authority: JP
Inventors: 厚志野田
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1990-08-24
Filing date: 1990-08-24
Publication date: 1998-03-18
Anticipated expiration: 2013-03-18
Also published as: JPH04104656A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はハンディスキャナに用いて好適な画像読取装
置に関する。

〔従来の技術〕

ハンディスキャナで原稿を手動走査すると、原稿の縮
小画像を得ることができる。従来、この縮小画像は、縮
小率に応じた割合で画素データを間引くことにより生成
するようにしていた。

あるいはまた、読取った画素データを原稿の網点密度
に対応したローパスフィルタを通して平均化した後、縮
小するようにしていた。

〔発明が解決しようとする課題〕

しかしながら、上記したデータを単に間引く方法は、
100％の濃度の画素と０％の濃度の画素が周期的に出現
することになるので、モアレという原稿には存在しない
模様が発生する問題点を有する。

また、ローパスフィルタで処理する方法は、処理が複
雑になるので処理回路が高価かつ大型化する問題点を有
する。従って、ハンディスキャナに応用することが困難
であった。また、ハンディスキャナより出力された画像
データを、例えばパーソナルコンピュータ等で受け取
り、パーソナルコンピュータ等で処理しようとすると、
画像を縮小する場合でも、縮小前の全部のデータをハン
ディスキャナからパーソナルコンピュータに転送しなけ
ればならない（ハンディスキャナでは処理できない）の
で、処理速度が低下する問題点を有する。その結果、メ
モリ容量の小さいパーソナルコンピュータでは処理が困
難になる。

本発明はこのような状況に鑑みてなされたもので、小
型かつ安価で、モアレの発生を抑制した装置を提供する
ものである。

〔課題を解決するための手段〕

請求項１に記載の画像読取装置は、原稿から画像を読
み取る読取手段（例えば、第２図のラインセンサ17）
と、読取手段に、原稿の画像を光学的に結像させる結像
手段（例えば、第２図のレンズ16）と、読取手段の読み
取り位置と、原稿との相対的な移動量を検出し、読取手
段の読み取りの基準となるクロックを生成するクロック
生成手段（例えば、第２図のロータリエンコーダ11）
と、読取手段により読み取られた画像がディジタル化さ
れた画素データを、クロックに同期して保持する保持手
段（例えば、第１図のラッチ回路31乃至34）と、保持手
段により保持された、縮小前の画像の、隣接した複数の
画素データを加算し、その加算値のうち、加算した画素
データの数に対応する上位ビットを抽出することで、生
成した平均値から縮小後の画素データを生成する画素デ
ータ生成手段（例えば、第１図の加算回路35乃至37およ
びセレクト回路38,39）とを備えることを特徴とする。

請求項２に記載の画像読取装置は、原稿から画像を読
み取る読取手段（例えば、第２図のラインセンサ17）
と、読取手段に、原稿の画像を光学的に結像させる結像
手段（例えば、第２図のレンズ16）と、読取手段の読み
取り位置と、原稿との相対的な移動量を検出し、読取手
段の読み取りの基準となるクロックを生成するクロック
生成手段（例えば、第２図のロータリエンコーダ11）
と、読取手段により読み取られた画像がディジタル化さ
れた画素データを、クロックに同期して保持する保持手
段（例えば、第１図のラッチ回路31乃至34）と、保持手
段により保持された画像データであって、縮小前の画像
に含まれるラインのうちの、選択された一部の所定のラ
イン中の、隣接した複数の画素データの平均値から、縮
小後の画素データを生成する画素データ生成手段（例え
ば、第１図の加算回路35乃至37およびセレクト回路38,3
9）とを備えることを特徴とする。

〔作用〕

請求項１に記載の画像読取装置においては、縮小後の
例えば１画素に対応する縮小前の隣接する複数の画素デ
ータを加算し、その加算値のうち、加算した画素データ
の数に対応する上位ビットを抽出することで、画素デー
タを平均することにより、縮小後の１画素のデータが生
成されるので、モアレの発生を防止することができる。

また、請求項２に記載の画像読取装置においては、縮
小後の例えば１ラインに対応する縮小前の複数のライン
から所定の１ラインを抽出し、抽出したラインの縮小後
の１画素に対応する隣接する複数の画素のデータを平均
して縮小後の１画素のデータを生成するようにしたの
で、構成が簡単かつ安価な装置で、モアレの発生を抑制
することができる。

〔実施例〕

次に、本発明の画像読取装置の一実施例について説明
する。

第２図は本発明の画像読取装置を適用したハンディス
キャナの一実施例の構成を表わしている。

上ケース１と下ケース２に囲まれる空間の内部に、各
部品が配置されている。下ケース２にはローラ3,4が回
転自在に支持されている。このローラ3,4を原稿14上に
押圧し、本体を上方または下方に移動させると、ローラ
3,4が回転する。ローラ３の回転はギア５乃至９を介し
てエンコーダ11に伝達され、エンコーダ11はこの回転か
ら、原稿14と本体（最終的には後述するラインセンサ1
7）との相対的な移動量を検出し、所定の移動量毎に
“H"または“L"の状態を繰り返すクロック信号を後述す
るA/D変換器30、シフトレジスタ31乃至34などに出力す
る。

このように本体が原稿14に対して手動走査されると
き、LED12が出射する光が透明部材よりなる読取部13を
介して原稿14上に照射される。原稿14上で反射された光
は読取部13を介してミラー15に入射され、そこで反射さ
れた光がレンズ16を介してCCD等のラインセンサ17に入
射される。このようにして、LED12、ミラー15、レンズ1
6等よりなる縮小光学系により、原稿14上の画像がライ
ンセンサ17上に結像される。

ラインセンサ17の出力は基板19上に配置された処理回
路（その詳細は第１図を参照して後述する）により処理
された後、ケーブル10を介して図示せずプリンタ、表示
装置等に出力される。

なお、読取部13の上方には、透光性材料よりなるウイ
ンドウ18が設けられ、走査位置を確認することができる
ようになっている。

第１図は本体に内蔵される処理回路の一実施例の構成
を示している。

この実施例の場合、A/D変換器30、４段のラッチ回路3
1乃至34、加算回路35,36,37、セレクト回路38,39および
メモリ40により処理回路41が構成されている。

次に第３図のタイミングチャートを参照してその動作
を説明する。

ラインセンサ17より出力された映像信号は、A/D変換
器30に入力され、ロータリエンコーダ11から出力される
クロック信号に同期してA/D変換される。A/D変換器30よ
り出力されたデータはメモリ40に一旦書込まれる。そし
て、メモリ40より読出されたデータ（第３図（ａ））
は、クロック（第３図（ｂ））に同期してラッチ回路31
乃至34に順次供給され、ラッチされる。これにより、各
ラッチ回路31乃至34より、１クロック分ずつ遅延したデ
ータが得られる。

すなわち、メモリ40より画像データ，，，…が
順次出力されるものとすると、ラッチ回路34より第１の
画像データが出力されているタイミングにおいて、ラ
ッチ回路33からは第２の画素データ、ラッチ回路32か
らは第３の画素データ、ラッチ回路31からは第４の画
素データが、それぞ出力される。

加算回路35はラッチ回路33の出力（画素データ）と
ラッチ回路34の出力（画素データ）とを加算して出力
する。加算回路36はラッチ回路31の出力（画素データ
）とラッチ回路32の出力（画素データ）とを加算し
て出力する。各画素データは６ビットとされているの
で、ラッチ回路31乃至34は６ビット構成とされるが、加
算回路35と36の出力はキャリオーバビットを含むので７
ビットとなる。加算回路37は、加算回路35の７ビットの
出力（＋）と加算回路36の７ビットの出力（＋
）を加算し、その上位６ビットを選択することにより
その加算値に1/4を乗算してセレクト回路39の端子Ａに
供給する。すなわち、この端子Ａに供給されるデータ
（第３図（ｃ））は、４個の画素（乃至）データの
平均値（（＋＋＋）/4）に対応するデータとな
る。

一方、セレクト回路39の端子Ｂには加算回路36の出力
の上位６ビット、すなわち加算回路36の出力に1/2を乗
算したデータ（第３図（ｄ））が供給されている。この
データは２個の画素（と）の平均値（（＋）/
2）に対応している。

また、セレクト回路38は、ラッチ回路31の出力（画素
データ）と加算回路36の出力に1/2を乗算したデータ
（（＋）/2）の一方を、２クロック毎に交互に選択
する（第３図（ｅ））。このうち４クロック毎に出力さ
れるデータ（（＋）/2,（＋）/2等）は、図示
せぬ後段の回路で除去されるようになっている。従っ
て、画素を3/4に圧縮するデータがセレクト回路39の端
子Ｃに供給される。

セレクト回路39の端子Ｄには、ラッチ回路31の出力
（）（第３図（ｆ））がそのまま入力されている。

セレクト回路39は端子S1,S2に入力される信号の論理
に従って、次表のように、端子Ａ乃至Ｄのいずれかの入
力を選択して出力する。

端子Ａが選択されたとき、セレクト回路39の出力は４
クロック置きに更新される。従って、１ラインの画素を
1/4（画像全体を1/16）に圧縮する場合のデータが得ら
れる。

また、端子Ｂが選択されたときは、２クロック置きに
データが更新されるので、１ラインの画素を1/2（画像
全体を1/4）に圧縮する場合のデータが得られる。

端子Ｃが選択されたときは、１ラインの画素を3/4
（画像全体を9/16）に圧縮する場合のデータが得られ
る。

端子Ｄが選択されたとき、データは１クロック毎に更
新されるので、等倍の画像を得る場合のデータとなる。

尚、以上の処理は、抽出された所定のラインの画素デ
ータに対して行なわれるのであるが、画像を圧縮する場
合、その圧縮率に応じてラインが間引かれる。例えば、
画像を1/16に圧縮する場合、４本に１本の割合で所定の
ラインが抽出され、残りの４本中３本のラインは間引か
れる。そして、抽出されたラインの４画素が平均されて
１画素とされる。同様に画像を1/4に圧縮する場合は２
本に１本の割合で所定のラインが抽出され、抽出された
ラインの２画素を平均して１画素が生成される。9/16に
圧縮する場合は４本に３本の割合で所定のラインが抽出
され、４画素から３画素のデータが生成される。圧縮し
ない場合（等倍の場合）は、すべてのラインが抽出さ
れ、各画素の平均化も行なわれない。このようなライン
の抽出処理がメモリ40からの読出を制御することにより
実行される。

次に、第４図を参照して、上記実施例の作用につい
て、従来の場合と比較しつつさらに説明する。

第４図は、濃度25％（すなわち、１画素領域のうちの
25％が黒色とされている）、１インチ当り133線の網点
スクリーンを45度に傾斜した原稿を、400DPI（ドットパ
ーインチ）のスキャナで読取り、1/4（すなわち100DP
I）に縮小した場合を示している。

133線の網点スクリーンを45度傾斜すると、94.0（＝1
33/2^1/2）DPIの網点となる。この点を第４図（ｂ）に示
す。これに対して、従来例の場合のように、４画素から
３画素を間引くことは、400DPIのCCDのうち、４画素に
１個を抽出して100DPIとして用いることを意味する。こ
れを図示すると第４図（ｃ）のようになる。

いま、第４図（ｃ）に番号１で示した１画素分のCCD
に、第４図（ｂ）に符号Ａで示した画像が完全に対応し
ている（縦方向に完全に（100％）重なっている）もの
とすると、番号１のCCDの出力は100％の出力（濃度とし
ては25％）となる（第４図（ａ））。これに対して番号
２のCCDに対して符号Ｂの画素はその約75％が対応して
いるので、その出力も75％の出力となる（第４図
（ａ））。同様に、番号３と４のCCDに対して符号Ｃと
Ｄの画素はその約50％または25％のみが対応しているの
で、その出力も50％または25％の出力となる（第４図
（ａ））。番号５のCCDと符号Ｅの画素は対応していな
いので、その出力は０％となる（第４図（ａ））。

このように、CCDと画素の位置関係（対応関係）が、
徐々にずれていくので、従来例のように、間引処理をす
ると、100％と０％の出力が交互に周期的に現われる。
これらの画素の濃度は本来25％と一定の値のはずである
から、これがモアレとなる。

これに対して、本発明においては、例えば４画素のデ
ータを平均して１画素とするのであるから、これを模式
的に表わすと、第４図（ｄ）に示すように、CCDを４画
素分連続させたものと表わすことができる。このように
すると、第４図（ｄ）に番号１乃至13で示したCCDに
は、第４図（ｂ）に符号Ａ乃至Ｍで示した画素の全部が
対応しているので、その出力は25％（画素に対してCCD
は４倍の面積を有するので）となる（第４図（ｅ））。
これに対して番号14乃至17で示すCCDに対しては、符号
Ｎ乃至Ｑで示す画素の75％のみが対応しているので、そ
の出力は19％となる（第４図（ｅ））。その場合も出力
が25％と19％の間で周期的に変化し、これも一種のモア
レであるが、その差（振幅）は６％と小さいので、ほと
んど目立たない。

以上においては、縮小率に応じて複数のラインから所
定数のラインを抽出し、抽出したラインの画素を平均す
るようにしたが、垂直方向においてもデータを平均する
ことができる。

例えば、画像を1/16に圧縮する場合、４ライン分のデ
ータをメモリ40に記憶させ、各ラインから４個の画素デ
ータを抽出し、合計16個の画素データを平均して１個の
（縮小後の）画素データを生成することができる。この
ようにすれば、モアレの発生をほとんど完全に抑制する
ことができる。

しかしながら、上述したように、各ライン方向におい
てはデータを平均化するものの、垂直方向においてはラ
インを間引く方法によっても、モアレは充分抑制するこ
とが可能である。それは主に次の理由による。

（１）水平方向には平均化処理が行なわれているので、
モアレが軽減される。

（２）原稿とハンディスキャナの相対的移動量を検出す
るとき、ローラ３からギア５乃至９を介してロータリエ
ンコーダ11に回転を伝達しているので、これらの間のス
リップ等に起因して、ロータリエンコーダ11のクロック
発生タイミング、従って、読取周期がライン（水平）方
向に比較して不規則になる。その結果、モアレも不規則
になり、目立ち難くなる。

〔発明の効果〕

以上のように、請求項１に記載の画像読取装置によれ
ば、縮小前の隣接する複数の画素データを加算し、その
加算値のうち、加算した画素データの数に対応する上位
ビットを抽出することで、平均化処理することにより、
縮小後の画素データを生成するようにしたので、構成が
簡単かつ安価な装置でモアレの発生を防止することがで
きる。

また、請求項２に記載の画像読取装置によれば、複数
のラインから一部の所定のラインを抽出し、抽出したラ
インの複数の画素データを平均して縮小後の画素データ
を生成するようにしたので、簡単かつ安価な装置でモア
レの発生を抑制することができる。

【図面の簡単な説明】

第１図は本発明の画像読取装置の処理回路の一実施例の
構成を示すブロック図、第２図（ａ），（ｂ）は本発明
の画像読取装置の一実施例の構成を示す側断面図と平断
面図、第３図は第１図の実施例の動作を説明するタイミ
ングチャート、第４図はモアレの発生を説明する図であ
る。 3,4……ローラ、５乃至９……ギア、11……ロータリエ
ンコーダ、12……LED、13……読取部、14……原稿、15
……ミラー、16……レンズ、17……ラインセンサ、19…
…基板、30……A/D変換器、40……メモリ、31乃至34…
…ラッチ回路、35乃至37……加算回路、38,39……セレ
クト回路、41……処理回路。

Claims

(57)【特許請求の範囲】

【請求項１】原稿から読み取った画像を縮小する画像読
取装置において、前記原稿から画像を読み取る読取手段と、前記読取手段に、前記原稿の画像を光学的に結像させる
結像手段と、前記読取手段の読み取り位置と、前記原稿との相対的な
移動量を検出し、前記読取手段の読み取りの基準となる
クロックを生成するクロック生成手段と、前記読取手段により読み取られた画像がディジタル化さ
れた画素データを、前記クロックに同期して保持する保
持手段と、前記保持手段により保持された、縮小前の前記画像の、
隣接した複数の画素データを加算し、その加算値のう
ち、加算した画素データの数に対応する上位ビットを抽
出することで生成した平均値から、縮小後の画素データ
を生成する画像データ生成手段とを備えることを特徴とする画像読取装置。
【請求項２】原稿から読み取った画像を縮小する画像読
取装置において、前記原稿から画像を読み取る読取手段と、前記読取手段に、前記原稿の画像を光学的に結像させる
結像手段と、前記読取手段の読み取り位置と、前記原稿との相対的な
移動量を検出し、前記読取手段の読み取りの基準となる
クロックを生成するクロック生成手段と、前記読取手段により読み取られた画像がディジタル化さ
れた画素データを、前記クロックに同期して保持する保
持手段と、前記保持手段により保持された画素データであって、縮
小前の前記画像に含まれるラインのうちの、選択された
一部の所定のライン中の、隣接した複数の画素データの
平均値から、縮小後の画素データを生成する画素データ
生成手段とを備えることを特徴とする画像読取装置。