JP2724084B2 - フィールドエミッションディスプレイの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フィールドエミッショ
ンディスプレイの製造方法に係り、特に、カソードを均
一かつ一定な高さに簡単に形成することにより、良好な
発光特性が得られるフィールドエミッションディスプレ
イの製造方法に関するものである。

【０００２】

【従来の技術】一般に、フィールドエミッションディス
プレイ（Field-Emisson Display ：以下「ＦＥＤ」と称
する）は、平板ディスプレイの一種であって、電子を放
出するチップ型あるいはくさび型のカソードと、蛍光体
が塗布されたアノードとから構成されており、この蛍光
体に前記カソードの任意の部位から放出された電子が衝
突することにより、蛍光体が励起されて光を発し、所望
のパターン、文字あるいは記号を表示することができる
ようになっている。また、このＦＥＤは、最小限の電力
消耗にもかかわらず、高解像度ならびに高輝度のカラー
パターンが表現できるという特徴がある。

【０００３】まず、米国特許第４，９０８，５３９号明
細書および特開昭６１−２２１７８３号公報などに開示
されている従来の公知のマイクロチップ型ＦＥＤの構成
を図３により説明する。

【０００４】後面ガラス基板１の上面には、複数本のコ
ラム電極のカソードパターン２が整列状に積層されてい
る。各カソードパターン２上には、各カソードパターン
２と絶縁層４とにより分離され、かつ、多数のホール３
０を有するロー電極のゲート３が各カソードパターン２
とクロス形状に配置されており、各カソードパターン２
と各ゲート３の交差部分には多数のセル５が形成されて
いる。前記セル５には、前記ホール３０と同数のマイク
ロチップ６がカソードパターン２上に形成され、前記セ
ル５の上側面には、これらのそれぞれのセル５を取り囲
むスぺーサ７（図４）が全面に配置されている。一方、
前面グラス８の下側面にはアノード電極をなすＩＴＯ透
明導電膜９と蛍光体１０が塗布されている。

【０００５】前述した構成のＦＥＤのセル５を拡大した
断面図が図４に示されている。同図から明らかなよう
に、マイクロチップ６は高電界放出を用いる冷陰極のカ
ソードであって、その先端がチップ型のごとく鋭く円錐
台状に形成されており、微小面積に低電圧のみを印加し
てもチップ型カソードの先端において電子が放出され、
前記カソードと対向配置される蛍光体１０を励起させる
ようになっている。

【０００６】すなわち、カソードパターン２上に形成さ
れた多数のマイクロチップ６から電子放出を誘導して、
電界を集中するゲート３を介して発生された電子を蛍光
体１０に衝突させると、蛍光体１０が刺激を受けて蛍光
体１０の最外郭の電子が励起されて遷移され、これによ
って、発生された光を用いて所望の像表示を行うことが
できる。

【０００７】一方、前記ＦＥＤのマイクロチップは、従
来、図５Ａないし図５Ｆに示す工程により形成される
が、その製造方法を説明すると下記のとおりである。

【０００８】まず、図５Ａに示すように、後面ガラス基
板１の上面にカソードパターン２、絶縁層４、ゲート３
を順次積層した後、図５Ｂに示すように、ゲート３の所
定部位をドライエッチング法によりエッチングしてほぼ
直径１．４μｍのホール３０を形成する。

【０００９】つぎに、図５Ｃに示すように、シリカエッ
チング法により前記絶縁層４をエッチングすると、前記
ホール３０の下側にキャビティ４０が形成される。さら
に、図５Ｄに示すように、後面ガラス基板１を回転しな
がら投射角θ＝５°〜２５°で電子ビーム蒸着を行って
Ｎｉ層１１を形成する。さらに、図５Ｄと同様に、図５
Ｅに示すように、後面ガラス基板１を回転させながら絶
縁層４のキャビティ４０の内面にＭｏを蒸着してマイク
ロチップ６を形成した後、図５Ｆに示すように、ゲート
３の上部に形成したＮｉ層１１とともに図５Ｅの段階に
おいてＮｉ層１１上に蒸着したＭｏ蒸着物１２を除去す
る。

【００１０】また、このようにして形成した後面ガラス
基板１のゲート３上のセル５部分を除いた全面に、図４
に示すように、スぺーサ７を形成する。さらに、このス
ペーサ７の上面に透明導電膜９および蛍光体１０が塗布
された前面ガラス８を配置した後、これらの構成要素を
一体に結合することによりＦＥＤが完成される。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うにして形成したマイクロチップ６においては、チップ
６に形成された電子が蛍光体１０を励起させるとき、蛍
光体１０から放出される陽イオンがカソード２を磨耗さ
せてしまうという現象であるイオン衝撃効果（ion bomb
ardment ）によりカソード２が損傷しやすいという問題
があるが、このイオン衝撃効果が生じると、カソード２
の磨耗が繰り返えされることにより漸次電子放出効率が
減少され、画質が安定せず、しかも、使用寿命が短くな
る主な原因になる。

【００１２】さらに、絶縁層３上にＮｉ層１１を蒸着す
るとき、後面がラス基板１を回転させながら電子ビーム
蒸着装置（図示省略）の投射角を調節しなければならな
いので、基板１上の位置によって電子ビーム蒸着装置の
投射角が変化することになり、これによって、チップ６
の形状が不均一になってしまうことになる。したがっ
て、カソード２の先端における電子放出強さが一定せず
発光輝度が均一でなくなる。また、製造工程においても
高度の技術を求めるため、多数のチップを適当な高さで
一定に形成するに限界があり、かつ、工程が複雑である
という短所がある。さらにまた、かかる短所は大型のＦ
ＥＤを製造する場合に、特に大きな欠点となる実情があ
る。

【００１３】また、従来においては、電子放出を誘導す
るカソードチップとカソード電極との結合力が低いた
め、製造時にカソードチップが脱落してしまい、製造歩
留りが低下される要因になる。かかる現象が生じるの
は、ＦＥＤの製造工程のうちの各種エッチング工程にお
いてエッチング液がカソードチップとカソード電極との
接触部位に浸透するためである。

【００１４】したがって、本発明の目的は、工程が簡単
であり、均一で良好な発光特性を得るようにカソードを
効率的で均一に製造できるＦＥＤの製造方法を提供する
ことにある。

【００１５】

【課題を解決するための手段】前記目的を達成するため
本発明のＦＥＤの製造方法は、透光性絶縁基板上に導電
膜およびフォトレジスト層を順次形成する段階と、前記
フォトレジスト層を露光現像してマイクロチップが形成
される部分のみを残して除去する段階と、前記パターン
化されたフォトレジストをマスクとして前記導電膜を所
定深さほどエッチングして多数の円柱を形成する段階
と、前記エッチングにより露出された導電膜部分に絶縁
層を蒸着し、残されている前記フォトレジストパターン
を除去する段階と、前記露出された円柱および絶縁層上
に新しいフォトレジスト層を塗布しパターニングして残
留フォトレジストのパターンが前記露出された円柱より
も小さくなるようにフォトレジストパターンを形成する
段階と、前記パターン化されたフォトレジストをマスク
として前記円柱を選択的等方性エッチングまたは異方性
エッチングして先端が鋭いマイクロチップを形成する段
階と、前記絶縁層上にゲート層を蒸着し、残されている
フォトレジストを除去する段階とにより構成したことを
特徴としている。

【００１６】

【作用】本発明のＦＥＤの製造方法によれば、均一で良
好な発光特性を得ることのできるカソードを簡便で効率
的で均一に製造することができる。

【００１７】

【実施例】以下、本発明の好ましい実施例を図面に基づ
いて詳細に説明する。

【００１８】図１は、図２Ａないし図２Ｇに示す本発明
によるＦＥＤを示す断面図であり、同図において、前述
した図３および図４と同一の構成には同一符号を付し、
その説明は省略する。

【００１９】本発明の製造方法により製造されるＦＥＤ
は、図１に示すように、コラム電極をなすカソード電極
２０と、このカソード電極２０にマイクロチップ２１が
一体に形成された一体型カソード２２と、ロー電極をな
すゲート３が絶縁層４により分離されカソード２２とゲ
ート３との交差部分にマトリックス方式にセルが形成さ
れている後面グラス基板１と、前記セルを除いた全面に
配置されるスペーサ７と、下側面にＩＴＯ透明導電膜９
および蛍光体１０が積層されている前面グラス８とによ
り構成されている。ここにおいて、前記マイクロチップ
２１は、ゲート３の厚さより厚い一定な高さを有し、か
つ、マイクロチップ２１の先端はゲート３より下方に配
置され、しかも、マイクロチップ２１の外周の傾斜面
は、先端を鋭く形成するため、凹状に湾曲された形状と
されている。

【００２０】このように構成されたマイクロチップ２１
は、先端がゲート３の下方に配置され、かつ鋭くなって
先端部が従来のものより長く形成されるため、従来と同
様に低電圧駆動を可能ならしめ、さらに、イオン衝撃効
果による磨耗に対しても長期間使用を可能ならしめるこ
とができる。

【００２１】また、前記カソード２２がマイクロチップ
２１とカソード電極２０とを一体にして形成されている
ため、製造工程中にマイクロチップ２１がカソード電極
２０から脱落されることがない。

【００２２】前述した構成を有する本実施例のＦＥＤの
製造方法が図２Ａないし図２Ｇに示されている。

【００２３】図２Ａに示すように、後面ガラス基板１の
上面にＳｉなどのような導電膜２０を積層し、この導電
膜２０上にフォトレジスト層１４を塗布する。その後、
フォトマスクＭを介在させて所定部位を露光、エッチン
グしてフォトレジスト層１４をパターニングする。

【００２４】ついで、図２Ｂに示すように、パターンさ
れたフォトレジスト層１４をマスクとして露出された導
電膜２０を所定深さにエッチングして除去する。このと
き、エッチングしない導電膜２０は円柱形状をなす。

【００２５】その後、図２Ｃに示すように、エッチング
した前記空間にＳｉＯ2 からなる絶縁層４を電子ビーム
蒸着器あるいはスパッタ装置を用いて蒸着形成した後、
導電膜２０上に残されているフォトレジスト層１４をリ
フトオフ法により除去する。さらに、図２Ｄおよび図２
Ｅに示すように、円柱状導電膜２０および絶縁層４から
なる上面に新たなフォトレジスト層１５を塗布し、マス
クＭ´を介在して感光し、露出しない部分はエッチング
により除去する。

【００２６】その後、図２Ｆに示すように、水平方向の
エッチングと垂直方向のエッチングとを同一比率（５
０：５０）とする等方性エッチング、ならびに、比率を
相異ならせることができる異方性エッチングなどにより
突出された導電膜２０をエッチングしてマイクロチップ
２１を形成する。このとき、突出していない導電膜２０
はカソード電極を構成することになる。

【００２７】つぎに、図２Ｇに示すように、絶縁層４上
にＭｏ，ＷあるいはＮｂなどにゲート３を蒸着し、フォ
トレジスト層１５をリフトオフ法により除去して一体型
カソード２２を形成する。

【００２８】その後、従来と同様に、前述したように形
成された後面ガラス基板１の上方のカソード２２が配置
されているセルを除いた全面にスペーサ７を形成し、さ
らに、このスペーサ７の上面に、透明導電膜９および蛍
光体１０が塗布された前面ガラス８とを配置した後、こ
れらの構成要素を一体に結合するようによりＦＥＤが完
成される。

【００２９】前述したように、本実施例の製造方法によ
れば、簡単なフォトレジスト法でカソードを形成するこ
とにより、工程の運用に高度の技術を要しないため、製
造工程が簡単である。なお、カソードのマイクロチップ
の高さが一定に形成されるため、マイクロチップに印加
されるゲート電圧が全体において均一になって良好な発
光特性を得ることができる。

【００３０】なお、本発明は、前述した実施例に限定さ
れるものではなく、必要に応じて種々の変形が可能であ
る。

【００３１】

【発明の効果】以上説明したように、本発明のＦＥＤの
製造方法によれば、均一で良好な発光特性を得ることに
できるカソードを簡便で効率的で均一に製造することが
できるという効果を奏することができる。

【００３２】

【図面の簡単な説明】

【００３３】

【図１】本発明の製造方法により製造されたフィールド
エミッションディスプレイの実施例を示す断面図

【００３４】

【図２】ＡないしＧは本発明のフィールドエミッション
ディスプレイの製造方法の実施例の各工程を示す断面図

【００３５】

【図３】一般的なフィールドエミッションディスプレイ
を示す斜視図

【００３６】

【図４】従来のフィールドエミッションディスプレイを
示す断面図

【００３７】

【図５】ＡないしＦは従来のフィールドエミッションデ
ィスプレイの製造方法の各工程を示す断面図

【００３８】

【符号の説明】

１ 後面ガラス基板 ３ ゲート ４ 絶縁層 ７ スペーサ ８ 前面ガラス ９ 透明導電膜 １０ 蛍光体 １４，１５ フォトレジスト層 ２０ 導電膜（カソード電極） ２１ マイクロチップ ２２ カソード

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 透光性絶縁基板上に導電膜およびフォト
   レジスト層を順次形成する段階と、 前記フォトレジスト層を露光現像してマイクロチップが
   形成される部分のみを残して除去する段階と、 前記パターン化されたフォトレジストをマスクとして前
   記導電膜を所定深さほどエッチングして多数の円柱を形
   成する段階と、 前記エッチングにより露出された導電膜部分に絶縁層を
   蒸着し、残されている前記フォトレジストパターンを除
   去する段階と、 前記露出された円柱および絶縁層上に新しいフォトレジ
   スト層を塗布しパターニングして残留フォトレジストの
   パターンが前記露出された円柱よりも小さくなるように
   フォトレジストパターンを形成する段階と、 前記パターン化されたフォトレジストをマスクとして前
   記円柱を選択的等方性エッチングあるいは異方性エッチ
   ングして先端が鋭いマイクロチップを形成する段階と、 前記絶縁層上にゲート層を蒸着し、残されているフォト
   レジストを除去する段階と、 により構成したことを特徴とするフィールドエミッショ
   ンディスプレイの製造方法。