JP2723309B2 - マスクプログラムｒｏｍ - Google Patents
マスクプログラムｒｏｍInfo
- Publication number
- JP2723309B2 JP2723309B2 JP25466789A JP25466789A JP2723309B2 JP 2723309 B2 JP2723309 B2 JP 2723309B2 JP 25466789 A JP25466789 A JP 25466789A JP 25466789 A JP25466789 A JP 25466789A JP 2723309 B2 JP2723309 B2 JP 2723309B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- type
- data
- mask
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は記憶セルにMOSトランジスタを用いたナンド
型のマスクプログラムROM（Read Only Memory）に関す
るものである。
型のマスクプログラムROM（Read Only Memory）に関す
るものである。
（従来の技術） マスクプログラムROMは、ウエハ製造工程の途中でマ
スクを用いて情報が書き込まれるものであり、メモリセ
ルアレイの回路構成によってノア型とナンド型とに分類
される。上記ノア型は高速動作に適しているが、チップ
サイズが大きくなってしまうという短所がある。一方、
ナンド型はチップサイズが比較的小さくて済むという長
所があり、メモリ容量がメガビット級になるにつれて歩
留り、コストの関係上、チップサイズを小さくする必要
性が高まることから上記ナンド型の採用が多くなる。
スクを用いて情報が書き込まれるものであり、メモリセ
ルアレイの回路構成によってノア型とナンド型とに分類
される。上記ノア型は高速動作に適しているが、チップ
サイズが大きくなってしまうという短所がある。一方、
ナンド型はチップサイズが比較的小さくて済むという長
所があり、メモリ容量がメガビット級になるにつれて歩
留り、コストの関係上、チップサイズを小さくする必要
性が高まることから上記ナンド型の採用が多くなる。
この種の従来のナンド型ROMのメモリセルアレイの一
部について、チップ上の平面パターンおよび回路を第３
図（ａ）および（ｂ）に示す。第３図（ａ）および
（ｂ）において、２列のトランジスタ列の間に共通に１
本のビット線BLを設け、各トランジスタ列のナンド束
（トランジスタT1〜Tn）選択用トランジスタとして、１
個のエンハンスメント型（Ｅ型）トランジスタTsと１個
のディプレッション型（Ｄ型）のトランジスタTs′とを
直列接続し、各ナンド束に２本の選択用ワード線WLs、W
Ls′を接続している。この場合、ビット線BLの両側のト
ランジスタ列における各ナンド束の選択用トランジスタ
は、互いに対応するトランジスタの種類（上記Ｅ型とＤ
型）が異なるように設けられている。従って、ある記憶
セルを選択してそのデータを読み出す場合、この記憶セ
ルが属するナンド束における２個のナンド選択用トラン
ジスタのうち、Ｄ型トランジスタTs′に対応するワード
線WLs′を接地電位、Ｅ型トランジスタTsに対応するワ
ード線WLsを電源電位Vcc（例えば5V）にし、メモリセル
トランジスタT1〜Tnのうちの非選択なものに各対応する
ワード線WL…を電源電位Vccにし、選択されるメモリセ
ルトランジスタのゲート電極のワード線WLを接地電位に
する。すると、上記選択されたナンド束の選択されたセ
ルトランジスタ（例えばT1）のオンまたはオフ状態に応
じたデータがビット線BLに現われる。
部について、チップ上の平面パターンおよび回路を第３
図（ａ）および（ｂ）に示す。第３図（ａ）および
（ｂ）において、２列のトランジスタ列の間に共通に１
本のビット線BLを設け、各トランジスタ列のナンド束
（トランジスタT1〜Tn）選択用トランジスタとして、１
個のエンハンスメント型（Ｅ型）トランジスタTsと１個
のディプレッション型（Ｄ型）のトランジスタTs′とを
直列接続し、各ナンド束に２本の選択用ワード線WLs、W
Ls′を接続している。この場合、ビット線BLの両側のト
ランジスタ列における各ナンド束の選択用トランジスタ
は、互いに対応するトランジスタの種類（上記Ｅ型とＤ
型）が異なるように設けられている。従って、ある記憶
セルを選択してそのデータを読み出す場合、この記憶セ
ルが属するナンド束における２個のナンド選択用トラン
ジスタのうち、Ｄ型トランジスタTs′に対応するワード
線WLs′を接地電位、Ｅ型トランジスタTsに対応するワ
ード線WLsを電源電位Vcc（例えば5V）にし、メモリセル
トランジスタT1〜Tnのうちの非選択なものに各対応する
ワード線WL…を電源電位Vccにし、選択されるメモリセ
ルトランジスタのゲート電極のワード線WLを接地電位に
する。すると、上記選択されたナンド束の選択されたセ
ルトランジスタ（例えばT1）のオンまたはオフ状態に応
じたデータがビット線BLに現われる。
メモリセルトランジスタは、記憶情報が“0"または
“1"に対応したＤ型またはＥ型のトランジスタで作られ
ているため、ゲートに電源電位Vccが付加される非選択
のセルトランジスタはすべてオンするが、ゲートに接地
電位が付加される選択されたセルトランジスタがＥ型で
あればオフし、Ｄ型ならばオンする。このようなオン、
オフでデータを読みだす。
“1"に対応したＤ型またはＥ型のトランジスタで作られ
ているため、ゲートに電源電位Vccが付加される非選択
のセルトランジスタはすべてオンするが、ゲートに接地
電位が付加される選択されたセルトランジスタがＥ型で
あればオフし、Ｄ型ならばオンする。このようなオン、
オフでデータを読みだす。
上記選択されたナンド束に対応する隣りのトランジス
タ列のナンド束は、２個のナンド選択用トランジスタ列
のうちのＥ型トランジスタがオフになるので、このナン
ド束から上記ビット線BLにデータが読み出されることは
ない。
タ列のナンド束は、２個のナンド選択用トランジスタ列
のうちのＥ型トランジスタがオフになるので、このナン
ド束から上記ビット線BLにデータが読み出されることは
ない。
なお、第３図（ａ）に示すパターンにおいて、32はビ
ット線BLとナンド束トランジスタ列の一端とのコンタク
ト部であり、斜線部分はＤ型トランジスタTs′のゲー
ト，チャネル領域を示している。
ット線BLとナンド束トランジスタ列の一端とのコンタク
ト部であり、斜線部分はＤ型トランジスタTs′のゲー
ト，チャネル領域を示している。
上記第３図（ａ），（ｂ）の構成においては、２列の
トランジスタ列に対して１本のビット線を設けるので、
ビット線の本数が少なくなり、ビット線配線幅方向のチ
ップサイズが縮小する。このため現在最も普及してい
る。
トランジスタ列に対して１本のビット線を設けるので、
ビット線の本数が少なくなり、ビット線配線幅方向のチ
ップサイズが縮小する。このため現在最も普及してい
る。
このようなマスクプログラムROMを製造する場合は、
まずすべてのメモリセルをＥ型につくっておく。そし
て、Ｄ型にするトランジスタのチップ上の場所の座標値
を電子計算機に入力して変換処理する。その後、この変
換処理されたデータに基づいて、Ｄ型にするトランジス
タへのイオン注入情報をガラスマスクに書き込む。そし
てこのガラスマスクを用いて選択的にＤ型トランジスタ
をつくり、バイナリデータを書き込んでいる。
まずすべてのメモリセルをＥ型につくっておく。そし
て、Ｄ型にするトランジスタのチップ上の場所の座標値
を電子計算機に入力して変換処理する。その後、この変
換処理されたデータに基づいて、Ｄ型にするトランジス
タへのイオン注入情報をガラスマスクに書き込む。そし
てこのガラスマスクを用いて選択的にＤ型トランジスタ
をつくり、バイナリデータを書き込んでいる。
（発明が解決しようとする課題） このため、記憶容量の増大とともに、電子計算機へ入
力するＤ型トランジスタのチップ上の座標値データも増
大し、電子計算機の処理時間が長くなるとともに、電子
計算機を使用する費用も大きくなり、１つのガラスマス
クを作るための、全体のコストにおける電子計算機の使
用料が大きな割合を占めるようになってきている。従っ
て、メモリ容量の増大に伴って、ユーザの負担するガラ
スマスクの製作費用が大きくなるばかりでなく、電子計
算機の処理時間が増加することによりユーザが発生して
からマスクROMを受取るまでの時間も長くなることにな
る。
力するＤ型トランジスタのチップ上の座標値データも増
大し、電子計算機の処理時間が長くなるとともに、電子
計算機を使用する費用も大きくなり、１つのガラスマス
クを作るための、全体のコストにおける電子計算機の使
用料が大きな割合を占めるようになってきている。従っ
て、メモリ容量の増大に伴って、ユーザの負担するガラ
スマスクの製作費用が大きくなるばかりでなく、電子計
算機の処理時間が増加することによりユーザが発生して
からマスクROMを受取るまでの時間も長くなることにな
る。
一方、マスクROMにおいては、記憶容量のすべてにデ
ータを書き込む場合もあるが、データの書き込みを行な
わない未使用なメモリ領域が存在するものもあり、記憶
容量の大容量化に伴い、使用しないメモリ領域が増大す
る傾向になる。例えば、16MビットのマスクROMにおい
て、15Mビット領域を使用し、1Mビット分は未使用で残
すような場合である。
ータを書き込む場合もあるが、データの書き込みを行な
わない未使用なメモリ領域が存在するものもあり、記憶
容量の大容量化に伴い、使用しないメモリ領域が増大す
る傾向になる。例えば、16MビットのマスクROMにおい
て、15Mビット領域を使用し、1Mビット分は未使用で残
すような場合である。
このような未使用な領域のメモリセルのデータは、す
べて“1"か、あるいはすべて“0"に設定されるが、“1"
にするか“0"にするかはユーザが決定していた。このた
めルーザによっては未使用領域をすべてＤ型トランジス
タにする必要があり、この場合ガラスマスクの製造コス
トと、製造時間が最もかかることになる。
べて“1"か、あるいはすべて“0"に設定されるが、“1"
にするか“0"にするかはユーザが決定していた。このた
めルーザによっては未使用領域をすべてＤ型トランジス
タにする必要があり、この場合ガラスマスクの製造コス
トと、製造時間が最もかかることになる。
また、マスクROMの製造メーカは、製品検査時に使用
領域ばかりでなく、未使用領域をも検査し、この未使用
領域のデータがすべて“1"なのか“0"なのかを検査し、
１ビットでも違ったデータがあれば不良品として捨てて
いた。このため未使用領域であるにもかかわらず、製品
の歩留り低下の原因の１つになっていた。
領域ばかりでなく、未使用領域をも検査し、この未使用
領域のデータがすべて“1"なのか“0"なのかを検査し、
１ビットでも違ったデータがあれば不良品として捨てて
いた。このため未使用領域であるにもかかわらず、製品
の歩留り低下の原因の１つになっていた。
本発明は上記事情を考慮してなされたものであって、
ガラスマスクの製造コストを低下させるとともにターン
アラウドタイム（プログラムデータを指定してから製品
納入までの時間）を短くすることのできるマスクプログ
ラムROMを提供することを目的とする。また、本発明
は、製品の歩留りを向上させるとともに、安価なマスク
プログラムROMを提供することを目的とする。
ガラスマスクの製造コストを低下させるとともにターン
アラウドタイム（プログラムデータを指定してから製品
納入までの時間）を短くすることのできるマスクプログ
ラムROMを提供することを目的とする。また、本発明
は、製品の歩留りを向上させるとともに、安価なマスク
プログラムROMを提供することを目的とする。
（課題を解決するための手段） 第１の発明は、ガラスマスクにパターン化することに
よりプログラムされたデータに基づいて製造段階でバイ
ナリデータを記憶するメモリセルを有するマスクプログ
ラムROMにおいて、メモリセルに未使用領域が有る場
合、ガラスマスクにプログラムされたデータのうちガラ
スマスクのパターン化されないデータに、未使用領域に
設定されるバイナリデータの“0"あるいは“1"を対応さ
せる手段を備えたことを特徴とする。
よりプログラムされたデータに基づいて製造段階でバイ
ナリデータを記憶するメモリセルを有するマスクプログ
ラムROMにおいて、メモリセルに未使用領域が有る場
合、ガラスマスクにプログラムされたデータのうちガラ
スマスクのパターン化されないデータに、未使用領域に
設定されるバイナリデータの“0"あるいは“1"を対応さ
せる手段を備えたことを特徴とする。
第２の発明は、選択用トランジスタと、この選択用ト
ランジスタに接続された複数のメモリセルとを有し、前
記選択用トランジスタによって前記複数のメモリセルを
選択するマスクプログラムROMにおいて、前記選択用ト
ランジスタを選択動作を行わないようにプログラムし
て、前記選択用トランジスタによる選択動作を行わない
ようにしたことを特徴とする。
ランジスタに接続された複数のメモリセルとを有し、前
記選択用トランジスタによって前記複数のメモリセルを
選択するマスクプログラムROMにおいて、前記選択用ト
ランジスタを選択動作を行わないようにプログラムし
て、前記選択用トランジスタによる選択動作を行わない
ようにしたことを特徴とする。
また、第２の発明において選択用トランジスタへのプ
ログラムは、メモリセルへのデータの書き込みと同時に
行っても良い。
ログラムは、メモリセルへのデータの書き込みと同時に
行っても良い。
（作 用） このように構成された第１の発明のマスクプログラム
ROMによれば、メモリセルに未使用領域が有る場合、ガ
ラスマスクにプログラムされたデータのうちガラスマス
ク上のパターン化されないデータに、未使用領域に設定
されるバイナリデータを対応させる。これにより、未使
用領域に対応するガラスマスク上のデータが不要とな
り、計算機の処理時間が短くなってガラスマスクの製造
コストを低下させることができるとともにターンアラウ
ンドタイムを短くすることができる。
ROMによれば、メモリセルに未使用領域が有る場合、ガ
ラスマスクにプログラムされたデータのうちガラスマス
ク上のパターン化されないデータに、未使用領域に設定
されるバイナリデータを対応させる。これにより、未使
用領域に対応するガラスマスク上のデータが不要とな
り、計算機の処理時間が短くなってガラスマスクの製造
コストを低下させることができるとともにターンアラウ
ンドタイムを短くすることができる。
この第２の発明で重要なことは、ナンド型のマスクプ
ログラムROMにあるのではなくて、選択用トランジスタ
と、この選択用トランジスタに接続された複数のメモリ
セルトランジスタとを有するような構成をしたものにお
いて、選択用トランジスタ自体をプログラムすることに
よって、この選択用トランジスタが選択されても電流が
流れないようにすること、すなわち非選択状態と等価な
状態になるようにすることが重要であって、選択用トラ
ンジスタを有するようなタイプのノア型のマスクプログ
ラムROMにも適用できるのはいうまでもない。すなわち
この第２の発明の特徴は、選択用トランジスタ自体をプ
ログラムして、選択用トランジスタに接続されるメモリ
セルが選択されないようにしたことになる。
ログラムROMにあるのではなくて、選択用トランジスタ
と、この選択用トランジスタに接続された複数のメモリ
セルトランジスタとを有するような構成をしたものにお
いて、選択用トランジスタ自体をプログラムすることに
よって、この選択用トランジスタが選択されても電流が
流れないようにすること、すなわち非選択状態と等価な
状態になるようにすることが重要であって、選択用トラ
ンジスタを有するようなタイプのノア型のマスクプログ
ラムROMにも適用できるのはいうまでもない。すなわち
この第２の発明の特徴は、選択用トランジスタ自体をプ
ログラムして、選択用トランジスタに接続されるメモリ
セルが選択されないようにしたことになる。
（実施例） 第１図を参照して第１の発明によるマスクプログラム
ROMの一実施例を説明する。
ROMの一実施例を説明する。
この実施例のマスクプログラムROMは従来のマスクプ
ログラムROMにおいて、未使用領域のメモリセルのデー
タの設定値に応じて、未使用領域のメモリセルを構成す
るＥ型トランジスタにバイナリデータの“0"あるいは
“1"を対応させるものである。すなわち未使用領域の、
Ｅ型のトランジスタから構成されるすべてのメモリセル
をユーザの要求によって“0"に設定する場合は、メモリ
セルを構成するＥ型のトランジスタに“0"を対応させ
る。逆に未使用領域の、Ｅ型のトランジスタから構成さ
れるすべてのメモリセルをユーザの要求によって“1"に
設定する場合は、メモリセルを構成するＥ型のトランジ
スタに“1"対応させる。そして、このようにメモリセル
を構成するＥ型のトランジスタを“1"または“0"に対応
すさせるには、例えば第１図に示す回路をセンスアンプ
と出力回路との間に設けることによって行なうことがで
きる。この第１図に示す回路はMOSトランジスタTr1,
Tr2、ナンドゲートNA1、インバータIN、ノアゲートNOR
1,NOR2からなっており、メモリセルを構成するＥ型のト
ランジスタに“0"を対応させる場合はトランジスタTr1
をＤ型にし、メモリセルを構成するＥ型のトランジスタ
に“1"を対応させる場合はトランジスタTr2をＤ型にす
る。こうすることによりセンスアンプからのデータがそ
のまま出力回路へ伝達されるか、又は反転されて伝達さ
れるかが決まることになる。従って、センスアンプが読
み出したメモリセルを構成するＥ型のトランジスタのデ
ータが常に“1"であったとしても、第１図に示す回路の
トランジスタTr1がＤ型、トランジスタTr2がＥ型であれ
ばトランジスタTr1とTr2の中間ノードN1の電位レベルは
“1"となる。そしてこの電位レベルはナンドゲートNA
1、インバータIN、ノアゲートNOR2を経て“0"レベルと
なって出力回路に伝達される。なお、トランジスタTr1
をＥ型、トランジスタTr2をＤ型にすれば、センスアン
プが読み出したＥ型のトランジスタのデータが“1"であ
れば“1"が出力回路に伝達されることになる。
ログラムROMにおいて、未使用領域のメモリセルのデー
タの設定値に応じて、未使用領域のメモリセルを構成す
るＥ型トランジスタにバイナリデータの“0"あるいは
“1"を対応させるものである。すなわち未使用領域の、
Ｅ型のトランジスタから構成されるすべてのメモリセル
をユーザの要求によって“0"に設定する場合は、メモリ
セルを構成するＥ型のトランジスタに“0"を対応させ
る。逆に未使用領域の、Ｅ型のトランジスタから構成さ
れるすべてのメモリセルをユーザの要求によって“1"に
設定する場合は、メモリセルを構成するＥ型のトランジ
スタに“1"対応させる。そして、このようにメモリセル
を構成するＥ型のトランジスタを“1"または“0"に対応
すさせるには、例えば第１図に示す回路をセンスアンプ
と出力回路との間に設けることによって行なうことがで
きる。この第１図に示す回路はMOSトランジスタTr1,
Tr2、ナンドゲートNA1、インバータIN、ノアゲートNOR
1,NOR2からなっており、メモリセルを構成するＥ型のト
ランジスタに“0"を対応させる場合はトランジスタTr1
をＤ型にし、メモリセルを構成するＥ型のトランジスタ
に“1"を対応させる場合はトランジスタTr2をＤ型にす
る。こうすることによりセンスアンプからのデータがそ
のまま出力回路へ伝達されるか、又は反転されて伝達さ
れるかが決まることになる。従って、センスアンプが読
み出したメモリセルを構成するＥ型のトランジスタのデ
ータが常に“1"であったとしても、第１図に示す回路の
トランジスタTr1がＤ型、トランジスタTr2がＥ型であれ
ばトランジスタTr1とTr2の中間ノードN1の電位レベルは
“1"となる。そしてこの電位レベルはナンドゲートNA
1、インバータIN、ノアゲートNOR2を経て“0"レベルと
なって出力回路に伝達される。なお、トランジスタTr1
をＥ型、トランジスタTr2をＤ型にすれば、センスアン
プが読み出したＥ型のトランジスタのデータが“1"であ
れば“1"が出力回路に伝達されることになる。
このようにセンスアンプが検出するメモリセルのデー
タが同じであっても、メモリセルへデータをプログラム
するガラスマスクに第１図に示す回路のトランジスタT
r1,Tr2のいずれかをＤ型とすることをプログラムするだ
けで、メモリセルを構成するＥ型およびＤ型のトランジ
スタにそれぞれ対応するバイナリデータを反転させた
り、又はそのままとすることが可能となる。これによ
り、本実施例のマスクプログラムROMにおいては、未使
用領域に対応するガラスマスク上のデータが不要となる
ため、電子計算機の処理時間が短くなり、ガラスマスク
の製造コストを低下させることができるとともに、ター
ンアラウンドタイムを短縮することができる。
タが同じであっても、メモリセルへデータをプログラム
するガラスマスクに第１図に示す回路のトランジスタT
r1,Tr2のいずれかをＤ型とすることをプログラムするだ
けで、メモリセルを構成するＥ型およびＤ型のトランジ
スタにそれぞれ対応するバイナリデータを反転させた
り、又はそのままとすることが可能となる。これによ
り、本実施例のマスクプログラムROMにおいては、未使
用領域に対応するガラスマスク上のデータが不要となる
ため、電子計算機の処理時間が短くなり、ガラスマスク
の製造コストを低下させることができるとともに、ター
ンアラウンドタイムを短縮することができる。
次に第２の発明によるマスクプログラムROMの一実施
例を第２図を参照して説明する。
例を第２図を参照して説明する。
一般にマスクプログラムROMにおいては、未使用な領
域のメモリセルはすべて同一のデータであるので、特に
ワード線WLにより選択してデータを読み出さなくともよ
い。メモリセルトランジスタT1〜TnがすべてＥ型である
ならば、T1〜Tnを通しての電流経路は存在しない。よっ
て、選択ワード線WLs,WLs′によって選択しないのと等
価な状態になる。このためこの実施例では、未使用な領
域の選択ワード線WLs,WLs′に接続されたトランジスタT
s,Ts′をすべてＥ型とし、トランジスタTs,Ts′による
選択動作を行なわせないようにしている。従って、メモ
リセルトランジスタT1〜Tnのいずれかに不良があり、例
えば基板とのリーク電流により、トランジスタT1〜Tnに
電流経路が存在したとしても、選択用のトランジスタ
Ts,Ts′がオフするため、不良とはならない。
域のメモリセルはすべて同一のデータであるので、特に
ワード線WLにより選択してデータを読み出さなくともよ
い。メモリセルトランジスタT1〜TnがすべてＥ型である
ならば、T1〜Tnを通しての電流経路は存在しない。よっ
て、選択ワード線WLs,WLs′によって選択しないのと等
価な状態になる。このためこの実施例では、未使用な領
域の選択ワード線WLs,WLs′に接続されたトランジスタT
s,Ts′をすべてＥ型とし、トランジスタTs,Ts′による
選択動作を行なわせないようにしている。従って、メモ
リセルトランジスタT1〜Tnのいずれかに不良があり、例
えば基板とのリーク電流により、トランジスタT1〜Tnに
電流経路が存在したとしても、選択用のトランジスタ
Ts,Ts′がオフするため、不良とはならない。
以上述べたように本実施例によれば、製品の歩留りを
向上させることができるとともに製品コストを安価にす
ることができる。
向上させることができるとともに製品コストを安価にす
ることができる。
なお、上記実施例では選択トランジスタTs,Ts′をＥ
型として選択動作をしないようにしたが、これは例えば
コンタクト32を省くようにしてもよい。
型として選択動作をしないようにしたが、これは例えば
コンタクト32を省くようにしてもよい。
しかし、トランジスタTs,Ts′をＥ型に換えるのはメ
モリセルへデータを書き込むのと同一のガラスマスクで
行なえるため、未使用領域の増減によるトランジスタ
Ts,Ts′をＥ型にするものの変更が最も効率がよい。
モリセルへデータを書き込むのと同一のガラスマスクで
行なえるため、未使用領域の増減によるトランジスタ
Ts,Ts′をＥ型にするものの変更が最も効率がよい。
さらに、未使用領域に第２の発明を適用するばかりで
なく、データを書き込む使用領域でも、トランジスタT1
〜TnがすべてＥ型であるものならば、第２の発明を適用
することにより更に歩留りは向上する。
なく、データを書き込む使用領域でも、トランジスタT1
〜TnがすべてＥ型であるものならば、第２の発明を適用
することにより更に歩留りは向上する。
第１の発明によれば、未使用領域に対応するガラスマ
スク上のデータが不要となるため、電子計算機の処理時
間が短くなり、ガラスマスクの製造コストを低下させる
ことができるとともに、ターンアラウンドタイムを短縮
することができる。
スク上のデータが不要となるため、電子計算機の処理時
間が短くなり、ガラスマスクの製造コストを低下させる
ことができるとともに、ターンアラウンドタイムを短縮
することができる。
また、第２の発明によれば、製品の歩留りを向上させ
ることができるとともに製品コストを安価にすることが
できる。
ることができるとともに製品コストを安価にすることが
できる。
第１図は第１の発明によるマスクプログラムROMの一実
施例の作用を説明する回路図、第２図（ａ）および
（ｂ）は第２の発明によるマスクプログラムROMの一実
施例を説明する、メモリセルアレイに関するチップ上の
平面パターンおよび回路図、第３図（ａ）および（ｂ）
は従来のナンド型ROMのメモリセルアレイに関するチッ
プ上の平面パターンおよび回路図である。
施例の作用を説明する回路図、第２図（ａ）および
（ｂ）は第２の発明によるマスクプログラムROMの一実
施例を説明する、メモリセルアレイに関するチップ上の
平面パターンおよび回路図、第３図（ａ）および（ｂ）
は従来のナンド型ROMのメモリセルアレイに関するチッ
プ上の平面パターンおよび回路図である。
Claims (3)
- 【請求項１】ガラスマスクにパターン化することにより
プログラムされたデータに基づいて製造段階でバイナリ
データを記憶するメモリセルを有するマスクプログラム
ROMにおいて、 前記メモリセルに未使用領域が有る場合、前記ガラスマ
スクにプログラムされたデータのうち前記未使用領域に
設定されるバイナリデータの“0"あるいは“1"を前記ガ
ラスマスクのパターン化されないデータに対応させる手
段を備えたことを特徴とするマスクプログラムROM。 - 【請求項２】選択用トランジスタと、この選択用トラン
ジスタに接続された複数のメモリセルとを有し、前記選
択用トランジスタによって前記複数のメモリセルを選択
するマスクプログラムROMにおいて、前記選択用トラン
ジスタを選択動作を行わないようにプログラムして、前
記選択用トランジスタによる選択動作を行わないように
したことを特徴とするマスクプログラムROM。 - 【請求項３】前記選択用トランジスタへのプログラム
は、前記メモリセルへのデータの書き込みと同時に行う
ことを特徴とする請求項２に記載のマスクプログラムRO
M。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25466789A JP2723309B2 (ja) | 1989-09-29 | 1989-09-29 | マスクプログラムｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25466789A JP2723309B2 (ja) | 1989-09-29 | 1989-09-29 | マスクプログラムｒｏｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116971A JPH03116971A (ja) | 1991-05-17 |
| JP2723309B2 true JP2723309B2 (ja) | 1998-03-09 |
Family
ID=17268192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25466789A Expired - Fee Related JP2723309B2 (ja) | 1989-09-29 | 1989-09-29 | マスクプログラムｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723309B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0504357B1 (de) * | 1990-10-17 | 1996-01-24 | ITT Automotive Europe GmbH | Hauptbremszylinder für eine blockiergeschützte, hydraulische bremsanlage |
-
1989
- 1989-09-29 JP JP25466789A patent/JP2723309B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03116971A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545490B2 (ja) | 冗長構成を有する半導体記憶装置 | |
| KR100351596B1 (ko) | 반도체 메모리 | |
| JP3970406B2 (ja) | Ｃｍｏｓ ｓｒａｍ装置 | |
| US5365475A (en) | Semiconductor memory device usable as static type memory and read-only memory and operating method therefor | |
| US5748527A (en) | Nonvolatile memory having transistor redundancy | |
| US5450360A (en) | Flash EEPROM having memory cell arrays supplied respectively with erasing voltage via transfer gates different in current capability from each other | |
| JP3778368B2 (ja) | Ｎａｎｄ形セル構造を有する不揮発性半導体メモリ | |
| US20020012270A1 (en) | Semiconductor memory device for effecting erasing operation in block unit | |
| JP2000022113A (ja) | 半導体記憶装置 | |
| US5581509A (en) | Double-row address decoding and selection circuitry for an electrically erasable and programmable non-volatile memory device with redundancy, particularly for flash EEPROM devices | |
| KR960000345B1 (ko) | Eeprom 및 eeprom 독출 방법 | |
| JP3940513B2 (ja) | 半導体記憶装置 | |
| JPH06215584A (ja) | 不揮発性半導体記憶装置およびこれを用いた記憶システム | |
| US6772273B1 (en) | Block-level read while write method and apparatus | |
| JP2004103161A (ja) | 不揮発性半導体メモリ | |
| US5297088A (en) | Random access memory device with redundant row decoder for controlling a plurality of redundant word lines | |
| JP2000021183A (ja) | 半導体不揮発性メモリ | |
| JPH0793991A (ja) | 半導体記憶装置 | |
| JP2723309B2 (ja) | マスクプログラムｒｏｍ | |
| JP2002133893A (ja) | 半導体記憶装置 | |
| JP2812202B2 (ja) | 半導体記憶装置 | |
| US8199582B2 (en) | NAND-type flash memory and NAND-type flash memory controlling method | |
| JPH06215590A (ja) | フラッシュ消去型不揮発性メモリ | |
| JP2006024342A (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びｉｃカード | |
| JP4950816B2 (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |