JP2722535B2 - トランジスタ増幅器 - Google Patents

トランジスタ増幅器

Info

Publication number
JP2722535B2
JP2722535B2 JP25869788A JP25869788A JP2722535B2 JP 2722535 B2 JP2722535 B2 JP 2722535B2 JP 25869788 A JP25869788 A JP 25869788A JP 25869788 A JP25869788 A JP 25869788A JP 2722535 B2 JP2722535 B2 JP 2722535B2
Authority
JP
Japan
Prior art keywords
transistor
collector
transistors
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25869788A
Other languages
English (en)
Other versions
JPH02105604A (ja
Inventor
雅明 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP25869788A priority Critical patent/JP2722535B2/ja
Publication of JPH02105604A publication Critical patent/JPH02105604A/ja
Application granted granted Critical
Publication of JP2722535B2 publication Critical patent/JP2722535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ増幅器に関し、特に低電圧源
で、広帯域な信号を差動増幅するトランジスタ増幅器に
関する。
〔従来の技術〕
従来の差動増幅器のトランジスタ増幅器を図面を用い
て説明する。
第３図は従来のトランジスタ増幅器の第１の例を示す
回路図である。
この増幅器は、２対のトランジスタQ1とQ2及びQ5とQ
6、定電流源CS1,CS2、ベース接地増幅用トランジスタQ
3,Q4、定電圧源VS、電源Vcc、出力抵抗RL1,RL2を有する
差動増幅回路として構成されており、入力電圧Vi1,Vi2
を差動増幅し、電圧V01,V02として出力する。
トランジスタQ3のコレクタは出力抵抗RL1に、エミッ
タはトランジスタQ1のコレクタに、それぞれ接続されて
いる。トランジスタQ4のコレクタは出力抵抗RL2に、エ
ミッタはトランジスタQ2のコレクタにそれぞれ接続され
ている。トランジスタQ3,Q4のコレクタは信号出力端子V
01,V02にそれぞれ接続され、ベースは定電流源VSを介し
て接地されている。トランジスタQ5,Q6のコレクタはト
ランジスタQ4,Q3のコレクタに、ベースはトランジスタQ
3,Q4のエミッタにそれぞれ接続され、エミッタは定電流
源CS2を介して接地されている。トランジスタQ1,Q2のベ
ースは入力信号端子Vi1,Vi2にそれぞれ接続され、エミ
ッタは定電流源CS1を介して接地されている。
トランジスタQ3,Q4のベースが定電圧源VSにより定電
圧に保たれているので、トランジスタQ1,Q2のコレクタ
電流変化に伴うコレクタ電位の変化が抑圧され、その結
果、トランジスタQ1,Q2のコレクタ・ベース間寄生容量
によるミラー効果が大幅に軽減され、トランジスタQ1,Q
2の差動接続回路の周波数特性の劣化が防止される。
トランジスタQ5,Q6も差動接続されており、出力抵抗R
L2,RL1を流れる電流を差動的に制御する。抵抗RL1を流
れる電流はトランジスタQ1,Q6により制御され、これら
両トランジスタの電流制御動作は互に同相になる。同様
に、抵抗RL2を流れる電流を制御するトランジスタQ2,Q5
の電流制御動作も互に同相になり、トランジスタQ1,Q6
の電流制御動作とは逆相になる。そのため、トランジス
タQ1,Q2の差動接続回路の利得にトランジスタQ5,Q6の差
動接続回路の利得が加わることになる。
トランジスタQ1〜Q6のコレクタ電流を各々I1〜I6とす
ると、 I1≒I3,I2≒I4 ……（１） I5,I6はI1,I2に比例して分割され、 トランジスタQ5,Q6のコレクタは、トランジスタQ3,Q4の
コレクタと相互に接続されているので、I3,I6およびI4,
I5は互いに加え合わされて出力電流の組合せI3＋I6,I4
＋I5になる。
電流利得Ai1は、次式によって与えられる。
（１）式より ここで、I01,I02は定電流源CS1,CS2の電流、ｘは比例定
数である。
（４）式に（５），（６）式を代入すると、 （７）式に示すように、電流利得Ai1は定電流源CS1,CS2
の電流比だけで決められる。
電圧利得Av1は、次式によって与えられる。
出力抵抗をRL1,RL2、ボルツマン定数をＫ、接合部温
度をＴ、電子電荷をｑとして、RL1＝RL2＝RLとおくと、 第３図に示す従来例は、以上説明したように、定電流
源I01,I02の電流比によって電圧利得を高くする為、出
力抵抗RL1,RL2を大きくすることなしに電圧利得を確保
できるので、周波数特性が改善される。しかし、トラン
ジスタQ5,Q6のコレクタ・ベース間寄生容量によるミラ
ー効果のための周波数特性劣化は避けられない。
第４図は従来のトランジスタ増幅器の第２の例を示す
回路図である。
この増幅器は、２対のトランジスタQ1とQ2及びQ5とQ
6、定電流源CS1,CS2、ベース接地増幅用トランジスタQ
3,Q4、定電圧源VS、電源Vcc、出力抵抗RL1,RL2を有する
第３図に示す従来例と同じ差動接続回路にトランジスタ
Q7,Q8を付加して構成されており、入力電圧Vi1,Vi2を差
動増幅し、電圧V01,V02として出力する。
トランジスタQ3のコレクタは出力抵抗RL1に、エミッ
タはトランジスタQ1にコレクタにそれぞれ接続されてい
る。トランジスタQ4のコレクタは出力抵抗RL2に、エミ
ッタはトランジスタQ2のコレクタにそれぞれ接続されて
いる。トランジスタQ3,Q4,Q7,Q8のベースは定電圧源VS
を介して接地されている。トランジスタQ3,Q4のコレク
タは信号出力端子V01,V02にそれぞれ接続されている。
トランジスタQ5,Q6のコレクタをQ7,Q8のエミッタに、ベ
ースはトランジスタQ3,Q4のエミッタにそれぞれ接続さ
れ、エミッタは定電流源CS2を介して接続されている。
トランジスタQ1,Q2のベースは入力信号端子Vi1,Vi2に、
エミッタは定電流源CS1を介して接続されている。トラ
ンジスタQ7,Q8のコレクタは、Q4,Q3のコレクタにそれぞ
れ接続されている。
トランジスタQ3,Q4,Q7,Q8のベースが定電圧源VSによ
り定電位に保たれているので、トランジスタQ1,Q2,Q5,Q
6のコレクタ電流変化に伴うコレクタ電位の変化が抑圧
され、その結果、トランジスタQ1,Q2,Q5,Q6のコレクタ
・ベース間寄生容量によるミラー効果が大幅に軽減さ
れ、トランジスタQ1とQ2の差動接続回路とトランジスタ
Q5とQ6の差動接続回路との周波数特性の劣化が防止され
る。
出力抵抗RL1を流れる電流はトランジスタQ1,Q6により
制御され、これら両トランジスタの電流制御動作は互い
に同相になる。同様に、出力抵抗RL2を流れる電流を制
御するトランジスタQ2,Q5の電流制御動作も互に同相に
なり、トランジスタQ1,Q6の電流制御動作とは逆相にな
る。そのため、トランジスタQ1とQ2の差動接続回路の利
得にトランジスタQ5とQ6の差動接続回路の利得が加わる
ことになる。電圧利得は第１の従来例に示す式（８）と
同様の式で得られる。
第４図に示す従来例は、以上説明したように、定電流
源I01,I02の電流比によって電圧利得を高くする為、出
力抵抗RL1,RL2を大きくすることなしに電圧利得を確保
でき、トランジスタQ5,Q6のコレクタ・ベース間容量に
よるミラー効果が大幅に軽減されて第３図に示す従来例
よりさらに周波数特性が良好になる。
第５図は従来のトランジスタ増幅器の第３の例を示す
回路図である。
この増幅器は、トランジスタQ1〜Q8、定電流源CS1〜C
S3バイアス用ダイオードD1〜D6、バイアス用抵抗Ｒ、ト
ランジスタQ7〜Q10と定電流源CS3とバイアス用ダイオー
ドD3〜D6とから成る利得電流セルCGC1、利得電流セルCG
C1と同様のｎ段目の利得電流セルCGCn、電源Vcc、出力
抵抗RL1,RL2を有する差動増幅回路として構成されてお
り、入力電圧Vi1,Vi2を差動増幅し、電圧V01,V02として
出力する。
トランジスタQ1,Q2のベースは信号入力端子Vi1,V
i2に、コレクタはトランジスタQ3,Q4のエミッタにそれ
ぞれ接続され、エミッタは定電流源CS1を介して接地さ
れている。トランジスタQ5,Q6のコレクタはトランジス
タQ4,Q3のコレクタに、ベースはトランジスタQ3,Q4のエ
ミッタにそれぞれ接続され、エミッタは定電流源CS2を
介して接地されている。トランジスタQ3,Q4のベース
は、抵抗Ｒ、ダイオードD1,D2により定電位に保たれて
いる。トランジスタQ9,Q10のコレクタはトランジスタQ
8,Q7のコレクタに、ベースはトランジスタQ7,Q8のエミ
ッタにそれぞれ接続され、エミッタは定電流源CS3を介
して接地されている。トランジスタQ7,Q8のエミッタは
トランジスタQ3,Q4のコレクタにそれぞれ接続され、ベ
ースはダイオードD3〜D6により定電位に保たれている。
上記トランジスタQ7〜Q10、定電流源CS3、バイアス用
ダイオードD3〜D6から構成される利得電流セルCGC1と同
様の電流利得セルがｎ段カスケード接続され、ｎ段目の
電流利得セルCGCnの出力に出力抵抗RL1,RL2と信号出力
端子V01,V02とをそれぞれ接続されている。
第５図に示す第３の従来例における電流利得Ai2電圧
利得Av2は次式によって与えられる。
従って、電流利得セルCGC1と同様の電流利得セルを複数
段カスケード接続することによって、第１および第２の
従来例よりさらに電圧利得が高くなるので第１および第
２の従来例と同様の利得を得る場合に出力抵抗RL1,RL2
を小さく設定でき、良好な周波数特性が得られる。
しかし、このトランジスタ増幅器は、電流利得セルの
段数が増加するのに伴ない、電流利得セルのバイアス電
圧が上昇し、バイアス用のダイオード数が増加するとい
う問題がある。
〔発明が解決しようとする課題〕
上述した従来のトランジスタ増幅器は、第５図に示す
第３の実施例のように、電流利得セルが複数段カスケー
ド接続されているので、バイアス電圧が高くなり、従っ
て電源電圧Vccが高くなって、バイアス用ダイオード数
が増加するという欠点がある。
〔課題を解決するための手段〕
本発明のトランジスタ増幅器は、 （Ａ）第１のトランジスタのエミッタおよび第２のトラ
ンジスタのエミッタを直接第１の定電流源に、前記第１
のトランジスタのベースを第１の信号入力端子に、前記
第２のトランジスタのベースを第２の信号入力端子にそ
れぞれ接続した第１の差動接続回路、 （Ｂ）エミッタを前記第１のトランジスタのコレクタに
接続し、コレクタを第１の信号出力端子に接続し、ベー
スを定電位に保った第３のトランジスタ、 （Ｃ）前記第３のトランジスタのコレクタに接続した第
１の電圧降下素子、 （Ｄ）エミッタを前記第２のトランジスタのコレクタに
接続し、コレクタを第２の信号出力端子に接続し、ベー
スを定電位に保った第４のトランジスタ、 （Ｅ）前記第４のトランジスタのコレクタに接続した第
２の電圧降下素子、 （Ｆ）それぞれのエミッタを直接第２の定電流源に接続
した第５および第６のトランジスタを備え、前記第５の
トランジスタのベースを前記第３のトランジスタのエミ
ッタに接続し、前記第６のトランジスタのベースを前記
第４のトランジスタのエミッタに接続した第２の差動接
続回路、 （Ｇ）エミッタを前記第５のトランジスタのコレクタに
接続し、コレクタを前記第４のトランジスタのコレクタ
に接続し、ベースを定電位に保った第７のトランジス
タ、 （Ｈ）エミッタを第６のトランジスタのコレクタに接続
し、コレクタを前記第３のトランジスタのコレクタに接
続し、ベースを定電位に保った第８のトランジスタ、 （Ｉ）それぞれのエミッタを直接第３の定電流源に接続
した第９および第10のトランジスタを備え、前記第９の
トランジスタのベースを前記第７のトランジスタのエミ
ッタに接続し、前記第10のトランジスタのベースを前記
第８のトランジスタのエミッタに接続した第３の差動接
続回路と、 エミッタを前記第９のトランジスタのコレクタに接続
し、コレクタを前記第８のトランジスタのコレクタに接
続し、ベースを定電位に保った第11のトランジスタと、 エミッタを前記第10のトランジスタのコレクタに接続
し、コレクタを前記第７のトランジスタのコレクタに接
続し、ベースを定電位に保った第12のトランジスタとで
構成される電流利得セルを複数段カスケード接続して成
る電流利得セル群、 を備えて構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、トランジスタQ1〜Q12、定電流源CS1〜
CS3、定電圧源VS、トランジスタQ9〜Q12と定電流源CS3
とから成る利得電流セルCGC1、利得電流セルCGC1と同様
のｎ段目の利得電流セルCGCn、電源Vcc、出力抵抗RL1,R
L2を有する差動増幅回路として構成されており、入力電
圧Vi1,Vi2を差動増幅し、電圧V01,V02として出力する。
トランジスタQ1,Q2のベースは、信号入力端子Vi1,Vi2
に、コレクタはトランジスタQ3,Q4のエミッタにそれぞ
れ接続され、エミッタは定電流源CS1を介して接地され
ている。
トランジスタQ5,Q6のコレクタはトランジスタQ7,Q8の
エミッタに、ベースはトランジスタQ3,Q4のエミッタに
それぞれ接続され、エミッタは定電流源CS2を介して接
地されている。
トランジスタQ9,Q10のコレクタはトランジスタQ11,Q1
2のエミッタに、ベースはQ5,Q6のコレクタにそれぞれ接
続され、エミッタは定電流源CS3を介して接地されてい
る。
トランジスタQ3,Q4,Q7,Q8,Q11,Q12のベースは定電圧
源VSを介して接地されている。トランジスタQ7,Q8のコ
レクタは、トランジスタQ4,Q3のコレクタにそれぞれ接
続されている。トランジスタQ11,Q12のコレクタは、ト
ランジスタQ3,Q4のコレクタにそれぞれ接続されてい
る。
トランジスタQ3,Q4のコレクタは、出力抵抗RL1,RL2と
信号出力端子V01,V02とにそれぞれ接続されている。
トランジスタQ9〜Q12、定電流源CS3から構成される利
得電流セルCGC1と同様の利得電流セルをｎ段カスケード
接続されている。
トランジスタQ3,Q4,Q7,Q8,Q11,Q12のベースが定電圧
源VSにより定電位に保たれているので、トランジスタQ
1,Q2,Q5,Q6,Q9,Q10……のコレクタ電流変化に伴うコレ
クタ電位の変化が抑圧され、その結果、トランジスタQ
1,Q2,Q5,Q6,Q9,Q10……のコレクタ・ベース間寄生容量
によるミラー効果が大幅に軽減され、トランジスタQ1と
Q2,Q5とQ6,Q9とQ10,…の差動接続回路の周波数特性の劣
化が防止される。
出力抵抗RL1を流れる電流はトランジスタQ2,Q6,Q9…
により制御され、これら両トランジスタの電流制御動作
は互いに同相になる。
同様に、出力抵抗RL2を流れる電流を制御するトラン
ジスタQ1,Q5,Q10…の電流制御動作も互いに同相にな
り、トランジスタQ1,Q6,Q9…の電流制御動作とは逆相に
なる。そのため、トランジスタQ1とQ2の差動接続回路の
利得にトランジスタQ5とQ6,Q9とQ10,…の差動接続回路
の利得が加わることになる。
電圧利得と電流利得は、第３の実施例に示す式
（９），（10）で与えられる。従って、電流利得セルCG
C1と同様の電流利得セルを複数段カスケード接続するこ
とによって第３の従来例と同様の電圧利得が得られるの
で、第1,第２の従来例と同様の利得を得る場合に、出力
抵抗RL1,RL2を小さく設定でき、良好な周波数特性が得
られる。
また、本発明のトランジスタ増幅器は電流利得セルの
段数が増加しても、電流利得セルのバイアス電位が第１
および第２の従来例と同様の定電圧源VSでバイアスされ
るので、電源電圧Vccは上昇しない。
第２図は本発明の第２の実施例を示す回路図である。
この実施例は、第１図に示す第１の実施例のトランジ
スタQ1のエミッタと定電流源CS1との間に抵抗RE1を接続
し、トランジスタQ2のエミッタと定電流源CS1との間に
抵抗RE2を接続したものである。それ以外は第１の実施
例と同じである。
抵抗RE1,RE2は、入力信号電圧Vi1,Vi2の電流信号への
線形変換を行ない、出力抵抗RL1,RL2で出力電流信号を
出力信号電圧V01,V02に変換する。
第１図に示す第１の実施例における電圧利得Av3は次
式によって与えられる。
RE1＝RE2＝REとおくと 第１図に示す第１の実施例と同様に、トランジスタQ
1,Q2,Q5,Q6,Q9,Q10…のコレクタ・ベース間寄生容量に
よるミラー効果が大幅に軽減され、周波数特性の劣化が
防止されて、電流利得セルの段数が増加しても、電流利
得セルのバイアス電圧が定電圧源VSでバイアスされるの
で、Vccは上昇しない。
〔発明の効果〕
以上詳細に説明したように、本発明によれば定電流源 の電流比によって電圧利得を上げることができるので出
力抵抗RL1,RL2を大きくすることなしに電圧利得を上げ
ることができて、トランジスタQ1,Q2,Q5,Q6,Q9,Q10…の
コレクタ・ベース間寄生容量によるミラー効果の軽減に
より周波数特性の劣化が防止され、かつ電圧利得セルの
段数が増加しても電流利得セルのバイアス電圧が定電圧
源VSでバイアスされているので低電圧で動作し、バイア
ス回路を簡単にできるという効果が得られる。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は従来のト
ランジスタ増幅器の第１の例を示す回路図、第４図は従
来のトランジスタ増幅器の第２の例を示す回路図、第５
図は従来のトランジスタ増幅器の第３の例を示す回路図
である。 AGC1,AGCn……電流利得セル、CS1〜CS3……定電流源、D
1〜D6……ダイオード、Q1〜Q12……トランジスタ、R,RE
1,RE2,RL1,RL2……抵抗、Vcc……電源端子、Vi1,Vi2…
…信号入力端子、V01,V02……信号出力端子、VS……定
電流源。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】（Ａ）第１のトランジスタのエミッタと第
    ２のトランジスタのエミッタとを第１の定電流源に、前
    記第１のトランジスタのベースを第１の信号入力端子
    に、前記第２のトランジスタのベースを第２の信号入力
    端子にそれぞれ接続した第１の差動接続回路、 （Ｂ）エミッタを前記第１のトランジスタのコレクタに
    接続し、コレクタを第１の信号出力端子に接続し、ベー
    スを定電位に保った第３のトランジスタ、 （Ｃ）前記第３のトランジスタのコレクタに接続した第
    １の電圧降下素子、 （Ｄ）エミッタを前記第２のトランジスタのコレクタに
    接続し、コレクタを第２の信号出力端子に接続し、ベー
    スを定電位に保った第４のトランジスタ、 （Ｅ）前記第４のトランジスタのコレクタに接続した第
    ２の電圧降下素子、 （Ｆ）それぞれのエミッタを直接第２の定電流源に接続
    した第５および第６のトランジスタを備え、前記第５の
    トランジスタのベースを前記第３のトランジスタのエミ
    ッタに接続し、前記第６のトランジスタのベースを前記
    第４のトランジスタのエミッタに接続した第２の差動接
    続回路、 （Ｇ）エミッタを前記第５のトランジスタのコレクタに
    接続し、コレクタを前記第４のトランジスタのコレクタ
    に接続し、ベースを定電位に保った第７のトランジス
    タ、 （Ｈ）エミッタを第６のトランジスタのコレクタに接続
    し、コレクタを前記第３のトランジスタのコレクタに接
    続し、ベースを定電位に保った第８のトランジスタ、 （Ｉ）それぞれのエミッタを直接第３の定電流源に接続
    した第９および第10のトランジスタを備え、前記第９の
    トランジスタのベースを前記第７のトランジスタのエミ
    ッタに接続し、前記第10のトランジスタのベースを前記
    第８のトランジスタのエミッタに接続した第３の差動接
    続回路と、 エミッタを前記第９のトランジスタのコレクタに接続
    し、コレクタを前記第８のトランジスタのコレクタに接
    続し、ベースを定電位に保った第11のトランジスタと、 エミッタを前記第10のトランジスタのコレクタに接続
    し、コレクタを前記第７のトランジスタのコレクタに接
    続し、ベースを定電位に保った第12のトランジスタとで
    構成される電流利得セルを複数段カスケード接続して成
    る電流利得セル群、 を備えていることを特徴とするトランジスタ増幅器。
JP25869788A 1988-10-13 1988-10-13 トランジスタ増幅器 Expired - Fee Related JP2722535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25869788A JP2722535B2 (ja) 1988-10-13 1988-10-13 トランジスタ増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25869788A JP2722535B2 (ja) 1988-10-13 1988-10-13 トランジスタ増幅器

Publications (2)

Publication Number Publication Date
JPH02105604A JPH02105604A (ja) 1990-04-18
JP2722535B2 true JP2722535B2 (ja) 1998-03-04

Family

ID=17323841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25869788A Expired - Fee Related JP2722535B2 (ja) 1988-10-13 1988-10-13 トランジスタ増幅器

Country Status (1)

Country Link
JP (1) JP2722535B2 (ja)

Also Published As

Publication number Publication date
JPH02105604A (ja) 1990-04-18

Similar Documents

Publication Publication Date Title
US3936725A (en) Current mirrors
EP0004099B1 (en) Electrically variable impedance circuit
JPS6119170B2 (ja)
US3868583A (en) High-performance solid-state amplifier system
JPH098569A (ja) 差動増幅回路
JPH09116350A (ja) Ｏｔａ及びマルチプライヤ
US5132640A (en) Differential current amplifier circuit
US4187472A (en) Amplifier employing matched transistors to provide linear current feedback
NL8004844A (nl) Thermisch gecompenseerde verschilversterker met variabele versterking.
JP2722535B2 (ja) トランジスタ増幅器
JPS5857814A (ja) 電子インピ−ダンス装置
US3611171A (en) Integrated circuit video amplifier
US4529946A (en) Differential amplifier circuit
EP3713082B1 (en) Amplification circuit
JP3106584B2 (ja) 掛算回路
JP2504075B2 (ja) トランジスタ増幅器
JPS62173807A (ja) 定電流源バイアス回路
US4284945A (en) Current dividers using emitter-coupled transistor pairs
JP2600339B2 (ja) 利得制御回路
JP2703953B2 (ja) 電流増幅回路
JP3313546B2 (ja) 低電圧ミキサ回路
JP2797322B2 (ja) 増幅器
JP2614272B2 (ja) フィルター回路
JPH0533563B2 (ja)
JP2001156564A (ja) 可変利得増幅回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees