JP3313546B2 - 低電圧ミキサ回路 - Google Patents
低電圧ミキサ回路Info
- Publication number
- JP3313546B2 JP3313546B2 JP21041195A JP21041195A JP3313546B2 JP 3313546 B2 JP3313546 B2 JP 3313546B2 JP 21041195 A JP21041195 A JP 21041195A JP 21041195 A JP21041195 A JP 21041195A JP 3313546 B2 JP3313546 B2 JP 3313546B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- emitter
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は携帯電話などの電池駆動
の装置に適用できる、２Ｖ以下の低電圧で動作するミキ
サ回路に関する。
の装置に適用できる、２Ｖ以下の低電圧で動作するミキ
サ回路に関する。
【０００２】
【従来の技術】一般的なミキサ回路であるギルバートセ
ル型ミキサ回路の改良で、低電圧動作対応の回路方式が
電子情報通信学会集積回路研究会ＩＣＤ９４−６１「低
電圧動作２ＧＨｚ帯Ｓｉバイポーラ直交変調器」で報告
されており、それを図10に示す。 トランジスタＱ1、
Ｑ2および抵抗Ｒ0から成る差動対、直流バイアスＶBBを
持つトランジスタＱ3と抵抗ＲB1から成る定電流源、ト
ランジスタＱ4と抵抗ＲB2から成る定電流源、負荷抵抗
Ｒ1、Ｒ2とで構成される第１の差動増幅回路10-0におい
て、第１の差動電圧入力（Ｖ1+，Ｖ1-）は抵抗比Ｒ1／
Ｒ0で増幅され、負荷抵抗に差動電圧出力として現れ
る。ここで、説明を簡単化するため、トランジスタＱ
2、Ｑ1への入力Ｖ1+、Ｖ1-をそれぞれΔｖ1／２、−Δ
ｖ1／２、それらに対応する負荷抵抗Ｒ1、Ｒ2での出力
をΔｖx／２、−Δｖx／２として、以降シングルエンド
で説明する。出力Δｖx／２はエミッタホロワを成すト
ランジスタＱ5に入力され、そのエミッタに接続される
ベースとコレクタが短絡されたトランジスタＱ7と抵抗
ＲB3から成る電圧電流変換回路10-1で電流出力に変換さ
れ、さらにトランジスタＱ9と抵抗Ｒ3からなるカレント
ミラー電流回路10-2により、抵抗比Ｒ3／ＲB3で電流増
幅され、トランジスタＱ9のコレクタに電流出力Δｉo／
２として現れる。同様に、出力−Δｖx／２に対しても
トランジスタＱ6から成るエミッタホロワ、トランジス
タＱ8と抵抗ＲB4から成る電圧電流変換回路10-3、トラ
ンジスタＱ10と抵抗Ｒ4からなるカレントミラー電流回
路10-4により変換増幅され、トランジスタＱ10のコレク
タに電流出力−Δｉo／２として現れる。第１の差動電
圧入力Δｖ1と第１の差動電流出力Δｉoの関係は（数
１）のようになる。
ル型ミキサ回路の改良で、低電圧動作対応の回路方式が
電子情報通信学会集積回路研究会ＩＣＤ９４−６１「低
電圧動作２ＧＨｚ帯Ｓｉバイポーラ直交変調器」で報告
されており、それを図10に示す。 トランジスタＱ1、
Ｑ2および抵抗Ｒ0から成る差動対、直流バイアスＶBBを
持つトランジスタＱ3と抵抗ＲB1から成る定電流源、ト
ランジスタＱ4と抵抗ＲB2から成る定電流源、負荷抵抗
Ｒ1、Ｒ2とで構成される第１の差動増幅回路10-0におい
て、第１の差動電圧入力（Ｖ1+，Ｖ1-）は抵抗比Ｒ1／
Ｒ0で増幅され、負荷抵抗に差動電圧出力として現れ
る。ここで、説明を簡単化するため、トランジスタＱ
2、Ｑ1への入力Ｖ1+、Ｖ1-をそれぞれΔｖ1／２、−Δ
ｖ1／２、それらに対応する負荷抵抗Ｒ1、Ｒ2での出力
をΔｖx／２、−Δｖx／２として、以降シングルエンド
で説明する。出力Δｖx／２はエミッタホロワを成すト
ランジスタＱ5に入力され、そのエミッタに接続される
ベースとコレクタが短絡されたトランジスタＱ7と抵抗
ＲB3から成る電圧電流変換回路10-1で電流出力に変換さ
れ、さらにトランジスタＱ9と抵抗Ｒ3からなるカレント
ミラー電流回路10-2により、抵抗比Ｒ3／ＲB3で電流増
幅され、トランジスタＱ9のコレクタに電流出力Δｉo／
２として現れる。同様に、出力−Δｖx／２に対しても
トランジスタＱ6から成るエミッタホロワ、トランジス
タＱ8と抵抗ＲB4から成る電圧電流変換回路10-3、トラ
ンジスタＱ10と抵抗Ｒ4からなるカレントミラー電流回
路10-4により変換増幅され、トランジスタＱ10のコレク
タに電流出力−Δｉo／２として現れる。第１の差動電
圧入力Δｖ1と第１の差動電流出力Δｉoの関係は（数
１）のようになる。
【０００３】
【数１】
【０００４】次に、カレントミラー電流回路10-2を電流
源とする、トランジスタＱ11、Ｑ12で構成される第２の
差動増幅回路10-5、カレントミラー電流回路10-4を電流
源とする、トランジスタＱ13、Ｑ14で構成される第３の
差動増幅回路10-6、トランジスタＱ11とトランジスタＱ
14のコレクタに接続される負荷抵抗ＲL1、トランジスタ
Ｑ12とトランジスタＱ13のコレクタに接続される負荷抵
抗ＲL2において、第２の差動電圧入力（Ｖ2+，Ｖ2-）の
Ｖ2+(＝Δｖ2／２)がトランジスタＱ11とトランジスタ
Ｑ13のベースに、Ｖ2-(＝−Δｖ2／２)がトランジスタ
Ｑ12とトランジスタＱ14のベースに入力され、電流源か
ら供給される第１の差動電流出力Δｉoと乗算され、負
荷抵抗ＲL1、ＲL2に差動ミキサ出力（Ｖo+，Ｖo-）が得
られる。
源とする、トランジスタＱ11、Ｑ12で構成される第２の
差動増幅回路10-5、カレントミラー電流回路10-4を電流
源とする、トランジスタＱ13、Ｑ14で構成される第３の
差動増幅回路10-6、トランジスタＱ11とトランジスタＱ
14のコレクタに接続される負荷抵抗ＲL1、トランジスタ
Ｑ12とトランジスタＱ13のコレクタに接続される負荷抵
抗ＲL2において、第２の差動電圧入力（Ｖ2+，Ｖ2-）の
Ｖ2+(＝Δｖ2／２)がトランジスタＱ11とトランジスタ
Ｑ13のベースに、Ｖ2-(＝−Δｖ2／２)がトランジスタ
Ｑ12とトランジスタＱ14のベースに入力され、電流源か
ら供給される第１の差動電流出力Δｉoと乗算され、負
荷抵抗ＲL1、ＲL2に差動ミキサ出力（Ｖo+，Ｖo-）が得
られる。
【０００５】ここで、Ｖo+＝Δｖo／２、Ｖo-＝−Δｖo
／２とすると、第１の差動電圧入力Δｖ1と第２の差動
電圧入力Δｖ2と差動ミキサ出力Δｖoの関係は（数２）
となる。
／２とすると、第１の差動電圧入力Δｖ1と第２の差動
電圧入力Δｖ2と差動ミキサ出力Δｖoの関係は（数２）
となる。
【０００６】
【数２】
【０００７】但し、Ｖtは熱電圧Ｖt＝ｋＴ／ｑである。
【０００８】
【発明が解決しようとする課題】上記の従来例における
各部分回路の直流動作電流は次のように決まる。第１の
差動増幅回路10-0は直流バイアスＶBBによって決まる
が、エミッタホロワ、電圧電流変換回路10-1,10-3、カ
レントミラー電流回路10-2,10-4、第２、第３の差動増
幅回路10-5,10-6は電源電圧ＶS+、ＶS-、負荷抵抗Ｒ1で
の電圧降下ＶR1、エミッタホロワのベース-エミッタ間
電圧降下VBE、電圧電流変換回路のベース-エミッタ間電
圧降下VBEと抵抗ＲB3での電圧降下ＶRB3あるいはカレン
トミラー電流回路のベース-エミッタ間電圧降下VBEと抵
抗Ｒ3での電圧降下ＶR3で決められる。まず、エミッタ
ホロワと電圧電流変換回路10-1の直流動作電流Ｉxを求
めると、（数３）のようになる。
各部分回路の直流動作電流は次のように決まる。第１の
差動増幅回路10-0は直流バイアスＶBBによって決まる
が、エミッタホロワ、電圧電流変換回路10-1,10-3、カ
レントミラー電流回路10-2,10-4、第２、第３の差動増
幅回路10-5,10-6は電源電圧ＶS+、ＶS-、負荷抵抗Ｒ1で
の電圧降下ＶR1、エミッタホロワのベース-エミッタ間
電圧降下VBE、電圧電流変換回路のベース-エミッタ間電
圧降下VBEと抵抗ＲB3での電圧降下ＶRB3あるいはカレン
トミラー電流回路のベース-エミッタ間電圧降下VBEと抵
抗Ｒ3での電圧降下ＶR3で決められる。まず、エミッタ
ホロワと電圧電流変換回路10-1の直流動作電流Ｉxを求
めると、（数３）のようになる。
【０００９】
【数３】
【００１０】たとえば、ＶS+=2Ｖ、ＶS-=0Ｖ、ＶR1=0.2
Ｖ、ＶBE=0.8Ｖ、ＲB3=200Ωと仮定すれば、Ｉxは１mＡ
となる。カレントミラー電流回路10-2の直流動作電流Ｉ
oも（数３）のＲB3をＲ3に置き換えれば、同様に表わさ
れる。
Ｖ、ＶBE=0.8Ｖ、ＲB3=200Ωと仮定すれば、Ｉxは１mＡ
となる。カレントミラー電流回路10-2の直流動作電流Ｉ
oも（数３）のＲB3をＲ3に置き換えれば、同様に表わさ
れる。
【００１１】この従来例に対し電源電圧変動を考慮する
と、上記のエミッタホロワと電圧電流変換回路10-1とカ
レントミラー電流回路10-2において、次のような課題が
生じる。上記の仮定で、ＶS+が２Ｖ中心に±0.2Ｖ変化
したとき、直流動作電流Ｉx、Ｉoは０mＡ、２mＡとな
り、直流動作点が変化する。０mＡの場合には、各回路
とも伝達特性が非線形なダイオード特性となり、(数
２）では表わせず、本来のミキサ出力以外に不要な信号
成分が発生する。また、２mＡの場合には、カレントミ
ラー電流回路の直流動作電流が倍になることで、第２、
第３の差動増幅回路の負荷抵抗での電圧降下が大きくな
り、トランジスタＱ11〜Ｑ14が飽和動作に入る可能性が
有る。
と、上記のエミッタホロワと電圧電流変換回路10-1とカ
レントミラー電流回路10-2において、次のような課題が
生じる。上記の仮定で、ＶS+が２Ｖ中心に±0.2Ｖ変化
したとき、直流動作電流Ｉx、Ｉoは０mＡ、２mＡとな
り、直流動作点が変化する。０mＡの場合には、各回路
とも伝達特性が非線形なダイオード特性となり、(数
２）では表わせず、本来のミキサ出力以外に不要な信号
成分が発生する。また、２mＡの場合には、カレントミ
ラー電流回路の直流動作電流が倍になることで、第２、
第３の差動増幅回路の負荷抵抗での電圧降下が大きくな
り、トランジスタＱ11〜Ｑ14が飽和動作に入る可能性が
有る。
【００１２】また、温度変動に対しても同様である。ト
ランジスタのベース-エミッタ間電圧降下ＶBEの温度特
性ΔＶBE＝−２mＶ／℃から、動作温度が１００℃変化
する場合、(数３）の２ＶBEは±0.2Ｖ変化し、同様に直
流動作点が変化する。その結果、電源電圧変動と同じ課
題が生じる。
ランジスタのベース-エミッタ間電圧降下ＶBEの温度特
性ΔＶBE＝−２mＶ／℃から、動作温度が１００℃変化
する場合、(数３）の２ＶBEは±0.2Ｖ変化し、同様に直
流動作点が変化する。その結果、電源電圧変動と同じ課
題が生じる。
【００１３】本発明の目的は、電源電圧変動および温度
変動に対し、直流動作電流が変化しない直流動作点の安
定した、第１の差動電圧入力を電流に変換する手段を提
供することにある。
変動に対し、直流動作電流が変化しない直流動作点の安
定した、第１の差動電圧入力を電流に変換する手段を提
供することにある。
【００１４】
【課題を解決するための手段】ここでは、電源電圧変動
および温度変動に対し、直流動作電流を変化しない第１
の差動電圧入力を電流に変換する手段を述べる。
および温度変動に対し、直流動作電流を変化しない第１
の差動電圧入力を電流に変換する手段を述べる。
【００１５】定電流源が第１の電源に、負荷抵抗が第２
の電源に接続された第１の差動増幅回路、ベースあるい
はゲートが該第１の差動増幅回路の出力に、コレクタあ
るいはドレインが第２の電源に、エミッタあるいはソー
スが定電流源を介して第１の電源に接続されたエミッタ
ホロワ回路あるいはソースホロワ回路、ベースあるいは
ゲートが該エミッタホロワ回路あるいはソースホロワ回
路の出力に、エミッタあるいはソースがエミッタ抵抗を
介して第２の電源に接続されたエミッタ接地増幅回路あ
るいはソース接地増幅回路を基本として構成され、上記
第１の差動増幅回路のベースあるいはゲートに第１の差
動電圧入力を入力し、上記エミッタ接地増幅回路あるい
はソース接地増幅回路の出力であるコレクタあるいはド
レインから差動電流出力を出力する。上記エミッタ接地
増幅回路あるいはソース接地増幅回路の出力であるコレ
クタあるいはドレインは、負荷抵抗が第１の電源に接続
された第２の差動増幅回路のエミッタ結合対あるいはソ
ース結合対に接続され、該差動電流出力は第２の差動増
幅器の電流源となって、第２の差動電圧入力と乗算され
る。
の電源に接続された第１の差動増幅回路、ベースあるい
はゲートが該第１の差動増幅回路の出力に、コレクタあ
るいはドレインが第２の電源に、エミッタあるいはソー
スが定電流源を介して第１の電源に接続されたエミッタ
ホロワ回路あるいはソースホロワ回路、ベースあるいは
ゲートが該エミッタホロワ回路あるいはソースホロワ回
路の出力に、エミッタあるいはソースがエミッタ抵抗を
介して第２の電源に接続されたエミッタ接地増幅回路あ
るいはソース接地増幅回路を基本として構成され、上記
第１の差動増幅回路のベースあるいはゲートに第１の差
動電圧入力を入力し、上記エミッタ接地増幅回路あるい
はソース接地増幅回路の出力であるコレクタあるいはド
レインから差動電流出力を出力する。上記エミッタ接地
増幅回路あるいはソース接地増幅回路の出力であるコレ
クタあるいはドレインは、負荷抵抗が第１の電源に接続
された第２の差動増幅回路のエミッタ結合対あるいはソ
ース結合対に接続され、該差動電流出力は第２の差動増
幅器の電流源となって、第２の差動電圧入力と乗算され
る。
【００１６】この場合の各部分回路における直流動作電
流は次のように決まる。まず、第１の差動増幅回路の直
流動作電流Ｉ1は従来例同様直流バイアス電圧ＶBBによ
って決まり、エミッタホロワ回路も定電流源によって決
まるため、電源電圧と温度に依存せず、ともに一定であ
る。エミッタ接地増幅回路における直流動作電流Ｉx
は、第１の差動増幅回路の負荷抵抗ＲLにおける電圧降
下をＶRL、エミッタホロワ回路を構成するトランジスタ
のベース−エミッタ間電圧をＶBE1、エミッタ接地増幅
回路を構成するトランジスタのベース−エミッタ間電圧
ＶBE2とエミッタ抵抗ＲEでの電圧降下ＶREから決定され
る。
流は次のように決まる。まず、第１の差動増幅回路の直
流動作電流Ｉ1は従来例同様直流バイアス電圧ＶBBによ
って決まり、エミッタホロワ回路も定電流源によって決
まるため、電源電圧と温度に依存せず、ともに一定であ
る。エミッタ接地増幅回路における直流動作電流Ｉx
は、第１の差動増幅回路の負荷抵抗ＲLにおける電圧降
下をＶRL、エミッタホロワ回路を構成するトランジスタ
のベース−エミッタ間電圧をＶBE1、エミッタ接地増幅
回路を構成するトランジスタのベース−エミッタ間電圧
ＶBE2とエミッタ抵抗ＲEでの電圧降下ＶREから決定され
る。
【００１７】これらの関係を次の３つの式，(数４)(数
５)(数６）に示し、ＶBE1＝ＶBE2と仮定すると、
５)(数６）に示し、ＶBE1＝ＶBE2と仮定すると、
【００１８】
【数４】
【００１９】
【数５】
【００２０】
【数６】
【００２１】Ｉxは（数７）のように、電源電圧と温度
に依存しないＩ1、ＲL、ＲEで表わされる。
に依存しないＩ1、ＲL、ＲEで表わされる。
【００２２】
【数７】
【００２３】このように、全ての部分回路の直流動作電
流が電源電圧変動および温度変動に依存せず、決定され
る。
流が電源電圧変動および温度変動に依存せず、決定され
る。
【００２４】
【作用】本発明の構成を用いた場合、第１の差動入力は
第１の差動増幅回路で電圧増幅され、第２の電源を基準
とした直流レベルを持つ差動電圧出力となり、さらにこ
の出力はエミッタホロワ回路で第２の電源から第１の電
源の方向にＶBE分レベルシフトされ、次にエミッタ接地
増幅回路で逆に第１の電源から第２の電源の方向にＶBE
分レベルシフトされるため、エミッタ接地増幅回路のエ
ミッタ端子の電位は第２の電源を基準とした直流レベル
を持つ出力となる。したがって、このエミッタ接地増幅
回路のエミッタ端子と第２の電源に接続された抵抗ＲE
によって得られるエミッタ接地増幅回路の直流動作電流
は第２の電源に無関係に決まる。また、エミッタホロワ
回路とエミッタ接地増幅回路の２つのＶBEによるレベル
シフト回路を逆方向に用いることで、温度特性変動を含
めてレベルシフト量を打ち消せるので、エミッタ接地増
幅回路の直流動作電流は温度に無関係に決まる。その結
果、直流動作点が安定し、利得、歪みも維持できる。ま
た、各部分が増幅用トランジスタ、定電流源、負荷抵抗
だけをカスコード接続する構成で、実質トランジスタ２
段構成で実現できるため、２Ｖ以下の低電圧動作が可能
である。
第１の差動増幅回路で電圧増幅され、第２の電源を基準
とした直流レベルを持つ差動電圧出力となり、さらにこ
の出力はエミッタホロワ回路で第２の電源から第１の電
源の方向にＶBE分レベルシフトされ、次にエミッタ接地
増幅回路で逆に第１の電源から第２の電源の方向にＶBE
分レベルシフトされるため、エミッタ接地増幅回路のエ
ミッタ端子の電位は第２の電源を基準とした直流レベル
を持つ出力となる。したがって、このエミッタ接地増幅
回路のエミッタ端子と第２の電源に接続された抵抗ＲE
によって得られるエミッタ接地増幅回路の直流動作電流
は第２の電源に無関係に決まる。また、エミッタホロワ
回路とエミッタ接地増幅回路の２つのＶBEによるレベル
シフト回路を逆方向に用いることで、温度特性変動を含
めてレベルシフト量を打ち消せるので、エミッタ接地増
幅回路の直流動作電流は温度に無関係に決まる。その結
果、直流動作点が安定し、利得、歪みも維持できる。ま
た、各部分が増幅用トランジスタ、定電流源、負荷抵抗
だけをカスコード接続する構成で、実質トランジスタ２
段構成で実現できるため、２Ｖ以下の低電圧動作が可能
である。
【００２５】
【実施例】以下、本発明の実施例について詳細に説明す
る。
る。
【００２６】本発明第１の実施例による低電圧ミキサ回
路を図１に示す。第１の差動増幅回路1-1、エミッタホ
ロワ回路1-2、1-3、エミッタ接地増幅回路1-4、1-5、第
２の差動増幅回路1-6、第３の差動増幅回路1-7、出力抵
抗1-8により構成される。
路を図１に示す。第１の差動増幅回路1-1、エミッタホ
ロワ回路1-2、1-3、エミッタ接地増幅回路1-4、1-5、第
２の差動増幅回路1-6、第３の差動増幅回路1-7、出力抵
抗1-8により構成される。
【００２７】まず、第１の差動増幅回路1-1は、ＰＮＰ
トランジスタＱ1、Ｑ2からなる差動対、Ｑ1、Ｑ2のエミ
ッタ間に接続された抵抗Ｒ0と、Ｑ1のエミッタと第１の
電源ＶS+の間に接続されたＰＮＰトランジスタＱ3と抵
抗ＲB1からなる定電流源と、Ｑ2のエミッタと第１の電
源ＶS+の間に接続されたＰＮＰトランジスタＱ4と抵抗
ＲB2からなる定電流源と、Ｑ1、Ｑ2のコレクタと第２の
電源ＶS-の間にそれぞれ接続された抵抗Ｒ1、Ｒ2とから
構成される。エミッタホロワ回路1-2は、第２の電源ＶS
-にコレクタ接地されたＰＮＰトランジスタＱ5と、Ｑ5
のエミッタと第１の電源ＶS+の間に接続されたＰＮＰト
ランジスタＱ7と抵抗ＲB3からなる定電流源とから構成
される。エミッタホロワ回路1-3は、第２の電源ＶS-に
コレクタ接地されたＰＮＰトランジスタＱ6と、Ｑ6のエ
ミッタと第１の電源ＶS+の間に接続されたＰＮＰトラン
ジスタＱ8と抵抗ＲB4からなる定電流源とから構成され
る。エミッタ接地増幅回路1-4は、ＮＰＮトランジスタ
Ｑ9と、Ｑ9のエミッタと第２の電源ＶS-との間に接続さ
れた抵抗Ｒ3とから構成される。エミッタ接地増幅回路1
-5は、ＮＰＮトランジスタＱ10と、Ｑ10のエミッタと第
２の電源ＶS-との間に接続された抵抗Ｒ4とから構成さ
れる。第２の差動増幅回路1-6は、ＮＰＮトランジスタ
Ｑ11、Ｑ12から構成される。第３の差動増幅回路1-7
は、ＮＰＮトランジスタＱ13、Ｑ14から構成される。出
力抵抗1-8は、トランジスタＱ11とＱ13のコレクタと第
１の電源ＶS+の間に接続された抵抗ＲL1、トランジスタ
Ｑ12とＱ14のコレクタと第１の電源ＶS+の間に接続され
た抵抗ＲL2とから構成される。また、定電流源のための
定電圧源ＶBBは、図９(a)に示すＰＮＰトランジスタＱB
をダイオード接続し、エミッタと第１の電源ＶS+の間に
抵抗ＲB0を、コレクタと第２の電源ＶS-の間にＲBを接
続する構成が一般的に使用される。
トランジスタＱ1、Ｑ2からなる差動対、Ｑ1、Ｑ2のエミ
ッタ間に接続された抵抗Ｒ0と、Ｑ1のエミッタと第１の
電源ＶS+の間に接続されたＰＮＰトランジスタＱ3と抵
抗ＲB1からなる定電流源と、Ｑ2のエミッタと第１の電
源ＶS+の間に接続されたＰＮＰトランジスタＱ4と抵抗
ＲB2からなる定電流源と、Ｑ1、Ｑ2のコレクタと第２の
電源ＶS-の間にそれぞれ接続された抵抗Ｒ1、Ｒ2とから
構成される。エミッタホロワ回路1-2は、第２の電源ＶS
-にコレクタ接地されたＰＮＰトランジスタＱ5と、Ｑ5
のエミッタと第１の電源ＶS+の間に接続されたＰＮＰト
ランジスタＱ7と抵抗ＲB3からなる定電流源とから構成
される。エミッタホロワ回路1-3は、第２の電源ＶS-に
コレクタ接地されたＰＮＰトランジスタＱ6と、Ｑ6のエ
ミッタと第１の電源ＶS+の間に接続されたＰＮＰトラン
ジスタＱ8と抵抗ＲB4からなる定電流源とから構成され
る。エミッタ接地増幅回路1-4は、ＮＰＮトランジスタ
Ｑ9と、Ｑ9のエミッタと第２の電源ＶS-との間に接続さ
れた抵抗Ｒ3とから構成される。エミッタ接地増幅回路1
-5は、ＮＰＮトランジスタＱ10と、Ｑ10のエミッタと第
２の電源ＶS-との間に接続された抵抗Ｒ4とから構成さ
れる。第２の差動増幅回路1-6は、ＮＰＮトランジスタ
Ｑ11、Ｑ12から構成される。第３の差動増幅回路1-7
は、ＮＰＮトランジスタＱ13、Ｑ14から構成される。出
力抵抗1-8は、トランジスタＱ11とＱ13のコレクタと第
１の電源ＶS+の間に接続された抵抗ＲL1、トランジスタ
Ｑ12とＱ14のコレクタと第１の電源ＶS+の間に接続され
た抵抗ＲL2とから構成される。また、定電流源のための
定電圧源ＶBBは、図９(a)に示すＰＮＰトランジスタＱB
をダイオード接続し、エミッタと第１の電源ＶS+の間に
抵抗ＲB0を、コレクタと第２の電源ＶS-の間にＲBを接
続する構成が一般的に使用される。
【００２８】第１の入力電圧Ｖ1+、Ｖ1-はＱ1、Ｑ2のベ
ースにそれぞれ入力され、第１の差動増幅回路1-1で抵
抗比（Ｒ1／Ｒ0）で電圧増幅され、Ｑ1、Ｑ2のコレクタ
から出力される。Ｑ1のコレクタからの出力は、エミッ
タホロワ回路1-2のＱ5のベースに入力され、電圧利得１
倍でレベルシフトされる。その出力であるＱ5のエミッ
タはエミッタ接地増幅回路1-4のＱ9のベースに入力さ
れ、変換利得（１／Ｒ3）で電流信号に変換されて、第
２の差動増幅回路1-6の電流源としてに入力される。Ｑ2
のコレクタからの出力に対しても、エミッタホロワ回路
1-3とエミッタ接地増幅回路1-5で同様に電流信号に変換
されて、第３の差動増幅回路1-7の電流源としてに入力
される。第２の差動増幅回路1-6のＱ11、Ｑ12のベース
および第３の差動増幅回路1-7のＱ14、Ｑ13のベースに
は、それぞれ第２の入力電圧Ｖ2+、Ｖ2-が入力され、出
力抵抗1-8のＲL1、ＲL2を負荷として、(数２）に示す関
係式で第１の入力電圧と第２の入力電圧が乗算され、ミ
キサ出力ＶＯ+、ＶＯ-となる。
ースにそれぞれ入力され、第１の差動増幅回路1-1で抵
抗比（Ｒ1／Ｒ0）で電圧増幅され、Ｑ1、Ｑ2のコレクタ
から出力される。Ｑ1のコレクタからの出力は、エミッ
タホロワ回路1-2のＱ5のベースに入力され、電圧利得１
倍でレベルシフトされる。その出力であるＱ5のエミッ
タはエミッタ接地増幅回路1-4のＱ9のベースに入力さ
れ、変換利得（１／Ｒ3）で電流信号に変換されて、第
２の差動増幅回路1-6の電流源としてに入力される。Ｑ2
のコレクタからの出力に対しても、エミッタホロワ回路
1-3とエミッタ接地増幅回路1-5で同様に電流信号に変換
されて、第３の差動増幅回路1-7の電流源としてに入力
される。第２の差動増幅回路1-6のＱ11、Ｑ12のベース
および第３の差動増幅回路1-7のＱ14、Ｑ13のベースに
は、それぞれ第２の入力電圧Ｖ2+、Ｖ2-が入力され、出
力抵抗1-8のＲL1、ＲL2を負荷として、(数２）に示す関
係式で第１の入力電圧と第２の入力電圧が乗算され、ミ
キサ出力ＶＯ+、ＶＯ-となる。
【００２９】第１の差動増幅回路1-1の出力の直流レベ
ルは、Ｑ3、ＲB1および定電圧源ＶＢＢで決まる定電流
源Ｉ１と抵抗Ｒ1により、第２の電源ＶS-を基準に＋Ｉ1
×Ｒ1となる。エミッタホロワ回路1-2の動作電流はＱ
7、ＲB3および定電圧源ＶBBで決まる定電流源Ｉ2とな
り、その出力の直流レベルは同じくＶS-を基準にＩ1×
Ｒ1＋ＶBEとなる。エミッタ接地増幅回路1-4のＱ9のエ
ミッタの直流レベルはＩ1×Ｒ1＋ＶBE-ＶBE＝＋Ｉ1×Ｒ
1で、Ｑ9の動作電流Ｉ3は抵抗Ｒ3により(Ｉ1×Ｒ1)／Ｒ
3となる。エミッタホロワ回路1-3とエミッタ接地増幅回
路1-5についても、ＲB1＝ＲB2、ＲB3＝ＲB4、Ｒ1＝Ｒ
2、Ｒ3＝Ｒ4であるので、同じ直流レベル、動作電流と
なる。このように、各部の動作電流が定電流源および抵
抗できまるため、電源電圧や温度に依存しない電流とな
る。その結果、各トランジスタの直流動作点が電源電圧
変動や温度変動があっても一定で、良好なミキサ回路の
利得特性や歪特性を得ることが出来る。また、各部分が
増幅用トランジスタ、定電流源、負荷抵抗だけをカスコ
ード接続する構成で、実質トランジスタ２段構成で実現
できるため、２Ｖ以下の低電圧動作が可能である。
ルは、Ｑ3、ＲB1および定電圧源ＶＢＢで決まる定電流
源Ｉ１と抵抗Ｒ1により、第２の電源ＶS-を基準に＋Ｉ1
×Ｒ1となる。エミッタホロワ回路1-2の動作電流はＱ
7、ＲB3および定電圧源ＶBBで決まる定電流源Ｉ2とな
り、その出力の直流レベルは同じくＶS-を基準にＩ1×
Ｒ1＋ＶBEとなる。エミッタ接地増幅回路1-4のＱ9のエ
ミッタの直流レベルはＩ1×Ｒ1＋ＶBE-ＶBE＝＋Ｉ1×Ｒ
1で、Ｑ9の動作電流Ｉ3は抵抗Ｒ3により(Ｉ1×Ｒ1)／Ｒ
3となる。エミッタホロワ回路1-3とエミッタ接地増幅回
路1-5についても、ＲB1＝ＲB2、ＲB3＝ＲB4、Ｒ1＝Ｒ
2、Ｒ3＝Ｒ4であるので、同じ直流レベル、動作電流と
なる。このように、各部の動作電流が定電流源および抵
抗できまるため、電源電圧や温度に依存しない電流とな
る。その結果、各トランジスタの直流動作点が電源電圧
変動や温度変動があっても一定で、良好なミキサ回路の
利得特性や歪特性を得ることが出来る。また、各部分が
増幅用トランジスタ、定電流源、負荷抵抗だけをカスコ
ード接続する構成で、実質トランジスタ２段構成で実現
できるため、２Ｖ以下の低電圧動作が可能である。
【００３０】次に、本発明第２の実施例による低電圧ミ
キサ回路を図２に示す。機能ブロックは図１と同じであ
り、ＰＮＰトランジスタをＮＰＮトランジスタに、ＮＰ
ＮトランジスタをＰＮＰトランジスタに、第１の電源を
第２の電源に、それぞれ置き換えて配置した構成であ
る。定電圧源ＶBBの発生回路の一例を図９(b)に示す。
次に、本発明第３の実施例による低電圧ミキサ回路を図
３に示す。機能ブロックは図１と同じであり、ＰＮＰト
ランジスタをＰチャネルＦＥＴに、ＮＰＮトランジスタ
をＮチャネルＦＥＴに、それぞれ置き換えて配置した構
成である。定電圧源ＶBBの発生回路の一例を図９(c)に
示す。
キサ回路を図２に示す。機能ブロックは図１と同じであ
り、ＰＮＰトランジスタをＮＰＮトランジスタに、ＮＰ
ＮトランジスタをＰＮＰトランジスタに、第１の電源を
第２の電源に、それぞれ置き換えて配置した構成であ
る。定電圧源ＶBBの発生回路の一例を図９(b)に示す。
次に、本発明第３の実施例による低電圧ミキサ回路を図
３に示す。機能ブロックは図１と同じであり、ＰＮＰト
ランジスタをＰチャネルＦＥＴに、ＮＰＮトランジスタ
をＮチャネルＦＥＴに、それぞれ置き換えて配置した構
成である。定電圧源ＶBBの発生回路の一例を図９(c)に
示す。
【００３１】次に、本発明第４の実施例による低電圧ミ
キサ回路を図４に示す。機能ブロックは図１と同じであ
り、ＰＮＰトランジスタをＮチャネルＦＥＴに、ＮＰＮ
トランジスタをＰチャネルＦＥＴに、第１の電源を第２
の電源に、それぞれ置き換えて配置した構成である。定
電圧源ＶBBの発生回路の一例を図９(d)に示す。
キサ回路を図４に示す。機能ブロックは図１と同じであ
り、ＰＮＰトランジスタをＮチャネルＦＥＴに、ＮＰＮ
トランジスタをＰチャネルＦＥＴに、第１の電源を第２
の電源に、それぞれ置き換えて配置した構成である。定
電圧源ＶBBの発生回路の一例を図９(d)に示す。
【００３２】次に、本発明第５の実施例による低電圧ミ
キサ回路を図５に示す。第１の実施例に対し、第１の差
動増幅回路1-1、エミッタホロワ回路1-2,1-3、エミッタ
接地増幅回路1-4,1-5まで同一構成で、それ以降をトラ
ンジスタ回路1-9,1-10、カレントミラー電流回路1-11,1
-12、第２の差動増幅回路1-6、第３の差動増幅回路1-
7、出力抵抗1-8による構成と変更したものである。トラ
ンジスタ回路1-9は、コレクタ−ベースが共通接続され
ると共にエミッタ接地増幅回路1-4の出力であるＮＰＮ
トランジスタＱ９のコレクタに接続され、エミッタが抵
抗ＲB5を介して第１の電源ＶS+に接続されたＰＮＰトラ
ンジスタＱ20である。カレントミラー電流回路1-11は、
ベースがトランジスタ回路1-9のＰＮＰトランジスタＱ2
0のベースに、エミッタが抵抗ＲB7を介して第１の電源
ＶS+に接続されたＰＮＰトランジスタＱ22である。第２
の差動増幅回路1-6は、ＰＮＰトランジスタＱ11、Ｑ12
からなる差動対で、エミッタ結合対がカレントミラー電
流回路1-11のＰＮＰトランジスタＱ22のコレクタに接続
される。一方、トランジスタ回路1-10、カレントミラー
電流回路1-12、第３の差動増幅回路1-7も同様に接続さ
れる。第２の差動増幅回路1-6と第３の差動増幅回路1-7
のＱ11,Ｑ13は出力抵抗1-8の抵抗ＲL1を介して第２の電
源ＶS-に、Ｑ12,Ｑ14は出力抵抗1-8の抵抗ＲL2を介して
第２の電源ＶS-に、それぞれ接続される。第１の入力電
圧は、第１の差動増幅回路1-1、エミッタホロワ回路1-
2、エミッタ接地増幅回路1-4で電流出力に変換され、ト
ランジスタ回路1-9とカレントミラー回路1-11により折
り返され、第１の電源ＶS+から第２の差動増幅回路1-6
のエミッタ結合対に流れ込む形態の電流出力となる。こ
れにより、第１の入力と第２の入力を入力する差動増幅
回路は共に同じＰＮＰトランジスタで構成でき、それぞ
れの直流レベルを共通化できる。定電圧源ＶBBの発生回
路の一例を図９(a)に示す。
キサ回路を図５に示す。第１の実施例に対し、第１の差
動増幅回路1-1、エミッタホロワ回路1-2,1-3、エミッタ
接地増幅回路1-4,1-5まで同一構成で、それ以降をトラ
ンジスタ回路1-9,1-10、カレントミラー電流回路1-11,1
-12、第２の差動増幅回路1-6、第３の差動増幅回路1-
7、出力抵抗1-8による構成と変更したものである。トラ
ンジスタ回路1-9は、コレクタ−ベースが共通接続され
ると共にエミッタ接地増幅回路1-4の出力であるＮＰＮ
トランジスタＱ９のコレクタに接続され、エミッタが抵
抗ＲB5を介して第１の電源ＶS+に接続されたＰＮＰトラ
ンジスタＱ20である。カレントミラー電流回路1-11は、
ベースがトランジスタ回路1-9のＰＮＰトランジスタＱ2
0のベースに、エミッタが抵抗ＲB7を介して第１の電源
ＶS+に接続されたＰＮＰトランジスタＱ22である。第２
の差動増幅回路1-6は、ＰＮＰトランジスタＱ11、Ｑ12
からなる差動対で、エミッタ結合対がカレントミラー電
流回路1-11のＰＮＰトランジスタＱ22のコレクタに接続
される。一方、トランジスタ回路1-10、カレントミラー
電流回路1-12、第３の差動増幅回路1-7も同様に接続さ
れる。第２の差動増幅回路1-6と第３の差動増幅回路1-7
のＱ11,Ｑ13は出力抵抗1-8の抵抗ＲL1を介して第２の電
源ＶS-に、Ｑ12,Ｑ14は出力抵抗1-8の抵抗ＲL2を介して
第２の電源ＶS-に、それぞれ接続される。第１の入力電
圧は、第１の差動増幅回路1-1、エミッタホロワ回路1-
2、エミッタ接地増幅回路1-4で電流出力に変換され、ト
ランジスタ回路1-9とカレントミラー回路1-11により折
り返され、第１の電源ＶS+から第２の差動増幅回路1-6
のエミッタ結合対に流れ込む形態の電流出力となる。こ
れにより、第１の入力と第２の入力を入力する差動増幅
回路は共に同じＰＮＰトランジスタで構成でき、それぞ
れの直流レベルを共通化できる。定電圧源ＶBBの発生回
路の一例を図９(a)に示す。
【００３３】次に、本発明第６の実施例による低電圧ミ
キサ回路を図６に示す。機能ブロックは図５と同じであ
り、ＰＮＰトランジスタをＮＰＮトランジスタに、ＮＰ
ＮトランジスタをＰＮＰトランジスタに、第１の電源を
第２の電源に、それぞれ置き換えて配置した構成であ
る。定電圧源ＶBBの発生回路の一例を図９(b)に示す。
キサ回路を図６に示す。機能ブロックは図５と同じであ
り、ＰＮＰトランジスタをＮＰＮトランジスタに、ＮＰ
ＮトランジスタをＰＮＰトランジスタに、第１の電源を
第２の電源に、それぞれ置き換えて配置した構成であ
る。定電圧源ＶBBの発生回路の一例を図９(b)に示す。
【００３４】次に、本発明第７の実施例による低電圧ミ
キサ回路を図７に示す。機能ブロックは図５と同じであ
り、ＰＮＰトランジスタをＰチャネルＦＥＴに、ＮＰＮ
トランジスタをＮチャネルＦＥＴに、それぞれ置き換え
て配置した構成である。定電圧源ＶBBの発生回路の一例
を図９(c)に示す。
キサ回路を図７に示す。機能ブロックは図５と同じであ
り、ＰＮＰトランジスタをＰチャネルＦＥＴに、ＮＰＮ
トランジスタをＮチャネルＦＥＴに、それぞれ置き換え
て配置した構成である。定電圧源ＶBBの発生回路の一例
を図９(c)に示す。
【００３５】次に、本発明第８の実施例による低電圧ミ
キサ回路を図８に示す。機能ブロックは図５と同じであ
り、ＰＮＰトランジスタをＮチャネルＦＥＴに、ＮＰＮ
トランジスタをＰチャネルＦＥＴに、第１の電源を第２
の電源に、それぞれ置き換えて配置した構成である。定
電圧源ＶBBの発生回路の一例を図９(d)に示す。
キサ回路を図８に示す。機能ブロックは図５と同じであ
り、ＰＮＰトランジスタをＮチャネルＦＥＴに、ＮＰＮ
トランジスタをＰチャネルＦＥＴに、第１の電源を第２
の電源に、それぞれ置き換えて配置した構成である。定
電圧源ＶBBの発生回路の一例を図９(d)に示す。
【００３６】第２から第８までの実施例とも第１の実施
例同様、各部の動作電流が定電流源および抵抗できまる
ため、電源電圧や温度に依存しない電流となる。その結
果、各トランジスタの直流動作点が電源電圧変動や温度
変動があっても一定で、良好なミキサ回路の利得特性や
歪特性を得ることが出来る。また、各部分が増幅用トラ
ンジスタ、定電流源、負荷抵抗だけをカスコード接続す
る構成で、実質トランジスタ２段構成で実現できるた
め、２Ｖ以下の低電圧動作が可能である。
例同様、各部の動作電流が定電流源および抵抗できまる
ため、電源電圧や温度に依存しない電流となる。その結
果、各トランジスタの直流動作点が電源電圧変動や温度
変動があっても一定で、良好なミキサ回路の利得特性や
歪特性を得ることが出来る。また、各部分が増幅用トラ
ンジスタ、定電流源、負荷抵抗だけをカスコード接続す
る構成で、実質トランジスタ２段構成で実現できるた
め、２Ｖ以下の低電圧動作が可能である。
【００３７】
【発明の効果】本発明によれば、２つの入力を乗算する
ギルバート型ミキサ回路における第１の入力電圧を電流
に変換する手段において、手段を構成する各素子の直流
動作電流が電源電圧や温度に無関係に設定できるので、
良好なミキサ回路の利得特性や歪特性を得ることが出来
る。また、各部分が増幅用トランジスタ、定電流源、負
荷抵抗だけをカスコード接続する、実質トランジスタ２
段構成で実現できるため、２Ｖ以下の低電圧動作が可能
である。
ギルバート型ミキサ回路における第１の入力電圧を電流
に変換する手段において、手段を構成する各素子の直流
動作電流が電源電圧や温度に無関係に設定できるので、
良好なミキサ回路の利得特性や歪特性を得ることが出来
る。また、各部分が増幅用トランジスタ、定電流源、負
荷抵抗だけをカスコード接続する、実質トランジスタ２
段構成で実現できるため、２Ｖ以下の低電圧動作が可能
である。
【図１】本発明第１の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図２】本発明第２の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図３】本発明第３の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図４】本発明第４の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図５】本発明第５の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図６】本発明第６の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図７】本発明第７の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図８】本発明第８の実施例による低電圧ミキサ回路の
構成図。
構成図。
【図９】本発明第１から第８の実施例に用いられる定電
圧源発生回路の構成図。
圧源発生回路の構成図。
【図１０】従来の低電圧ミキサ回路の構成図。
1-1,1-6,1-7,10-0,10-5,10-6…差動増幅回路、1-2,1-3
…エミッタホロワ回路、1-4,1-5…エミッタ接地増幅回
路あるいはソース接地増幅回路、1-8…出力抵抗、1-9,1
-10…トランジスタ回路、1-11,1-12,10-2,10-4…カレン
トミラー電流回路、10-1,10-3…電圧-電流変換回路、Ｖ
S+,ＶS-…電源電圧、Ｖ1+,Ｖ1-…第１の入力信号、Ｖ2
+,Ｖ2-…第２の入力信号、ＶＯ+,ＶＯ-…ミキサ出力信
号、Ｉ1…第１の差動増幅回路の直流動作電流、Ｉ2…エ
ミッタホロワ回路の直流動作電流、Ｉ3…エミッタ接地
増幅回路の直流動作電流、Ｉx…電流-電圧変換回路の直
流動作電流、Ｉo…カレントミラー電流回路10-2,10-4の
直流動作電流、ＶBB…定電圧源。
…エミッタホロワ回路、1-4,1-5…エミッタ接地増幅回
路あるいはソース接地増幅回路、1-8…出力抵抗、1-9,1
-10…トランジスタ回路、1-11,1-12,10-2,10-4…カレン
トミラー電流回路、10-1,10-3…電圧-電流変換回路、Ｖ
S+,ＶS-…電源電圧、Ｖ1+,Ｖ1-…第１の入力信号、Ｖ2
+,Ｖ2-…第２の入力信号、ＶＯ+,ＶＯ-…ミキサ出力信
号、Ｉ1…第１の差動増幅回路の直流動作電流、Ｉ2…エ
ミッタホロワ回路の直流動作電流、Ｉ3…エミッタ接地
増幅回路の直流動作電流、Ｉx…電流-電圧変換回路の直
流動作電流、Ｉo…カレントミラー電流回路10-2,10-4の
直流動作電流、ＶBB…定電圧源。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 7/12 H03D 7/14
Claims (3)
- 【請求項１】トランジスタ差動対とトランジスタ定電流
源と負荷抵抗から成り、該トランジスタ差動対の２つの
ベースあるいはゲートが第１の入力信号に、該トランジ
スタ差動対の直接あるいは抵抗を介して共通接続された
エミッタあるいはソースが上記トランジスタ定電流源を
介して第１の電源に、該トランジスタ差動対の２つのコ
レクタあるいはドレインが上記負荷抵抗を介して第２の
電源に接続された第１の差動増幅回路と、ベースあるい
はゲートが上記第１の差動増幅回路のトランジスタ差動
対と負荷抵抗の接続点に、コレクタあるいはドレインが
第２の電源に、エミッタあるいはソースが第１の電源に
定電流源を介して接続されたエミッタホロワ回路あるい
はソースホロワ回路と、ベースあるいはゲートが上記エ
ミッタホロワ回路あるいはソースホロワ回路の出力に、
エミッタあるいはソースが抵抗を介して第２の電源に接
続されたエミッタ接地増幅回路あるいはソース接地増幅
回路と、トランジスタ差動対の直接あるいは抵抗を介し
て共通接続されたエミッタあるいはソースが上記エミッ
タ接地増幅回路あるいはソース接地増幅回路のコレクタ
あるいはドレインに、該トランジスタ差動対の２つのベ
ースあるいはゲートが第２の入力信号に、該トランジス
タ差動対の２つのコレクタあるいはドレインが負荷抵抗
を介して第１の電源に接続された第２の差動増幅回路と
を具備し、上記第１と第２の入力信号を乗算し、上記第
２の差動増幅回路のコレクタあるいはドレインから乗算
結果を得ることを特徴とする低電圧ミキサ回路。 - 【請求項２】トランジスタ差動対とトランジスタ定電流
源と負荷抵抗から成り、該トランジスタ差動対の２つの
ベースあるいはゲートが第１の入力信号に、該トランジ
スタ差動対の直接あるいは抵抗を介して共通接続された
エミッタあるいはソースが上記トランジスタ定電流源を
介して第１の電源に、該トランジスタ差動対の２つのコ
レクタあるいはドレインが上記負荷抵抗を介して第２の
電源に接続された第１の差動増幅回路と、ベースあるい
はゲートが上記第１の差動増幅回路のトランジスタ差動
対と負荷抵抗の接続点に、コレクタあるいはドレインが
第２の電源に、エミッタあるいはソースが第１の電源に
定電流源を介して接続されたエミッタホロワ回路あるい
はソースホロワ回路と、ベースあるいはゲートが上記エ
ミッタホロワ回路あるいはソースホロワ回路の出力に、
エミッタあるいはソースが抵抗を介して第２の電源に接
続されたエミッタ接地増幅回路あるいはソース接地増幅
回路と、共通接続されたコレクタ−ベースあるいはドレ
イン−ゲートが上記エミッタ接地増幅回路あるいはソー
ス接地増幅回路のコレクタあるいはドレインに、エミッ
タあるいはソースが直接あるいは抵抗を介して第１の電
源に接続されたトランジスタと、該トランジスタとベー
ス同志あるいはゲート同志が接続され、エミッタあるい
はソースが直接あるいは抵抗を介して第１の電源に接続
されたカレントミラー電流回路と、トランジスタ差動対
の直接あるいは抵抗を介して共通接続されたエミッタあ
るいはソースが上記カレントミラー電流回路のコレクタ
あるいはドレインに、該トランジスタ差動対の２つのベ
ースあるいはゲートが第２の入力信号に、該トランジス
タ差動対の２つのコレクタあるいはドレインが負荷抵抗
を介して第２の電源に接続された第２の差動増幅回路と
を具備し、上記第１と第２の入力信号を乗算し、上記第
２の差動増幅回路のコレクタあるいはドレインから乗算
結果を得ることを特徴とする低電圧ミキサ回路。 - 【請求項３】上記第１の差動増幅回路において、トラン
ジスタ差動対の２つのエミッタあるいはソース同志が抵
抗を介して接続されると共に別々の同一トランジスタ定
電流源あるいあは抵抗に接続されることを特徴とする請
求項１および２記載の低電圧ミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21041195A JP3313546B2 (ja) | 1995-08-18 | 1995-08-18 | 低電圧ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21041195A JP3313546B2 (ja) | 1995-08-18 | 1995-08-18 | 低電圧ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964647A JPH0964647A (ja) | 1997-03-07 |
| JP3313546B2 true JP3313546B2 (ja) | 2002-08-12 |
Family
ID=16588878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21041195A Expired - Fee Related JP3313546B2 (ja) | 1995-08-18 | 1995-08-18 | 低電圧ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313546B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003289425A1 (en) * | 2002-12-20 | 2004-07-14 | Renesas Technology Corp. | Transmission circuit and transmitter/receiver using same |
-
1995
- 1995-08-18 JP JP21041195A patent/JP3313546B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964647A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543872B2 (ja) | 増幅回路 | |
| US6111463A (en) | Operational transconductance amplifier and multiplier | |
| US4532479A (en) | Differential amplifier circuit with rail-to-rail capability | |
| KR0129473B1 (ko) | 차동 입력 회로 | |
| US5475343A (en) | Class AB complementary output stage | |
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPH0582082B2 (ja) | ||
| US5294892A (en) | Two-stage rail-to-rail class AB operational amplifier | |
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| US5332937A (en) | Transconductor stage for high frequency filters | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US5162751A (en) | Amplifier arrangement | |
| US5132640A (en) | Differential current amplifier circuit | |
| JP3313546B2 (ja) | 低電圧ミキサ回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US6064268A (en) | Precision emitter follower | |
| IE54144B1 (en) | Differential amplifier with improved linear amplification | |
| US6809589B2 (en) | Low voltage large swing/high linearity analog buffer with servo amplifier and feedback loop | |
| JP2751747B2 (ja) | カレントミラー回路 | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPH0226815B2 (ja) | ||
| US6163235A (en) | Active load circuit with low impedance output | |
| JPH0257372B2 (ja) | ||
| JPS6049366B2 (ja) | プッシュプル増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |