JP2712609B2 - パルスジェネレータの波形処理回路 - Google Patents

パルスジェネレータの波形処理回路

Info

Publication number
JP2712609B2
JP2712609B2 JP21818789A JP21818789A JP2712609B2 JP 2712609 B2 JP2712609 B2 JP 2712609B2 JP 21818789 A JP21818789 A JP 21818789A JP 21818789 A JP21818789 A JP 21818789A JP 2712609 B2 JP2712609 B2 JP 2712609B2
Authority
JP
Japan
Prior art keywords
signal
pulse
inverted
movement amount
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21818789A
Other languages
English (en)
Other versions
JPH0381607A (ja
Inventor
厚 村神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP21818789A priority Critical patent/JP2712609B2/ja
Publication of JPH0381607A publication Critical patent/JPH0381607A/ja
Application granted granted Critical
Publication of JP2712609B2 publication Critical patent/JP2712609B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、パルスジェネレータから出力されるパルス
信号を波形処理する技術に関する。
[従来の技術] 従来、検出対象物の移動に伴ってパルス信号を出力す
るパルスジェネレータの波形処理回路は、モータやプリ
ンタにおけるキャリッジ等の位置や移動速度を制御する
ための方向判別信号と移動量信号とを生成している。
第4図に示すモータDCMの回転速度を制御するモータ
の駆動装置MCを例にとると、図示のようなパルスジェネ
レータの波形処理回路PHSによって生成され、これはパ
ルスジェネレータPGとモータ制御回路MDRCとの間に介装
されている。
パルスジェネレータPGは、第5図,第6図に示すよう
に、モータDCMの回転に伴って、90°位相差を有する同
一周期のA相パルス信号E1とB相パルス信号E2とを出
力する。モータ制御回路MDRCは、モータDCMの回転方向
を示す方向判別信号DiRおよびモータDCMの単位回転角に
対応した移動量信号▲▼を入力して、移動量信号
▲▼が立ち上がる毎にモータDCMの速度を増減す
る処理を実行するとともに、次の移動量信号▲▼
の入力が可能になると状態が反転する反転信号VACKを出
力する。パルスジェネレータの波形処理回路PHSは、モ
ータDCMとモータ制御回路MDRCとの間に介装され、モー
タ制御回路MDRCから出力される反転信号VACKが反転して
から、パルスジェネレータPGから出力されるA相パルス
信号E1が反転するまでの期間、ローレベルの移動量信
号▲▼を上記モータ制御回路MDRCに出力する。
[発明が解決しようとする課題] しかしながら、従来のパルスジェネレータの波形処理
回路PHSでは、第7図のタイミングチャートに示すよう
に、A相パルス信号E1と反転信号VACKとがほとんど同
時に反転した場合には、移動量信号▲▼がローレ
ベルになることがなかったり、あるいは僅かな期間移動
量信号▲▼がローレベルになるのみで、この信号
をモータ制御回路MDRCが移動量信号▲▼として認
識することができない場合があった。このため、モータ
制御回路MDRCによりモータDCMの回転速度や位置制御に
誤差が発生する場合があった。
本発明は、上記課題を解決することにより、反転信号
とA相パルス信号とがいかなるタイミングで変化しても
適切な移動量信号を出力することを目的とする。
[課題を解決するための手段] 上記目的を達成するための手段として、本発明のパル
スジェネレータの波形処理回路は、第1図に例示するよ
うに、検出対象物の移動に伴って、パルス信号を出力す
るパルスジェネレータMAと、上記検出対象物の単位移動
量に対応した移動量信号を入力して、上記移動量信号を
入力する毎に所定の処理を実行するとともに、次の移動
量信号の入力が可能になると状態が反転する反転信号を
出力する制御回路MBとの間に介装され、上記制御回路MB
から出力された反転信号と、上記パルスジェネレータMA
から出力されたパルス信号とのレベル関係に基づいて移
動量信号を生成し、該移動量信号を上記制御回路MBに出
力するパルスジェネレータの波形処理回路PGHSにおい
て、上記反転信号を入力する信号ラインに介装された第
1ラッチ手段MCと、上記パルス信号を入力する信号ライ
ンに介装された第2ラッチ手段MDと、所定パルス幅のク
ロック信号を出力するクロック手段MEと、該クロック信
号を異なる位相で上記第1,第2ラッチ手段MC,MDにラッ
チ信号として加えるラッチ信号供給手段MFとを備えるこ
とを特徴とする。
[作用] 本発明のパルスジェネレータの波形処理回路PGHSは、
ラッチ信号供給手段MFが、クロック手段MEが出力したク
ロック信号を異なる位相で第1,第2ラッチ手段MC,MDに
ラッチ信号として供給する。一方の第1ラッチ手段MC
は、制御回路MBから入力した反転信号をラッチ信号が入
力したときに、その出力側に伝達し、他方の第2ラッチ
手段MDは、パルスジェネレータMAから出力されたパルス
信号を第1ラッチ手段MCに加えられるラッチ信号と位相
が相異して加えられるラッチ信号が入力したときに、そ
の出力側に伝達する。
第1,第2ラッチ手段MC,MDを経由して伝達した反転信
号とパルス信号とは、両ラッチ信号の位相差だけは少な
くとも位相がズレて伝達され、双方のレベル関係に基づ
いて、移動量信号の生成に用いられる。これにより、移
動量信号は、両ラッチ信号の位相差以上のパルス幅を有
して、制御回路MBに加えられる。
したがって、制御回路MBに加えられる移動量信号が出
力されなくなったり、あるいは制御回路MBが認識可能な
パルス幅以下に移動量信号がなるといったことがない。
[実施例] 次に、第2図及び第3図に基づいて、本発明の一実施
例を説明する。
第2図は、本発明一実施例としてのパルスジェネレー
タの波形処理回路1を示す回路図である。このパルスジ
ェネレータの波形処理回路1は、第4図に示したパルス
ジェネレータの波形処理回路PHSに代えて用いるもので
ある。すなわち、下記に説明するように、パルスジェネ
レータの波形処理回路1は、第2図に示す回路構成によ
って、パルスジェネレータPGから出力されたA相パルス
信号E1とB相パルス信号E2とを入力し、モータ制御回
路MDRCから反転信号VACKを入力して、モータ制御回路MD
RCに方向判別信号DiRと移動量信号▲▼とを出力
するものである。
パルスジェネレータの波形処理回路1は、第2図に示
すように、3個のDフリップフロップ回路3,5,7と、イ
ンバータ9と、2個の排他的OR回路11,13と、第3図の
タイミングチャートに示すようなクロック信号CLKを出
力するクロック信号供給器15とから構成されている。
Dフリップフロップ回路3,5は、クロック信号供給器1
5から出力されるクロック信号CLKを動作クロックとして
おり、Dフリップフロップ回路3はインバータ9を介し
て入力し、Dフリップフロップ回路5はそのまま入力す
る。
インバータ9を介してクロック信号CLKを入力するD
フリップフロップ回路3は、第3図に示すように、クロ
ック信号供給器15から出力されたクロック信号CLKの立
ち上がりで、反転信号VACKをラッチして、その出力であ
る出力信号Q1を反転信号VACKと同一レベルにする。す
なわち、クロック信号CLKが立ち上がったとき、反転信
号VACKが第3図にで示すように「高レベル」であれ
ば、出力信号Q1を高レベルにし、で示すように反転
信号VACKが「低レベル」であれば、出力信号Q1を低レ
ベルにする。
クロック信号CLKをそのまま入力するDフリップフロ
ップ回路5は、第3図の,で示すように、クロック
信号CLKの立ち上がりでA相パルス信号E1をラッチし、
その出力である出力信号Q2をA相パルス信号E1と同一
レベルにする。
排他的OR回路13は、出力信号Q1と出力信号Q2との排
他的ORを出力としており、これを移動量信号▲▼
として出力する。すなわち、第3図に示すように、排他
的OR回路13は、出力信号Q1と出力信号Q2とが同一であ
る間のみ、低レベルの移動量信号▲▼を出力す
る。
この移動量信号▲▼は、モータ制御回路MDRCに
加えられるとともに、Dフリップフロップ回路7にクロ
ック信号として供給される。Dフリップフロップ回路7
は、B相パルス信号E2を入力し、第3図の,に示
すように、移動量信号▲▼の立ち上がりで、B相
パルス信号E2をラッチして、その出力である出力信号
Q3をB相パルス信号E2と同一レベルにする。
排他的OR回路11には、出力信号Q1,Q3が入力され、方
向判別信号DiRが出力される。すなわち、排他的OR回路1
1は、第3図に示すように、両信号Q1,Q3が同一である
間のみ、低レベルの方向判別信号DiRを出力する。
以上に説明した回路構成により、パルスジェネレータ
の波形処理回路1は、下記に示すようなタイミングでA,
B相パルス信号E1,E2と反転信号VACKとを入力し、第3
図に示し下記に説明するように、それぞれのタイミング
に応じた方向判別信号DiRと移動量信号▲▼とを
出力する。
第3図の時間T4にて示すように、A相パルス信号E1
と反転信号VACKとが同時に反転した場合には、これらの
反転後、次にクロック信号CLKが立ち上がった時間T5か
ら立ち上がる時間T6まで、移動量信号▲▼が高
レベルから低レベルになり、方向判別信号DiRが反転す
る。すなわち、A相パルス信号E1と反転信号VACKとが
同時に反転した場合には、この反転の直後にクロック信
号CLKのパルス幅Tcと同一のパルス幅を有する移動量信
号▲▼が出力される。
第3図の時間T1に示すように、A相パルス信号E1が
反転する前の時間T0に反転信号VACKが反転している場
合には、A相パルス信号E1が時間T1で入力後、次にク
ロック信号CLKが立ち上がった時間T2で、移動量信号▲
▼が高レベルから低レベルに反転し、次いで方向
判別信号DiRが反転する。時間T2にてクロック信号CLK
が立ち上がった後、次にこのクロック信号CLKが立ち下
がった時間T3で、移動量信号▲▼が低レベルか
ら高レベルに反転し、次いで方向判別信号DiRが反転す
る。すなわち、反転信号VACKが反転してからA相パルス
信号E1が反転した場合には、A相パルス信号E1の反転
後、次にクロック信号CLKが立ち上がってから、立ち下
がるまでの間、低レベルの移動量信号▲▼とそれ
までの状態から反転した方向判別信号DiRとが出力され
る。
第3図の時間T7にて示すように、A相パルス信号E1
が、反転信号VACKが反転する時間T9より先に反転した
場合には、時間T7にてA相パルス信号E1が反転後、次
にクロック信号CLKが立ち下がった時間T8で、移動量信
号▲▼が高レベルから低レベルになり、次いで方
向判別信号DiRが反転する。時間T8にて、移動量信号▲
▼と方向判別信号DiRとが反転後、時間T9に示す
ように、反転信号VACKの反転を待って、次にクロック信
号CLKの立ち上がった時間T10で、移動量信号▲
▼と方向判別信号DiRとが元のレベルに戻る。すなわ
ち、A相パルス信号にE1が反転信号VACKより先に反転
した場合には、A相パルス信号E1が反転後、クロック
信号CLKの立ち下がりでまで移動量信号▲▼を反
転しておき、次に反転信号VACKの反転を待って、次のク
ロック信号CLKの立ち上がりの移動量信号▲▼を
元に戻す。したがって、この場合には、クロック信号CL
Kのパルス幅Tc以上のパルス幅を有する移動量信号▲
▼が出力される。
パルスジェネレータの波形処理回路1から移動量信号
▲▼と方向判別信号DiRを入力するモータ制御回
路MDRCは、移動量信号▲▼の立ち上がりによって
下記に示す割り込み処理を開始する。
まず、方向判別信号DiRの状態をモニタして、モータD
CMの回転方向を判断する。次いで、モータDCMの回転方
向に基づいて、モータDCMの回転位置を示す値を「1」
だけ増加、又は減少する。
モータDCMの回転位置を示す値の増減後、反転信号VAC
Kを反転して、移動量信号▲▼の立ち上がりによ
る割り込み処理を一旦終了する。
以上に説明したように、本実施例のパルスジェネレー
タの波形処理回路1は、A相パルス信号E1と反転信号V
ACKとのタイミングに拘らずモータ制御回路MDRCが信号
として認識する所定のパルス幅Tc以上の移動量信号▲
▼を出力する。したがって、パルスジェネレータの
波形処理回路1は、モータ制御回路MDRCが誤認すること
のない信号を出力することから、モータ制御回路MDRCに
よるモータDCMの位置や速度制御の信頼性を向上すると
いう極めて優れた効果を奏する。
そのうえモータ制御回路MDRCは、移動量信号▲
▼の受け入れ待ち状態を示す反転信号VACKの反転を、A
相パルス信号E1が出力される所定時間以上前に必ず行
なう必要がなくなる。したがって、従来のように、A相
パルス信号E1が出力されると予想される所定時間以上
前に、予め反転信号VACKを反転させておく必要がなくな
ることから、従来の待ち時間分だけA相パルス信号E1
の出力間隔を短縮することができる。すなわち、同一性
能のモータ制御回路MDRで、より高回転の回転数制御が
できるという優れた効果を奏する。
なお、本発明は上記実施例に限定されるものでなく、
本発明の要旨を変更しない範囲で種々な態様の実施が可
能である。
[発明の効果] 本発明のパルスジェネレータの波形処理回路は、反転
信号が入力するときと、パルス信号が入力するときとに
所定以上の位相差があるようにすることで、移動量信号
が出力される期間が所定時間以上になるようにしてい
る。この結果、移動量信号として制御回路が認識するパ
ルス幅を必ず確保できる。これにより、移動量信号が消
失したり、あるいはノイズと誤認されることがなくな
り、信頼性が向上するという極めて優れた効果を奏す
る。
そのうえ、制御回路が出力する反転信号とパルス信号
との位相差が所定パルス幅以上になるように、反転信号
を早めに出力する必要がなくなることから、パルスジェ
ネレータから出力されるパルス信号の周波数をより高く
することができる。この結果、より高い移動速度を有す
る検出対象物の位置や速度の制御が可能になったり、あ
るいはより細かな単位移動量の制御が可能になるという
優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明のパルスジェネレータの波形処理回路の
基本的構成を例示する構成図、第2図は実施例のパルス
ジェネレータの波形処理回路の回路構成図、第3図はそ
のタイミングチャート、第4図は従来例のモータの駆動
装置の構成図、第5図ないし第7図はそのタイミングチ
ャートである。 MA……パルスジェネレータ、MB……制御回路、MC……第
1ラッチ手段、MD……第2ラッチ手段、ME……クロック
手段、MF……ラッチ信号供給手段、PGHS,1……パルスジ
ェネレータの波形処理回路、3,5,7……Dフリップフロ
ップ回路、9……インバータ、11,13……排他的OR回
路、15……クロック信号供給器

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】検出対象物の移動に伴って、パルス信号を
    出力するパルスジェネレータと、 上記検出対象物の単位移動量に対応した移動量信号を入
    力して、上記移動量信号を入力する毎に所定の処理を実
    行するとともに、次の移動量信号の入力が可能になると
    状態が反転する反転信号を出力する制御回路と の間に介装され、 上記制御回路から出力された反転信号と、上記パルスジ
    ェネレータから出力されたパルス信号とのレベル関係に
    基づいて移動量信号を生成し、該移動量信号を上記制御
    回路に出力するパルスジェネレータの波形処理回路おい
    て、 上記反転信号を入力する信号ラインに介装された第1ラ
    ッチ手段と、 上記パルス信号を入力する信号ラインに介装された第2
    ラッチ手段と、 所定パルス幅のクロック信号を出力するクロック手段
    と、 該クロック信号を異なる位相で上記第1,第2ラッチ手段
    にラッチ信号として加えるラッチ信号供給手段と を備えることを特徴とするパルスジェネレータの波形処
    理回路。
JP21818789A 1989-08-24 1989-08-24 パルスジェネレータの波形処理回路 Expired - Lifetime JP2712609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21818789A JP2712609B2 (ja) 1989-08-24 1989-08-24 パルスジェネレータの波形処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21818789A JP2712609B2 (ja) 1989-08-24 1989-08-24 パルスジェネレータの波形処理回路

Publications (2)

Publication Number Publication Date
JPH0381607A JPH0381607A (ja) 1991-04-08
JP2712609B2 true JP2712609B2 (ja) 1998-02-16

Family

ID=16715978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21818789A Expired - Lifetime JP2712609B2 (ja) 1989-08-24 1989-08-24 パルスジェネレータの波形処理回路

Country Status (1)

Country Link
JP (1) JP2712609B2 (ja)

Also Published As

Publication number Publication date
JPH0381607A (ja) 1991-04-08

Similar Documents

Publication Publication Date Title
US4134073A (en) Clock system having adaptive synchronization feature
JPH06112817A (ja) Pll 周波数シンセサイザ回路
US4870299A (en) Dynamic switching circuit for multiple asynchronous clock sources
US4686677A (en) Apparatus and method for detecting time-related faults
Fredriksen Applications of the closed-loop stepping motor
JP3156269B2 (ja) ディジタル三相pwm波形発生装置
US5216346A (en) Waveform processing circuit for pulse generator
JP2712609B2 (ja) パルスジェネレータの波形処理回路
JPH0447765B2 (ja)
US5045715A (en) Circuit for generating stretched clock phases on a cycle by cycle basis
JP2781327B2 (ja) エンコーダー形モータの速度検出装置
US6978186B2 (en) Modular functional block for an electronic control system
US4599600A (en) Conversion of quadrature signals into counter control pulses
US3509366A (en) Data polarity latching system
TW530213B (en) Memory controller and its timing adjustment method
JP2794441B2 (ja) Pwm制御装置
JPH07118926B2 (ja) モ−タのデイジタル制御装置
KR920005004Y1 (ko) 모터의 절대위치 검출회로
JP2714910B2 (ja) フレキシブル・ディスク装置
KR920005890Y1 (ko) 아나로그 입력형 서보드라이버와 모터의 위치 제어용 펄스 분배 회로
JP2521720B2 (ja) エンコ―ダパルス弁別回路
SU1474593A1 (ru) Многокоординатна система программного управлени
JP3248698B2 (ja) Pwm信号生成装置
KR0178494B1 (ko) 클럭신호 조절기를 가진 비동기 리셋 신호 동기장치
JPS63144624A (ja) パルス数計数方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20071031

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

EXPY Cancellation because of completion of term