JP2711794B2 - 半導体素子の電極パターン構造 - Google Patents
半導体素子の電極パターン構造Info
- Publication number
- JP2711794B2 JP2711794B2 JP5171074A JP17107493A JP2711794B2 JP 2711794 B2 JP2711794 B2 JP 2711794B2 JP 5171074 A JP5171074 A JP 5171074A JP 17107493 A JP17107493 A JP 17107493A JP 2711794 B2 JP2711794 B2 JP 2711794B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pattern
- gate
- main electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は主として自己消弧型電力
用半導体素子の分野に関し、特に静電誘導サイリスタ、
静電誘導トランジスタ、ゲートターンオフサイリスタに
おけるゲート電極側主電極パターンに特徴を有し、スイ
ッチング動作において発生する損失を低減化し、遮断電
力能力を向上させる半導体素子の電極パターン構造に関
する。
用半導体素子の分野に関し、特に静電誘導サイリスタ、
静電誘導トランジスタ、ゲートターンオフサイリスタに
おけるゲート電極側主電極パターンに特徴を有し、スイ
ッチング動作において発生する損失を低減化し、遮断電
力能力を向上させる半導体素子の電極パターン構造に関
する。
【０００２】
【従来の技術】従来の電力用半導体素子の電極パターン
構造としては、図７に示す放射パターンが一般的であ
る。しかるに、放射状パターンにおいては、円の中心に
向かい主電極単位セグメント１を配置するので同一円周
上の主電極単位セグメント１間の距離は内周側の距離Ｌ
0 よりも外周側の距離Ｌの方が長く必要となる。そのた
め特に円の中央側で主電極単位セグメント１を配置する
のに余分なゲート電極面積を必要となり、ウエーハ全体
として面積利用効率が悪くなっている。主電極単位セグ
メント１の主電極の面積利用効率が低いと主電極単位セ
グメント１毎に高負荷の電流が流れることがある。その
結果、オン電圧が上昇し、サージ電流耐量も低くなる。
更に、主電極単位セグメント１毎の遮断電流密度が大き
くなり、可制御電流耐量制限されることになる。また素
子の発熱時において熱抵抗が高いため、放熱に必要な低
熱抵抗化を図ることが難しく、ターンオフ性能が劣って
いる。
構造としては、図７に示す放射パターンが一般的であ
る。しかるに、放射状パターンにおいては、円の中心に
向かい主電極単位セグメント１を配置するので同一円周
上の主電極単位セグメント１間の距離は内周側の距離Ｌ
0 よりも外周側の距離Ｌの方が長く必要となる。そのた
め特に円の中央側で主電極単位セグメント１を配置する
のに余分なゲート電極面積を必要となり、ウエーハ全体
として面積利用効率が悪くなっている。主電極単位セグ
メント１の主電極の面積利用効率が低いと主電極単位セ
グメント１毎に高負荷の電流が流れることがある。その
結果、オン電圧が上昇し、サージ電流耐量も低くなる。
更に、主電極単位セグメント１毎の遮断電流密度が大き
くなり、可制御電流耐量制限されることになる。また素
子の発熱時において熱抵抗が高いため、放熱に必要な低
熱抵抗化を図ることが難しく、ターンオフ性能が劣って
いる。
【０００３】更に図７の放射状パターンにおいては、同
一円周上にある主電極単位セグメント１間距離はＬ0 ＜
Ｌであり、また、このパターンを拡張した場合、他の円
周上に至ると、更にこの間隔は一定化していない。従っ
て、特に埋込みゲート構造を有する静電誘導型半導体素
子の製造においては、主電極単位セグメント１間距離が
均等でないためにエッチング精度が低下する。
一円周上にある主電極単位セグメント１間距離はＬ0 ＜
Ｌであり、また、このパターンを拡張した場合、他の円
周上に至ると、更にこの間隔は一定化していない。従っ
て、特に埋込みゲート構造を有する静電誘導型半導体素
子の製造においては、主電極単位セグメント１間距離が
均等でないためにエッチング精度が低下する。
【０００４】
【発明が解決しようとする課題】本発明の目的は静電誘
導サイリスタ、ゲートターンオフサイリスタ等のスイッ
チング動作において発生する損失を低減化し、かつ遮断
電流能力を向上させる半導体素子の電極パターン構造を
提供することにある。
導サイリスタ、ゲートターンオフサイリスタ等のスイッ
チング動作において発生する損失を低減化し、かつ遮断
電流能力を向上させる半導体素子の電極パターン構造を
提供することにある。
【０００５】
【課題を解決するための手段】本発明は、静電誘導サイ
リスタ、ゲートターンオフサイリスタ等のカソード電極
構造において、上主電極側における多数の主電極単位セ
グメントの有効面積を効率良くとることができること、
及び上主電極側のゲート掘出しエッチングが精度良く進
行するように主電極単位セグメントの配置を改善するこ
とにより、スイッチング損失を低減化し、かつ高周波ス
イッチング動作における電流遮断能力を向上させる半導
体素子の電極パターン構造に特徴を有する。従って、本
発明の構成は以下に示す通りである。即ち、半導体単結
晶の六結晶方位を基準とした各方位に主電極単位セグメ
ントの方向をそろえて配置し、基本パターンを６０°ず
つ６回、回転配置し、かつＶ字形状に各レーンを複数層
重なり配置し、回転中央或いはパターン外周部におい
て、ゲート電極の外部引き出し用電極を有し、前記主電
極単位セグメント間に前記ゲート電極を配置する半導体
素子の電極パターン構造において、 前記主電極単位セグ
メント間距離ｍはウエーハ全体にわたり均等に配置さ
れ、 前記主電極単位セグント間の前記ゲート電極は１／
６分割毎に一定方向に配置されて、前記回転中央或いは
前記パターン外周部の前記外部引き出し用電極に至る径
路が直線的な径路を通ることを特徴とする半導体素子の
電極パターン構造としての構成を有する。
リスタ、ゲートターンオフサイリスタ等のカソード電極
構造において、上主電極側における多数の主電極単位セ
グメントの有効面積を効率良くとることができること、
及び上主電極側のゲート掘出しエッチングが精度良く進
行するように主電極単位セグメントの配置を改善するこ
とにより、スイッチング損失を低減化し、かつ高周波ス
イッチング動作における電流遮断能力を向上させる半導
体素子の電極パターン構造に特徴を有する。従って、本
発明の構成は以下に示す通りである。即ち、半導体単結
晶の六結晶方位を基準とした各方位に主電極単位セグメ
ントの方向をそろえて配置し、基本パターンを６０°ず
つ６回、回転配置し、かつＶ字形状に各レーンを複数層
重なり配置し、回転中央或いはパターン外周部におい
て、ゲート電極の外部引き出し用電極を有し、前記主電
極単位セグメント間に前記ゲート電極を配置する半導体
素子の電極パターン構造において、 前記主電極単位セグ
メント間距離ｍはウエーハ全体にわたり均等に配置さ
れ、 前記主電極単位セグント間の前記ゲート電極は１／
６分割毎に一定方向に配置されて、前記回転中央或いは
前記パターン外周部の前記外部引き出し用電極に至る径
路が直線的な径路を通ることを特徴とする半導体素子の
電極パターン構造としての構成を有する。
【０００６】或いはまた、前記主電極単位セグメントの
長手方向の長さｋは、前記回転中央及び前記パターン外
周部において段階的にそれぞれ前記回転中央及び前記パ
ターン外周部の円弧に沿って調整して形成され、前記ウ
エーハ全面にわたって均一に前記主電極単位セグメント
が配置されたことを特徴とする半導体素子の電極パター
ン構造としての構成を有する。
長手方向の長さｋは、前記回転中央及び前記パターン外
周部において段階的にそれぞれ前記回転中央及び前記パ
ターン外周部の円弧に沿って調整して形成され、前記ウ
エーハ全面にわたって均一に前記主電極単位セグメント
が配置されたことを特徴とする半導体素子の電極パター
ン構造としての構成を有する。
【０００７】或いはまた、前記半導体素子は埋込みゲー
ト型静電誘導サイリスタであることを特徴とする半導体
素子の電極パターン構造としての構成を有する。
ト型静電誘導サイリスタであることを特徴とする半導体
素子の電極パターン構造としての構成を有する。
【０００８】或いはまた、前記半導体素子はゲートター
ンオフサイリスタであることを特徴とする半導体素子の
電極パターン構造としての構成を有する。
ンオフサイリスタであることを特徴とする半導体素子の
電極パターン構造としての構成を有する。
【０００９】
【作用】図１は本発明の半導体素子の電極パターン構造
の模式図（１／６分割部分）を示す。本発明の半導体素
子の電極パターン構造においては、主電極単位セグメン
ト１の間の距離ｍが均等に配置されており、ゲート溝堀
りエッチングにおいて、等しく均一にエッチャントが供
給される。同一面積に供給される活性なエッチャントは
均一なエッチング領域が連続する程、均等に作用する。
本発明の半導体素子の電極パターン構造においては、主
電極単位セグメント１間距離ｍは、パターンを大きく拡
張した大口径ウエーハ上に配置する場合においても均等
にとれるため、均一エッチングが可能となる。
の模式図（１／６分割部分）を示す。本発明の半導体素
子の電極パターン構造においては、主電極単位セグメン
ト１の間の距離ｍが均等に配置されており、ゲート溝堀
りエッチングにおいて、等しく均一にエッチャントが供
給される。同一面積に供給される活性なエッチャントは
均一なエッチング領域が連続する程、均等に作用する。
本発明の半導体素子の電極パターン構造においては、主
電極単位セグメント１間距離ｍは、パターンを大きく拡
張した大口径ウエーハ上に配置する場合においても均等
にとれるため、均一エッチングが可能となる。
【００１０】
【実施例】Ｓｉ単結晶の六方位を基準に主電極単位セグ
メント１の長手方向を図２，図３に示すように配置し
た。即ち、図２は本発明の半導体素子の電極パターン構
造においてウエーハの１／６分割分における主電極単位
セグメント１を多数同一方向に配列した様子を示してい
る。図３は本発明の半導体素子の電極パターン構造のウ
エーハ全体の様子を模式的に示している。図２，３にお
いて、＊０，＊１，１０，１１，２０，２１，３０，３
１，４０，４１，５０，５１，６０，６１等はウエーハ
上における対称な電極パターンの番地を示すラベルを示
している。更に図４は実際に直径約４０ｍｍφの埋込み
ゲート型静電誘導サイリスタに適用した場合の表面チッ
プ写真である。同一ペレット径（直径３５ｍｍ）におい
て、放射状パターンに比べて、非掘り出し部分、即ち、
主電極面積が増加している点に特徴を有する。また図２
乃至図４に示すように、主電極単位セグメント１間距離
ｍが均等であるため、ゲート溝堀りエッチングの精度が
上昇する配置パターンとなっている。即ち、等しく均一
にエッチャントが供給されるため、同一面積に供給され
る活性なエッチャントは均一なエッチング領域が連続す
る程均等に作用するからである。また上記実施例では、
主電極単位セグメント１間のゲート電極が１／６分割毎
に一定方向に配置されており、ウエーハ中央部及び周辺
部のゲート引き出し電極に至る距離が直線的な径路を通
ることから、ゲート電流の引き出し効率が良い。
メント１の長手方向を図２，図３に示すように配置し
た。即ち、図２は本発明の半導体素子の電極パターン構
造においてウエーハの１／６分割分における主電極単位
セグメント１を多数同一方向に配列した様子を示してい
る。図３は本発明の半導体素子の電極パターン構造のウ
エーハ全体の様子を模式的に示している。図２，３にお
いて、＊０，＊１，１０，１１，２０，２１，３０，３
１，４０，４１，５０，５１，６０，６１等はウエーハ
上における対称な電極パターンの番地を示すラベルを示
している。更に図４は実際に直径約４０ｍｍφの埋込み
ゲート型静電誘導サイリスタに適用した場合の表面チッ
プ写真である。同一ペレット径（直径３５ｍｍ）におい
て、放射状パターンに比べて、非掘り出し部分、即ち、
主電極面積が増加している点に特徴を有する。また図２
乃至図４に示すように、主電極単位セグメント１間距離
ｍが均等であるため、ゲート溝堀りエッチングの精度が
上昇する配置パターンとなっている。即ち、等しく均一
にエッチャントが供給されるため、同一面積に供給され
る活性なエッチャントは均一なエッチング領域が連続す
る程均等に作用するからである。また上記実施例では、
主電極単位セグメント１間のゲート電極が１／６分割毎
に一定方向に配置されており、ウエーハ中央部及び周辺
部のゲート引き出し電極に至る距離が直線的な径路を通
ることから、ゲート電流の引き出し効率が良い。
【００１１】 一般に、ゲート掘り出しエッチング精度と
可制御耐量との関係を論じた文献は多数存在している。
例えば、高橋らによる、“２．５ｋＶ２０００Ａ逆導通
型ＧＴＯサイリスタ”と題する電気学会電子デバイス・
半導体電力変換合同研究会，ＥＤＤ−８６−５，ｐｐ．
５１−６０，１９８６がある。ＧＴＯにおいてゲートエ
ッチングに伴なうゲートインピーダンスのばらつきを減
少させることによって２０００Ａの可制御を達成してい
る。
可制御耐量との関係を論じた文献は多数存在している。
例えば、高橋らによる、“２．５ｋＶ２０００Ａ逆導通
型ＧＴＯサイリスタ”と題する電気学会電子デバイス・
半導体電力変換合同研究会，ＥＤＤ−８６−５，ｐｐ．
５１−６０，１９８６がある。ＧＴＯにおいてゲートエ
ッチングに伴なうゲートインピーダンスのばらつきを減
少させることによって２０００Ａの可制御を達成してい
る。
【００１２】 本発明の実施例においては埋込みゲート型
静電誘導サイリスタのゲート溝堀りエッチングには、本
発明者らによって考案されたエッチング装置を使用し
た。即ち、「エッチング装置」実公平２−９５４８号公
報、「エッチング装置」実公平１−４３８６３号公報、
「エッチング装置」実公昭６３−３６０４６号公報に開
示されたエッチング装置である。
静電誘導サイリスタのゲート溝堀りエッチングには、本
発明者らによって考案されたエッチング装置を使用し
た。即ち、「エッチング装置」実公平２−９５４８号公
報、「エッチング装置」実公平１−４３８６３号公報、
「エッチング装置」実公昭６３−３６０４６号公報に開
示されたエッチング装置である。
【００１３】 本発明の実施例においては、直径３５ｍｍ
φにおいて放射型パターンに比べて非掘り出し部、即
ち、主電極面積が３．５／２．８＝１．２５倍に上昇
し、１５μｍ〜２５μｍのゲートの溝堀りエッチングに
おける精度は、従来の放射状パターンにおける約２．４
μｍのばらつきが０．２３μｍ程度と抑制され向上して
いる。
φにおいて放射型パターンに比べて非掘り出し部、即
ち、主電極面積が３．５／２．８＝１．２５倍に上昇
し、１５μｍ〜２５μｍのゲートの溝堀りエッチングに
おける精度は、従来の放射状パターンにおける約２．４
μｍのばらつきが０．２３μｍ程度と抑制され向上して
いる。
【００１４】 図５は従来の放射状パターンと本発明の実
施例における半導体素子の電極パターン構造のエッチン
グばらつきを比較したものである。１５μｍ乃至２５μ
ｍのゲート溝堀りエッチングの目標値に対して、従来の
放射状パターンでは２μｍ〜３μｍのばらつきが存在す
るのに対して、本発明においては０．５μｍ以下となっ
ている。
施例における半導体素子の電極パターン構造のエッチン
グばらつきを比較したものである。１５μｍ乃至２５μ
ｍのゲート溝堀りエッチングの目標値に対して、従来の
放射状パターンでは２μｍ〜３μｍのばらつきが存在す
るのに対して、本発明においては０．５μｍ以下となっ
ている。
【００１５】 直径約４０ｍｍφの埋込みゲート型静電誘
導サイリスタを本発明による半導体素子の電極パターン
構造を用いて試作した結果によると、従来の放射状パタ
ーンに比べて熱抵抗が約７５％に減少し、放熱効率が向
上した。また、上述の如く主電極単位セグメント加工精
度が向上したことと主電極単位セグメント毎の電流密度
が下がったため、可制御電流耐量が９３０Ａ／６２２．
５Ａ≒１．５倍に向上した。図６は従来型放射状パター
ンを用いた場合と、本発明の半導体素子の電極パターン
構造を用いた場合の埋込みゲート型静電誘導サイリスタ
における可制御電流を比較したものである。複数のサン
プルにおいていずれも本発明の電極パターン構造の方が
可制御耐量が向上していることがわかる。測定条件はＶ
D ＝１２５０Ｖ，ＩT ＝３００Ａ，Ｔj ＝１２５℃繰り
返し周波数７ｋＨｚである。更に同一条件において、ス
イッチング損失を評価した結果、オン電圧ＶTMはともに
３．５Ｖ、ターンオフ損失ＥOFF ＝１３０（ｍＪ／パル
ス）であるのに対して、ターンオン損失ＥONは従来型放
射状パターンでは１００（ｍＪ／パルス）に対して本発
明の半導体素子の電極パターン構造では６０（ｍＪ／パ
ルス）となり、ターンオン損失が４０％低減され、全体
として素子損失が低減できた。
導サイリスタを本発明による半導体素子の電極パターン
構造を用いて試作した結果によると、従来の放射状パタ
ーンに比べて熱抵抗が約７５％に減少し、放熱効率が向
上した。また、上述の如く主電極単位セグメント加工精
度が向上したことと主電極単位セグメント毎の電流密度
が下がったため、可制御電流耐量が９３０Ａ／６２２．
５Ａ≒１．５倍に向上した。図６は従来型放射状パター
ンを用いた場合と、本発明の半導体素子の電極パターン
構造を用いた場合の埋込みゲート型静電誘導サイリスタ
における可制御電流を比較したものである。複数のサン
プルにおいていずれも本発明の電極パターン構造の方が
可制御耐量が向上していることがわかる。測定条件はＶ
D ＝１２５０Ｖ，ＩT ＝３００Ａ，Ｔj ＝１２５℃繰り
返し周波数７ｋＨｚである。更に同一条件において、ス
イッチング損失を評価した結果、オン電圧ＶTMはともに
３．５Ｖ、ターンオフ損失ＥOFF ＝１３０（ｍＪ／パル
ス）であるのに対して、ターンオン損失ＥONは従来型放
射状パターンでは１００（ｍＪ／パルス）に対して本発
明の半導体素子の電極パターン構造では６０（ｍＪ／パ
ルス）となり、ターンオン損失が４０％低減され、全体
として素子損失が低減できた。
【００１６】 このことから、高周波動作領域が拡大し、
使用電流範囲の拡大を図ることが可能となった。ターン
オンスイッチング時間の比較を表１に示す。スイッチン
グ時間については、ターンオンライズタイム（ｔr ）が
３割低減化され、またターンオンディレイタイム
（ｔd ）も同じく３割低減化できた。これは、大口径
化、多セグメント配置により、ターンオンディレイタイ
ムｔd が増大する現象を抑制できることとなる。つま
り、大口径化にも大きく寄与するものである。
使用電流範囲の拡大を図ることが可能となった。ターン
オンスイッチング時間の比較を表１に示す。スイッチン
グ時間については、ターンオンライズタイム（ｔr ）が
３割低減化され、またターンオンディレイタイム
（ｔd ）も同じく３割低減化できた。これは、大口径
化、多セグメント配置により、ターンオンディレイタイ
ムｔd が増大する現象を抑制できることとなる。つま
り、大口径化にも大きく寄与するものである。
【００１７】
【表１】
【００１８】本発明の実施例による電極パターン構造
は、この基本パターンのままで大口径化が可能であるこ
とは明らかである。他の静電誘導型デバイス或いはＧＴ
Ｏサイリスタ等にも適用可能である。
は、この基本パターンのままで大口径化が可能であるこ
とは明らかである。他の静電誘導型デバイス或いはＧＴ
Ｏサイリスタ等にも適用可能である。
【００１９】
【発明の効果】本発明の半導体素子の電極パターン構造
によれば、ゲート溝堀りエッチング精度が向上し、主電
極単位セグメント毎の電流密度が下がったため、可制御
電流耐量が向上するという効果がある。またターンオン
損失が改善され、全体として素子損失の低減化が図れる
という効果がある。
によれば、ゲート溝堀りエッチング精度が向上し、主電
極単位セグメント毎の電流密度が下がったため、可制御
電流耐量が向上するという効果がある。またターンオン
損失が改善され、全体として素子損失の低減化が図れる
という効果がある。
【図１】本発明の半導体素子の電極パターン構造の模式
図（１／６分割部分）
図（１／６分割部分）
【図２】本発明の半導体素子の電極パターン構造の模式
図であって、多層に各レーンが形成された構造例（模式
図）
図であって、多層に各レーンが形成された構造例（模式
図）
【図３】ウエーハ全体における本発明の半導体素子の電
極パターン構造例
極パターン構造例
【図４】試作された２５００Ｖ−３００Ａ級埋込みゲー
ト型静電誘導サイリスタ（直径４０ｍｍφ）の表面チッ
プ写真
ト型静電誘導サイリスタ（直径４０ｍｍφ）の表面チッ
プ写真
【図５】本発明の半導体素子の電極パターン構造と従来
型放射状パターンとのエッチングばらつきの比較図
型放射状パターンとのエッチングばらつきの比較図
【図６】本発明の半導体素子の電極パターン構造と従来
型放射状パターンとの可制御電流の比較図
型放射状パターンとの可制御電流の比較図
【図７】従来の放射状パターンの模式的構造例（一部）
１ 主電極単位セグメント Ｌ0 ，Ｌ，ｍ 主電極単位セグメント間距離ｋ 主電極単位セグメントの長手方向の長さ θ 角度 ＊０，＊１，１０，１１，２０，２１，３０，３１，４
０，４１，５０，５１，６０，６１ 対称な電極パター
ンのラベル
０，４１，５０，５１，６０，６１ 対称な電極パター
ンのラベル
Claims (4)
- 【請求項１】 半導体単結晶の六結晶方位を基準とした
各方位に主電極単位セグメントの方向をそろえて配置
し、基本パターンを６０°ずつ６回、回転配置し、かつ
Ｖ字形状に各レーンを複数層重なり配置し、回転中央或
いはパターン外周部において、ゲート電極の外部引き出
し用電極を有し、前記主電極単位セグメント間に前記ゲ
ート電極を配置する半導体素子の電極パターン構造にお
いて、 前記主電極単位セグメント間距離ｍはウエーハ全体にわ
たり均等に配置され、 前記主電極単位セグント間の前記ゲート電極は、１／６
分割毎に一定方向に配置されて、前記回転中央或いは前
記パターン外周部の前記外部引き出し用電極に至る径路
が直線的な径路を通る ことを特徴とする半導体素子の電
極パターン構造。 - 【請求項２】 前記主電極単位セグメントの長手方向の
長さｋは、前記回転中央及び前記パターン外周部におい
て段階的にそれぞれ前記回転中央及び前記パターン外周
部の円弧に沿って調整して形成され、前記ウエーハ全面
にわたって均一に前記主電極単位セグメントが配置され
たことを特徴とする請求項１記載の半導体素子の電極パ
ターン構造。 - 【請求項３】 前記半導体素子は埋込みゲート型静電誘
導サイリスタであることを特徴とする請求項１記載の半
導体素子の電極パターン構造。 - 【請求項４】 前記半導体素子はゲートターンオフサイ
リスタであることを特徴とする請求項１記載の半導体素
子の電極パターン構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171074A JP2711794B2 (ja) | 1993-06-17 | 1993-06-17 | 半導体素子の電極パターン構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171074A JP2711794B2 (ja) | 1993-06-17 | 1993-06-17 | 半導体素子の電極パターン構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778967A JPH0778967A (ja) | 1995-03-20 |
| JP2711794B2 true JP2711794B2 (ja) | 1998-02-10 |
Family
ID=15916542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5171074A Expired - Fee Related JP2711794B2 (ja) | 1993-06-17 | 1993-06-17 | 半導体素子の電極パターン構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2711794B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113373A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
| JP2822614B2 (ja) * | 1990-06-12 | 1998-11-11 | 株式会社明電舎 | ゲートターンオフサイリスタ |
-
1993
- 1993-06-17 JP JP5171074A patent/JP2711794B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778967A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09232597A (ja) | ダイオード及び電力変換装置 | |
| US5936267A (en) | Insulated gate thyristor | |
| JP2711794B2 (ja) | 半導体素子の電極パターン構造 | |
| JP3580794B2 (ja) | 電力用スイッチング半導体装置 | |
| JP2003124455A (ja) | ターンオフ高性能半導体デバイス | |
| JP5418067B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3480901B2 (ja) | 圧接形半導体素子および電力変換装置 | |
| JPH01253274A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPH06117942A (ja) | 半導体装置 | |
| EP0862220A1 (en) | Semiconductor switching device and a power converter using the same and a drive method therefor | |
| JPS63186473A (ja) | ゲ−トタ−ンオフサイリスタ | |
| EP3925009B1 (en) | Integrated gate-commutated thyristor (igct) | |
| JP2000174257A (ja) | 半導体制御整流素子 | |
| JPH098280A (ja) | 半導体装置及びそれを用いたインバータ装置 | |
| EP0631321A1 (en) | Gate turn-off thyristor | |
| JP3109796B2 (ja) | 自己消弧デバイス | |
| JP4006852B2 (ja) | 横型ｍｏｓサイリスタ | |
| JPS63265465A (ja) | 半導体装置 | |
| JPS6223165A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0360160A (ja) | 自己消弧形サイリスタ | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JPH02126675A (ja) | ゲートターンオフサイリスタ | |
| JPH0476219B2 (ja) | ||
| CA1040745A (en) | Semiconductor switching device having unusual shorted emitter configuration | |
| JPH07176720A (ja) | 電界緩和分離構造を有する逆導通型サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |