JP2706226B2 - ４：３映像信号を１６：９画面上に表示する映像信号変換方法 - Google Patents
４：３映像信号を１６：９画面上に表示する映像信号変換方法Info
- Publication number
- JP2706226B2 JP2706226B2 JP7030651A JP3065195A JP2706226B2 JP 2706226 B2 JP2706226 B2 JP 2706226B2 JP 7030651 A JP7030651 A JP 7030651A JP 3065195 A JP3065195 A JP 3065195A JP 2706226 B2 JP2706226 B2 JP 2706226B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pixels
- pixel
- screen
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/913—Letterbox, e.g. display 16:9 aspect ratio image on 4:3 screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Television Systems (AREA)
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は映像信号変換方法に関
し、特に、４：３縦横比の映像信号を１６：９縦横比の
画面上に表示するための映像信号変換方法に関する。
し、特に、４：３縦横比の映像信号を１６：９縦横比の
画面上に表示するための映像信号変換方法に関する。
【０００２】
【従来の技術】人が最高度に臨場感を感じられる画面の
縦横比は１６：９であるが、一般的なテレビジョンで利
用されている大部分の画面に対する縦横比は４：３であ
る。一方、１６：９縦横比の画面を有するテレビジョ
ン、例えば、ワイドスクリーンテレビジョン等が現われ
視聴者に最高度の臨場感を提供している傾向にある。
縦横比は１６：９であるが、一般的なテレビジョンで利
用されている大部分の画面に対する縦横比は４：３であ
る。一方、１６：９縦横比の画面を有するテレビジョ
ン、例えば、ワイドスクリーンテレビジョン等が現われ
視聴者に最高度の臨場感を提供している傾向にある。
【０００３】図１は、視聴者が最高度の臨場感を感じら
れる１６：９縦横比の画面上に４：３縦横比の映像信号
が表示されることを示す。図１（Ａ）は、４：３縦横比
の映像信号（以下“４：３映像信号”と称する）が１
６：９縦横比の画面（以下“１６：９画面”と称する）
上の中央に何等の処理なく表示されること（以下“セン
ターモード（Ｃｅｎｔｅｒ Ｍｏｄｅ）”と称する）を
示すもので、図１（Ｂ）は、４：３映像信号が１６：９
画面上の左側に何等の処理なくかたよって表示されるこ
と（以下“ポップモード（Ｐｏｐ Ｍｏｄｅ）”と称す
る）を示すものである。しかしながら、４：３映像信号
を１６：９画面上に何等の処理なく表示する場合、元
（Ｏｒｉｇｉｎａｌ）の４：３映像信号が左右に４／３
倍拡がって表示される異化感が発生する問題点がある。
４：３映像信号を異化感なく、１６：９画面上に表示さ
れるようにするための方法が採択され利用されている
が、その代表的な方法で元映像信号を３／４倍圧縮処理
する方法がある。
れる１６：９縦横比の画面上に４：３縦横比の映像信号
が表示されることを示す。図１（Ａ）は、４：３縦横比
の映像信号（以下“４：３映像信号”と称する）が１
６：９縦横比の画面（以下“１６：９画面”と称する）
上の中央に何等の処理なく表示されること（以下“セン
ターモード（Ｃｅｎｔｅｒ Ｍｏｄｅ）”と称する）を
示すもので、図１（Ｂ）は、４：３映像信号が１６：９
画面上の左側に何等の処理なくかたよって表示されるこ
と（以下“ポップモード（Ｐｏｐ Ｍｏｄｅ）”と称す
る）を示すものである。しかしながら、４：３映像信号
を１６：９画面上に何等の処理なく表示する場合、元
（Ｏｒｉｇｉｎａｌ）の４：３映像信号が左右に４／３
倍拡がって表示される異化感が発生する問題点がある。
４：３映像信号を異化感なく、１６：９画面上に表示さ
れるようにするための方法が採択され利用されている
が、その代表的な方法で元映像信号を３／４倍圧縮処理
する方法がある。
【０００４】図２は、元の４：３映像信号を３／４倍圧
縮処理して１６：９画面上に表示するための従来の映像
信号の縦横比変換方法を示す。入力データは書込みクロ
ックＷCLK に同期してメモリ２０に貯蔵され、前記メモ
リ２０に貯蔵されたデータは、書込みクロックＷCLK の
周波数の４／３に該当する周波数を有する読出しクロッ
クＲCLK に同期して出力される。このとき出力されるデ
ータは、元の４：３映像信号が３／４倍圧縮処理された
データであるので１６：９画面上に異化感なく表示され
るようになる。
縮処理して１６：９画面上に表示するための従来の映像
信号の縦横比変換方法を示す。入力データは書込みクロ
ックＷCLK に同期してメモリ２０に貯蔵され、前記メモ
リ２０に貯蔵されたデータは、書込みクロックＷCLK の
周波数の４／３に該当する周波数を有する読出しクロッ
クＲCLK に同期して出力される。このとき出力されるデ
ータは、元の４：３映像信号が３／４倍圧縮処理された
データであるので１６：９画面上に異化感なく表示され
るようになる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに映像信号の縦横比を変換する場合は、互いに異なる
周波数を有する読出しクロックＲCLK 及び書込みクロッ
クＷCLK を利用するために、読出しクロックＲCLK 及び
書込みクロックＷCLK に対する位相同期ループがそれぞ
れ備えられなければならないという問題点がある。ま
た、互いに異なる周波数を有する読出しクロックＲCLK
及び書込みクロックＷCLK を利用する場合は、前記読出
しクロックＲCLK と書込みクロックＷCLK との間、前記
読出しクロックＲCLK と映像信号との間または前記書込
みクロックＷCLK と映像信号との間に高周波の干渉雑音
が発生するという問題点がある。
うに映像信号の縦横比を変換する場合は、互いに異なる
周波数を有する読出しクロックＲCLK 及び書込みクロッ
クＷCLK を利用するために、読出しクロックＲCLK 及び
書込みクロックＷCLK に対する位相同期ループがそれぞ
れ備えられなければならないという問題点がある。ま
た、互いに異なる周波数を有する読出しクロックＲCLK
及び書込みクロックＷCLK を利用する場合は、前記読出
しクロックＲCLK と書込みクロックＷCLK との間、前記
読出しクロックＲCLK と映像信号との間または前記書込
みクロックＷCLK と映像信号との間に高周波の干渉雑音
が発生するという問題点がある。
【０００６】したがって本発明の目的は、４：３映像信
号を単一のクロックを使用して、１６：９画面上に表示
するための映像信号変換方法を提供することにある。本
発明の他の目的は、高周波の干渉雑音の発生なく、４：
３映像信号を１６：９画面上に表示するための映像信号
変換方法を提供することにある。
号を単一のクロックを使用して、１６：９画面上に表示
するための映像信号変換方法を提供することにある。本
発明の他の目的は、高周波の干渉雑音の発生なく、４：
３映像信号を１６：９画面上に表示するための映像信号
変換方法を提供することにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために本発明は、元の４：３映像信号の各画素の間に
二つのゼロを挿入するゼロ画素挿入過程と、前記二つの
ゼロが挿入された各画素の上側及び下側の３／４帯域を
フィルタリングする低域通過フィルタリング過程と、前
記フィルタリングされた各画素を４クロック単位にサン
プリングして前記１６：９画面上に表示する表示過程と
から構成される映像信号変換方法を提供する。
るために本発明は、元の４：３映像信号の各画素の間に
二つのゼロを挿入するゼロ画素挿入過程と、前記二つの
ゼロが挿入された各画素の上側及び下側の３／４帯域を
フィルタリングする低域通過フィルタリング過程と、前
記フィルタリングされた各画素を４クロック単位にサン
プリングして前記１６：９画面上に表示する表示過程と
から構成される映像信号変換方法を提供する。
【０００８】
【実施例】以下、本発明の好適な実施例を添付の図面を
参照して詳細に説明する。下記発明を明確にするため
に、４：３映像信号中の４画素のみを説明する。図３
は、本発明に従って映像信号の縦横比を変換する方法を
示すもので、元映像信号の４画素を３画素に変換するこ
と及び画素変換に従うスペクトルの変化を示す。
参照して詳細に説明する。下記発明を明確にするため
に、４：３映像信号中の４画素のみを説明する。図３
は、本発明に従って映像信号の縦横比を変換する方法を
示すもので、元映像信号の４画素を３画素に変換するこ
と及び画素変換に従うスペクトルの変化を示す。
【０００９】図３（Ａ）は元の４：３映像信号の４画素
を示し、図３（Ｆ）は図３（Ａ）に示される４画素に対
するスペクトルを示す。このとき前記画素に対するサン
プリング周波数はそれぞれ０、ｆｓ、２ｆｓ及び３ｆｓ
であり、各画素は２Ｂの帯域幅を有する。図３（Ｂ）は
前記元映像信号の画素間に二つのゼロの画素が挿入され
たことを示すもので、４画素の元映像信号は１２個の画
素になる。このときゼロ画素挿入は実際のゼロを挿入す
ることではなく、各画素のサンプリング周波数間に二つ
の信号成分を追加することで、実際に映像信号間にゼロ
を挿入することと同一な効果を得ることができる。例え
ば、二つのゼロの挿入は、４：３映像信号の各画素のサ
ンプリング周波数を１／３倍してサンプリング周波数を
変えることにより実現される。図３（Ｇ）は、一番目画
素及び二番目画素と、前記一番目画素と二番目画素との
間に挿入された二つのゼロに対応するスペクトルを示
す。図３（Ｃ）は、元映像信号の４画素のそれぞれが上
側及び下側の３／４Ｂ帯域で低域通過フィルタリングさ
れたことを示すもので、図３（Ｈ）は、それぞれ上側及
び下側の３／４Ｂ帯域で低域通過フィルタリングされた
元映像信号の一番目及び二番目画素に対するスペクトル
を示す。図３（Ｄ）は、低域通過フィルタリングされた
１２個の画素を４クロック単位、すなわち４画素ごとサ
ンプリングすることを示すもので、図３（Ｉ）は、図３
（Ｄ）のようにサンプリングされた画素に対するスペク
トルを示す。図３（Ｆ）及び図３（Ｉ）を参照すると、
元映像信号の４個画素のサンプリング周波数は０、ｆ
ｓ、２ｆｓ及び３ｆｓのようにｆｓの整数倍であるが、
本発明に従って低域通過フィルタリングされ、サンプリ
ングされた画素のサンプリング周波数は、３／４ｆｓ、
６／４ｆｓ、９／４ｆｓ及び３ｆｓ等のように３／４ｆ
ｓの整数倍である。図３（Ｅ）は元映像信号の４画素が
ゼロ挿入、低域通過フィルタリング及びサンプリングさ
れた後結果的に３画素として出力されることを示す。
を示し、図３（Ｆ）は図３（Ａ）に示される４画素に対
するスペクトルを示す。このとき前記画素に対するサン
プリング周波数はそれぞれ０、ｆｓ、２ｆｓ及び３ｆｓ
であり、各画素は２Ｂの帯域幅を有する。図３（Ｂ）は
前記元映像信号の画素間に二つのゼロの画素が挿入され
たことを示すもので、４画素の元映像信号は１２個の画
素になる。このときゼロ画素挿入は実際のゼロを挿入す
ることではなく、各画素のサンプリング周波数間に二つ
の信号成分を追加することで、実際に映像信号間にゼロ
を挿入することと同一な効果を得ることができる。例え
ば、二つのゼロの挿入は、４：３映像信号の各画素のサ
ンプリング周波数を１／３倍してサンプリング周波数を
変えることにより実現される。図３（Ｇ）は、一番目画
素及び二番目画素と、前記一番目画素と二番目画素との
間に挿入された二つのゼロに対応するスペクトルを示
す。図３（Ｃ）は、元映像信号の４画素のそれぞれが上
側及び下側の３／４Ｂ帯域で低域通過フィルタリングさ
れたことを示すもので、図３（Ｈ）は、それぞれ上側及
び下側の３／４Ｂ帯域で低域通過フィルタリングされた
元映像信号の一番目及び二番目画素に対するスペクトル
を示す。図３（Ｄ）は、低域通過フィルタリングされた
１２個の画素を４クロック単位、すなわち４画素ごとサ
ンプリングすることを示すもので、図３（Ｉ）は、図３
（Ｄ）のようにサンプリングされた画素に対するスペク
トルを示す。図３（Ｆ）及び図３（Ｉ）を参照すると、
元映像信号の４個画素のサンプリング周波数は０、ｆ
ｓ、２ｆｓ及び３ｆｓのようにｆｓの整数倍であるが、
本発明に従って低域通過フィルタリングされ、サンプリ
ングされた画素のサンプリング周波数は、３／４ｆｓ、
６／４ｆｓ、９／４ｆｓ及び３ｆｓ等のように３／４ｆ
ｓの整数倍である。図３（Ｅ）は元映像信号の４画素が
ゼロ挿入、低域通過フィルタリング及びサンプリングさ
れた後結果的に３画素として出力されることを示す。
【００１０】図４は、本発明に従う映像信号の縦横比変
換装置に対するブロック構成を示すものである。ｆｓ単
位のサンプリング周波数を有する４：３映像信号の各画
素間に二つのゼロを挿入するゼロ挿入部４０と、二つの
ゼロが挿入された画素のそれぞれを上側及び下側の帯域
幅３／４Ｂで低域通過フィルタリングする低域通過フィ
ルタ４２と、低域通過フィルタ４２で処理された一連の
画素を４クロックの周期ごとサンプリングする副標本化
部４４と、副標本化部４４でサンプリングされて出力さ
れる画素を書込むための書込みイネーブル信号ＷＥ及び
前記書込まれた画素を読み出して、１６：９画面上にセ
ンターモードまたはポップモードに表示するための読出
しイネーブル信号ＲＥを発生するタイミング制御部４６
と、から構成される。
換装置に対するブロック構成を示すものである。ｆｓ単
位のサンプリング周波数を有する４：３映像信号の各画
素間に二つのゼロを挿入するゼロ挿入部４０と、二つの
ゼロが挿入された画素のそれぞれを上側及び下側の帯域
幅３／４Ｂで低域通過フィルタリングする低域通過フィ
ルタ４２と、低域通過フィルタ４２で処理された一連の
画素を４クロックの周期ごとサンプリングする副標本化
部４４と、副標本化部４４でサンプリングされて出力さ
れる画素を書込むための書込みイネーブル信号ＷＥ及び
前記書込まれた画素を読み出して、１６：９画面上にセ
ンターモードまたはポップモードに表示するための読出
しイネーブル信号ＲＥを発生するタイミング制御部４６
と、から構成される。
【００１１】前記ゼロ挿入部４０は通常の補間器により
実現されることができるが、このとき補間器は以前のサ
ンプリング周波数がｆｓの場合、そのサンプリング周波
数が３ｆｓになるようにすることにより、元画素の間に
二つのゼロを挿入したことと同一な効果を奏することが
できる。また前記低域通過フィルタ４２は、１３個の低
域通過フィルタリング係数を利用することにより実現で
きる。しかしながら、このとき低域通過フィルタ４２
は、本発明の実施例のように１３個に限定しなくても実
現できる。
実現されることができるが、このとき補間器は以前のサ
ンプリング周波数がｆｓの場合、そのサンプリング周波
数が３ｆｓになるようにすることにより、元画素の間に
二つのゼロを挿入したことと同一な効果を奏することが
できる。また前記低域通過フィルタ４２は、１３個の低
域通過フィルタリング係数を利用することにより実現で
きる。しかしながら、このとき低域通過フィルタ４２
は、本発明の実施例のように１３個に限定しなくても実
現できる。
【００１２】図５は、本発明に従う低域通過フィルタ４
２及び副標本化部４４で処理される画素を示すもので、
４個の画素５６，５９，６２及び６５にＣ-6〜Ｃ6 との
１３個のフィルタリング係数が乗じられた後３個の画素
５６’，５９’及び６２’に変換されて出力されること
を示す。以下では、４個の画素中の画素５６にフィルタ
リング係数Ｃ0 が乗じられる場合に基づいて説明する。
２及び副標本化部４４で処理される画素を示すもので、
４個の画素５６，５９，６２及び６５にＣ-6〜Ｃ6 との
１３個のフィルタリング係数が乗じられた後３個の画素
５６’，５９’及び６２’に変換されて出力されること
を示す。以下では、４個の画素中の画素５６にフィルタ
リング係数Ｃ0 が乗じられる場合に基づいて説明する。
【００１３】ゼロ挿入部４０は、入力される映像信号Ｓ
１の画素間に二つのゼロをそれぞれ挿入した後信号Ｓ２
として低域通過フィルタ４２に印加する。このとき印加
される信号Ｓ２は図５（Ａ）に示すようである。低域通
過フィルタ４２では、１３個の低域通過フィルタリング
係数が図５（Ｂ）、図５（Ｃ）及び図５（Ｄ）に示すよ
うに各画素に乗じられる。
１の画素間に二つのゼロをそれぞれ挿入した後信号Ｓ２
として低域通過フィルタ４２に印加する。このとき印加
される信号Ｓ２は図５（Ａ）に示すようである。低域通
過フィルタ４２では、１３個の低域通過フィルタリング
係数が図５（Ｂ）、図５（Ｃ）及び図５（Ｄ）に示すよ
うに各画素に乗じられる。
【００１４】図５（Ｂ）を参照すると、画素５０はフィ
ルタリング係数Ｃ-6と、画素５１はフィルタリング係数
Ｃ-5と、画素５２はフィルタリング係数Ｃ-4と、画素５
３はフィルタリング係数Ｃ-3と、画素５４はフィルタリ
ング係数Ｃ-2と、画素５５はフィルタリング係数Ｃ
-1と、画素５６はフィルタリング係数Ｃ0 と、画素５７
はフィルタリング係数Ｃ1 と、画素５８はフィルタリン
グ係数Ｃ2 と、画素５９はフィルタリング係数Ｃ3 と、
画素６０はフィルタリング係数Ｃ4 と、画素６１はフィ
ルタリング係数Ｃ5 と、そして画素６２はフィルタリン
グ係数Ｃ6 と順次に乗じられ、フィルタリング係数と乗
じられたそれぞれの画素が加えられることにより元映像
信号の画素は３／４の上側及び下側帯域幅で低域通過フ
ィルタリングされる。しかしながら、ゼロ挿入された画
素５１，５２，５４，５５，５７，５８，６０及び６１
と乗じられたフィルタリング係数はゼロと乗じられたこ
とと同一であるので、元映像信号の画素のみを考慮すれ
ばよい。
ルタリング係数Ｃ-6と、画素５１はフィルタリング係数
Ｃ-5と、画素５２はフィルタリング係数Ｃ-4と、画素５
３はフィルタリング係数Ｃ-3と、画素５４はフィルタリ
ング係数Ｃ-2と、画素５５はフィルタリング係数Ｃ
-1と、画素５６はフィルタリング係数Ｃ0 と、画素５７
はフィルタリング係数Ｃ1 と、画素５８はフィルタリン
グ係数Ｃ2 と、画素５９はフィルタリング係数Ｃ3 と、
画素６０はフィルタリング係数Ｃ4 と、画素６１はフィ
ルタリング係数Ｃ5 と、そして画素６２はフィルタリン
グ係数Ｃ6 と順次に乗じられ、フィルタリング係数と乗
じられたそれぞれの画素が加えられることにより元映像
信号の画素は３／４の上側及び下側帯域幅で低域通過フ
ィルタリングされる。しかしながら、ゼロ挿入された画
素５１，５２，５４，５５，５７，５８，６０及び６１
と乗じられたフィルタリング係数はゼロと乗じられたこ
とと同一であるので、元映像信号の画素のみを考慮すれ
ばよい。
【００１５】図５（Ｃ）を参照すると、画素５６はフィ
ルタリング係数Ｃ-4と、画素５９はフィルタリング係数
Ｃ-1と、画素６２はフィルタリング係数Ｃ2 と、画素６
５はフィルタリング係数Ｃ5 と乗じられ、フィルタリン
グ係数と乗じられたそれぞれの画素が加えられることに
より低域通過フィルタリングされる。図５（Ｄ）を参照
すると、画素５９はフィルタリング係数Ｃ-5と、画素６
２はフィルタリング係数Ｃ-2と、画素６５はフィルタリ
ング係数Ｃ1 と、画素６８はフィルタリング係数Ｃ4 と
乗じられ、フィルタリング係数と乗じられたそれぞれの
画素が加えられることにより低域通過フィルタリングさ
れる。
ルタリング係数Ｃ-4と、画素５９はフィルタリング係数
Ｃ-1と、画素６２はフィルタリング係数Ｃ2 と、画素６
５はフィルタリング係数Ｃ5 と乗じられ、フィルタリン
グ係数と乗じられたそれぞれの画素が加えられることに
より低域通過フィルタリングされる。図５（Ｄ）を参照
すると、画素５９はフィルタリング係数Ｃ-5と、画素６
２はフィルタリング係数Ｃ-2と、画素６５はフィルタリ
ング係数Ｃ1 と、画素６８はフィルタリング係数Ｃ4 と
乗じられ、フィルタリング係数と乗じられたそれぞれの
画素が加えられることにより低域通過フィルタリングさ
れる。
【００１６】図５（Ｂ）、図５（Ｃ）及び図５（Ｄ）に
示すように、低域通過フィルタリング処理された画素を
４クロック単位にサンプリングすると、元映像信号の画
素５６，５９，６２及び６５に対応して出力される画素
は５６’，５９’及び６２’である。このように元映像
信号の画素のそれぞれに低域通過フィルタリング係数を
乗じて低域通過フィルタリングし、低域通過フィルタリ
ングされた１２個の画素を４クロック単位にサンプリン
グすると、これに従って出力される映像信号は元映像信
号に対して３／４倍圧縮処理された映像信号であるの
で、４：３縦横比の４個画素は３個の画素として出力さ
れる。時間上の観点から考慮して画素６５に対応する信
号は空白に処理される。
示すように、低域通過フィルタリング処理された画素を
４クロック単位にサンプリングすると、元映像信号の画
素５６，５９，６２及び６５に対応して出力される画素
は５６’，５９’及び６２’である。このように元映像
信号の画素のそれぞれに低域通過フィルタリング係数を
乗じて低域通過フィルタリングし、低域通過フィルタリ
ングされた１２個の画素を４クロック単位にサンプリン
グすると、これに従って出力される映像信号は元映像信
号に対して３／４倍圧縮処理された映像信号であるの
で、４：３縦横比の４個画素は３個の画素として出力さ
れる。時間上の観点から考慮して画素６５に対応する信
号は空白に処理される。
【００１７】図６は、低域通過フィルタ４２、副標本化
部４４及びタイミング制御部４６に入出力される信号Ｓ
１，Ｓ２，Ｓ３，Ｓ４及びＳ５を図５の結果を参照して
時間上の観点から示すものである。図６（Ａ）を参照す
ると、元映像信号Ｓ１の画素５６，５９，６２，６５，
６８及び７１は低域通過フィルタ４２及び副標本化部４
４を経た後、図６（Ｂ）に示すような信号Ｓ４に出力さ
れる。信号Ｓ４は５６’，５９’，６２’，６８’及び
７１’の画素の系列であり、画素６２’と６８’との間
の画素は空白に処理される。空白処理された信号Ｓ４の
画素は、タイミング制御部４６により書込みイネーブル
されない。結果的に、図６（Ｃ）のような信号Ｓ５と入
力信号Ｓ１とを比較すると、空白処理された信号だけの
差異を有するようになり、１６：９画面上に表示される
場合は異化感なくセンターモードまたはポップモードに
表示されることができる。
部４４及びタイミング制御部４６に入出力される信号Ｓ
１，Ｓ２，Ｓ３，Ｓ４及びＳ５を図５の結果を参照して
時間上の観点から示すものである。図６（Ａ）を参照す
ると、元映像信号Ｓ１の画素５６，５９，６２，６５，
６８及び７１は低域通過フィルタ４２及び副標本化部４
４を経た後、図６（Ｂ）に示すような信号Ｓ４に出力さ
れる。信号Ｓ４は５６’，５９’，６２’，６８’及び
７１’の画素の系列であり、画素６２’と６８’との間
の画素は空白に処理される。空白処理された信号Ｓ４の
画素は、タイミング制御部４６により書込みイネーブル
されない。結果的に、図６（Ｃ）のような信号Ｓ５と入
力信号Ｓ１とを比較すると、空白処理された信号だけの
差異を有するようになり、１６：９画面上に表示される
場合は異化感なくセンターモードまたはポップモードに
表示されることができる。
【００１８】図７は、本発明に従うタイミング制御部４
６の内で発生する制御信号を示す。タイミング制御部４
６は、低域通過フィルタ４２及び副標本化部４４で処理
された画素を図１（Ａ）及び図１（Ｂ）に示すようなセ
ンターモード及びポップモード上の画面に表示するため
にメモリ（図示せず）を利用して調節するようになる。
図７（Ａ）は、図６に示した如くの空白処理された画素
がメモリに格納されないようにする書込みイネーブル信
号ＷＥを示す。タイミング制御部４６に入力される信号
Ｓ４中の５６’，５９’，６２’，６８’及び７１’の
画素を書込みイネーブルさせるために、書込みイネーブ
ル信号ＷＥを論理“ハイ”レベルに維持し、信号Ｓ４中
空白処理された画素が書込みイネーブルされないように
するために書込みイネーブル信号ＷＥを論理“ロー”レ
ベルに維持する。これに従ってメモリには５６’，５
９’，６２’，６８’及び７１’の画素が順次に格納さ
れる。
６の内で発生する制御信号を示す。タイミング制御部４
６は、低域通過フィルタ４２及び副標本化部４４で処理
された画素を図１（Ａ）及び図１（Ｂ）に示すようなセ
ンターモード及びポップモード上の画面に表示するため
にメモリ（図示せず）を利用して調節するようになる。
図７（Ａ）は、図６に示した如くの空白処理された画素
がメモリに格納されないようにする書込みイネーブル信
号ＷＥを示す。タイミング制御部４６に入力される信号
Ｓ４中の５６’，５９’，６２’，６８’及び７１’の
画素を書込みイネーブルさせるために、書込みイネーブ
ル信号ＷＥを論理“ハイ”レベルに維持し、信号Ｓ４中
空白処理された画素が書込みイネーブルされないように
するために書込みイネーブル信号ＷＥを論理“ロー”レ
ベルに維持する。これに従ってメモリには５６’，５
９’，６２’，６８’及び７１’の画素が順次に格納さ
れる。
【００１９】タイミング制御部４６から出力される信号
Ｓ５を１６：９画面上に表示する場合に、水平同期信号
の周期が図７（Ｂ）に示すように１Ｈと仮定すると、図
１（Ａ）に示したようなセンターモードの画面上に表示
するためには、図７（Ｃ）に示すように、画面上の中央
位置に該当する３／４Ｈ周期に対しては読出しイネーブ
ル信号ＲＥを論理“ハイ”レベルにし、左側及び右側の
１／４Ｈ周期に対しては読出しイネーブル信号ＲＥを論
理“ロー”レベルにする。
Ｓ５を１６：９画面上に表示する場合に、水平同期信号
の周期が図７（Ｂ）に示すように１Ｈと仮定すると、図
１（Ａ）に示したようなセンターモードの画面上に表示
するためには、図７（Ｃ）に示すように、画面上の中央
位置に該当する３／４Ｈ周期に対しては読出しイネーブ
ル信号ＲＥを論理“ハイ”レベルにし、左側及び右側の
１／４Ｈ周期に対しては読出しイネーブル信号ＲＥを論
理“ロー”レベルにする。
【００２０】一方、図１（Ｂ）に示すようなポップモー
ドの画面上に表示するために、図７（Ｄ）に示すように
左側の３／４Ｈ周期に対しては読出しイネーブル信号Ｒ
Ｅを論理“ハイ”レベルにし、残りの右側の１／４Ｈ周
期に対しては読出しイネーブル信号ＲＥを論理“ロー”
レベルにする。これに従って、圧縮処理された４：３縦
横比の画素は１６：９画面上に異化感の発生なく表示さ
れるようになる。
ドの画面上に表示するために、図７（Ｄ）に示すように
左側の３／４Ｈ周期に対しては読出しイネーブル信号Ｒ
Ｅを論理“ハイ”レベルにし、残りの右側の１／４Ｈ周
期に対しては読出しイネーブル信号ＲＥを論理“ロー”
レベルにする。これに従って、圧縮処理された４：３縦
横比の画素は１６：９画面上に異化感の発生なく表示さ
れるようになる。
【００２１】
【発明の効果】以上述べてきたように、４：３映像信号
の画素間に二つのゼロを挿入し、各画素を低域通過フィ
ルタリング処理して４クロックの周期ごとサンプリング
することにより、元映像信号に対して３／４倍圧縮処理
された映像信号を得ることができる。このとき、単一の
クロックが利用されるので映像信号処理装置に付加され
る位相同期ループを一つに簡単化させることができ、ま
た、相異なるクロック間に発生した高周波の干渉雑音を
除去させ得るという長所がある。
の画素間に二つのゼロを挿入し、各画素を低域通過フィ
ルタリング処理して４クロックの周期ごとサンプリング
することにより、元映像信号に対して３／４倍圧縮処理
された映像信号を得ることができる。このとき、単一の
クロックが利用されるので映像信号処理装置に付加され
る位相同期ループを一つに簡単化させることができ、ま
た、相異なるクロック間に発生した高周波の干渉雑音を
除去させ得るという長所がある。
【図１】４：３映像信号が１６：９画面上に表示される
ことを示す図である。
ことを示す図である。
【図２】映像信号の縦横比を変換する従来方法を示す図
である。
である。
【図３】本発明に従って映像信号の縦横比を変換する方
法を示す図である。
法を示す図である。
【図４】本発明に従う映像信号の縦横比の変換装置に対
するブロック構成図である。
するブロック構成図である。
【図５】本発明に従う低域通過フィルタ４２及び副標本
化部４４で処理される画素を示す図である。
化部４４で処理される画素を示す図である。
【図６】本発明に従う映像信号の縦横比の変換装置から
入出力される画素を示す図である。
入出力される画素を示す図である。
【図７】本発明に従うタイミング制御部４６の制御信号
を示す図である。
を示す図である。
４０ ゼロ挿入部 ４２ 低域通過フィルタ ４４ 副標本化部 ４６ タイミング制御部
Claims (5)
- 【請求項１】 ４：３縦横比の元映像信号を１６：９縦
横比の画面上に表示する映像信号変換方法において、 前記元映像信号の各画素間に二つのゼロを挿入するゼロ
画素挿入過程と、 前記二つのゼロが挿入された各画素の上側及び下側の３
／４帯域をフィルタリングする低域通過フィルタリング
過程と、 前記フィルタリングされた各画素を４クロック単位にサ
ンプリングして前記１６：９縦横比の画面上に表示する
表示過程と、から構成されることを特徴とする映像信号
変換方法。 - 【請求項２】 前記ゼロ画素挿入過程は、前記元映像信
号の各画素のサンプリング周波数の周期を１／３倍にす
ることを特徴とする請求項１記載の映像信号変換方法。 - 【請求項３】 前記低域通過フィルタリング過程は、前
記二つのゼロが挿入された各画素に１３個のフィルタリ
ング係数をそれぞれ乗ずることを特徴とする請求項１記
載の映像信号変換方法。 - 【請求項４】 前記表示過程は、前記４クロック単位に
サンプリングされた前記画素を前記１６：９縦横比の画
面の中央に表示することを特徴とする請求項１記載の映
像信号変換方法。 - 【請求項５】 前記表示過程は、前記４クロック単位に
サンプリングされた前記画素を前記１６：９縦横比の画
面の左側または右側に表示することを特徴とする請求項
１記載の映像信号変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR3256/1994 | 1994-02-23 | ||
| KR94003256A KR960012493B1 (en) | 1994-02-23 | 1994-02-23 | Video siganl compression processing apparatus and method for displaying 4:3 aspect-ratio to 16:9 aspect-ratio screen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264439A JPH07264439A (ja) | 1995-10-13 |
| JP2706226B2 true JP2706226B2 (ja) | 1998-01-28 |
Family
ID=19377641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7030651A Expired - Fee Related JP2706226B2 (ja) | 1994-02-23 | 1995-02-20 | ４：３映像信号を１６：９画面上に表示する映像信号変換方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5506625A (ja) |
| JP (1) | JP2706226B2 (ja) |
| KR (1) | KR960012493B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW269091B (ja) * | 1993-12-22 | 1996-01-21 | Matsushita Electric Ind Co Ltd | |
| KR960036638A (ko) * | 1995-03-31 | 1996-10-28 | 김광호 | 텔레비젼장치에서 이미지의 수직 신장장치 및 방법 |
| JP4340821B2 (ja) * | 1999-09-06 | 2009-10-07 | ソニー株式会社 | 映像機器および映像表示方法 |
| US20070085937A1 (en) * | 2005-10-13 | 2007-04-19 | Boss Gregory J | Internal light masking in projection systems |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907988B2 (ja) * | 1990-10-05 | 1999-06-21 | 株式会社日立製作所 | ワイドテレビジョン受信機 |
| JP2904975B2 (ja) * | 1991-10-30 | 1999-06-14 | 三菱電機株式会社 | ワイドアスペクト比のテレビジョン受信機 |
| KR950001562B1 (ko) * | 1991-12-28 | 1995-02-25 | 주식회사금성사 | Tv의 화면 종횡비 변환방법 및 장치 |
| KR950003031B1 (ko) * | 1992-03-30 | 1995-03-29 | 주식회사 금성사 | Tv수상기의 영상신호 보상장치 |
-
1994
- 1994-02-23 KR KR94003256A patent/KR960012493B1/ko not_active IP Right Cessation
-
1995
- 1995-02-20 JP JP7030651A patent/JP2706226B2/ja not_active Expired - Fee Related
- 1995-02-23 US US08/393,396 patent/US5506625A/en not_active Ceased
-
1997
- 1997-07-03 US US08/888,015 patent/USRE36456E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5506625A (en) | 1996-04-09 |
| KR960012493B1 (en) | 1996-09-20 |
| JPH07264439A (ja) | 1995-10-13 |
| USRE36456E (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232778B1 (ko) | 텔레비전 신호 처리장치 및 재구성 장치 | |
| EP0534220B1 (en) | Video signal processing circuit with picture magnifying function | |
| KR100311478B1 (ko) | 디지털 티브이의 포맷 변환장치 | |
| JP3257728B2 (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| US5386236A (en) | Television screen aspect ratio converting method and the device thereof | |
| KR20030008840A (ko) | 파노라마/워터글라스 기능 구현을 위한 영상 처리 장치 및그 방법 | |
| JP2706226B2 (ja) | ４：３映像信号を１６：９画面上に表示する映像信号変換方法 | |
| US5648820A (en) | Time-base conversion system | |
| JP3327411B2 (ja) | ビデオ画像濾波装置及びビデオ画像濾波方法 | |
| JP3912305B2 (ja) | 画素密度変換装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| EP0582305A1 (en) | Video signal converting device and noise eliminator | |
| JP3238543B2 (ja) | 画像処理方法および画像処理装置 | |
| JP2896003B2 (ja) | ２画面テレビ回路 | |
| JP2721387B2 (ja) | ビデオ信号処理回路 | |
| JP2003189261A (ja) | 映像信号表示処理装置 | |
| JP2784602B2 (ja) | 映像信号変換装置 | |
| JP3322099B2 (ja) | 圧縮伸張処理回路 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPH0983963A (ja) | レターボックス変換装置 | |
| JP2000124772A (ja) | 標本化周波数変換回路 | |
| JPH09322116A (ja) | 画像処理装置 | |
| JPH05183829A (ja) | 補間回路 | |
| JPH09247588A (ja) | 水平画素数変換回路 | |
| JPH05336489A (ja) | アドバンスド・ブラックバースト信号発生方法と回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |