JP2698346B2 - カメラ及びデバッグ装置 - Google Patents
カメラ及びデバッグ装置Info
- Publication number
- JP2698346B2 JP2698346B2 JP61190839A JP19083986A JP2698346B2 JP 2698346 B2 JP2698346 B2 JP 2698346B2 JP 61190839 A JP61190839 A JP 61190839A JP 19083986 A JP19083986 A JP 19083986A JP 2698346 B2 JP2698346 B2 JP 2698346B2
- Authority
- JP
- Japan
- Prior art keywords
- camera
- debug
- remote control
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Cameras Including Film Mechanisms (AREA)
- Debugging And Monitoring (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はいわゆるウオツチドツグタイマを用いたカメ
ラ及びデバツク装置に関するものである。 〔従来の技術〕 ウオツチドツグタイマはマイクロコンピユータシステ
ムにおけるCPPの暴走等の異常を監視・防止等するため
のものであって、従来CR等のアナログ時定数回路を用い
たものと、デジタルカウンタを用いたものとが知られて
いる。 〔発明が解決しようとする問題点〕 又、近年カメラ等においても内部制御にマイコンを使
用するようになってきたが、このようなシステムではマ
イコンの入出力端子が多く製品のチエツク，調整等或い
はメインテナンス等の負荷が大きい。 特にA/Dコンバータを用いた入力等ではA/Dコンバータ
のバラツキなどの為に外部からCPUの得たデータを知る
ことは困難である。 従来この為にマイコン、或はこれらの制御回路に機能
チエツクの為のデバツグ機能を加えることが為されてい
るが、この場合には、この為にマイコンのソフトや制御
回路の規模が大きくなってしまう。 又、従来の暴走防止の為に前述のようなウオツチドツ
グタイマ（WDT）を持つシステムが知られているが、こ
のようなWDTを有するシステムではデバツグしようとす
るとWDTによりシステムに割込みがかかってしまう欠点
があった。 又アナログ時定数回路を用いたウオツチドツグタイマ
では、長い時定数を得るために大容量のCRを必要とし精
度も良くないので、マイクロコンピユータシステムの暴
走開始時間の限界付近に時定数を設定することができな
い。 一方デジタルカウンタを用いたウオツチドツグタイマ
では回路規模も小さく精度も良いが、クロツク（CLOC
K）が止まってしまうようなハードウエアのラツチアツ
プに対しては効果がない。 したがって本発明の目的は、これらの従来ウオツチド
ツグタイマを有するカメラ及びデバツク装置の欠点を解
消することにある。 又、本発明の他の目的は前述のようなデバツグ用の付
加部分のサイズをほとんど増大せずにシステムの入出力
或いはコントローラの状態を読み出したり、或いはテス
トの為にシステムを動かすことのできる装置を提供する
ことにある。 〔問題点を解決する為の手段〕 本願の第１の発明のカメラは、カメラの動作を制御す
るためのマイクロコンピュータと、 カメラの動作を遠隔制御するリモコンを接続するため
に予め設けられたリモコン端子と、 前記マイクロコンピュータの暴走を周期的に監視する
ためのウオッチドッグ・タイマと、 該リモコン端子に外部のデバッグ装置のデバッグ信号
入力端子を接続した場合に、該デバッグ信号入力端子及
び前記リモコン端子を介して前記デバッグ装置より入力
されるデバッグ信号に基づき前記マイクロコンピュータ
に各種の動作をさせることによってデバッグ動作を行わ
せると共に、該デバッグ動作を行う際に前記デバッグ信
号入力端子及びリモコン端子を介して入力される所定の
信号に応答して前記ウオッチドッグ・タイマの動作を停
止させるウオッチドッグ・タイマ制御手段と、 を有することによりカメラ用リモコン端子をデバッグ用
の端子として兼用できるようにしたことを特徴とする。 又、本願の第２の発明のデバッグ装置は、カメラの動
作を制御するためにカメラ内に設けられたマイクロコン
ピュータと、カメラの動作を遠隔制御するリモコンを接
続するために予め設けられたリモコン端子と、前記マイ
クロコンピュータの暴走を周期的に監視するためのウオ
ッチドッグ・タイマと、を有するカメラに対して前記リ
モコン端子を介して接続可能なデバッグ信号入力端子を
有し、 前記カメラのリモコン端子に該デバッグ信号入力端子
を接続した場合に、該デバッグ信号入力端子及び前記リ
モコン端子を介してカメラのマイクロコンピュータにデ
バッグ信号を供給することによってデバッグ動作を行わ
せる為のデバッグ信号供給手段と、 前記デバッグ信号によって前記カメラのマイクロコン
ピュータのデバッグ動作を行う際に前記ウオッチドッグ
・タイマの動作を停止させる為のウオッチドッグ・タイ
マ停止信号を前記デバッグ信号入力端子及び前記リモコ
ン端子を介して前記ウオッチドッグ・タイマに供給する
ウオッチドッグ・タイマ停止信号供給手段と、 を有することによってカメラのリモコン端子を用いてカ
メラのデバッグを可能としたことを特徴とする。 〔作用〕 リモコン端子を介してカメラ内のマイコンに対し各種
の命令を与えることによりカメラ内のハードウエア，ソ
フトウエアにほとんど負担を与えることなくカメラ内の
マイコンのデバツグ又はチエツクが可能となる。更にカ
メラにウオッチドッグタイマを設けていてもこのウオッ
チドッグタイマによりデバッグ動作が妨げられることが
ない。 〔実施例〕 以下実施例に基づき本発明を詳細に説明する。 第１図は本発明のデバツグ装置とカメラとの接続状態
を示す図で、図中１はカメラ、２はリモコン装置、３は
デバツグ装置、４はCPUを含む制御回路、５はカメラ内
電源、６はカメラ側の操作スイッチ群、７は表示装置、
８は被制御体であり、プランジヤ8a、モーター8bを含
む。23はパワーアツプクリア回路で、電源をONしたとき
に所定巾のパルスを出力する。10はWDT（ウオツチドツ
グタイマー）であり、CPUの暴走を監視する為のもので
ある。RSはWDTから制御回路をリセツトする為のリセツ
ト信号線、DEはWDTを動作可能、又は不可能とする為の
デイスイネーブル線である。11aは制御回路からの信号
送信線、11bは制御回路への信号受信線、11cはデバツグ
信号線、11dは電源制御線である。 又、1a,2a,3aは夫々カメラ，リモコン装置，デバツグ
装置のコネクタであり、本発明の実施例では、コネクタ
1aに対し2aと3aを選択的に接続可能となっている点に１
つの特徴を有する。 即ち、カメラ内の回路の一部に格別のコネクタを設け
ることなく、リモコン用のコネクタとデバツグのコネク
タとを共用しているので格別のハードウエアを必要とし
ないものである。 又、カメラの外筺を外さなくても既にカメラから露出
したりリモートコントロール用の端子を用いてカメラ内
の動作チエツクや制御回路内のデバツグを行うことがで
きる。 第２図は本発明にかかるウオツチドツグタイマの実施
例を示す。 第２図において21はクロツクパルス発生器、22は微分
回路である。クロツクパルス発生器21からのクロツク信
号は、微分回路22によって微分されてパルス信号Ａが得
られる。 23はPUC（Power Up Clear）発生回路であって、電
源をONしたときにCPU等をリセツトするための信号を発
生する。その出力信号は、オアゲート24を介してオアゲ
ート25の一方入力端に入力される。オアゲート25の他方
入力端にはパルス信号Ａが入力される。 R1,R2は抵抗、Tr1はトランジスタ、C1はコンデンサで
あって、これらは時定数回路を構成する。この時定数回
路（トランジスタTr1のベース）にはオアゲート25の出
力信号が入力される。 時定数回路の出力電圧（トランジスタのTr1のコレク
タ電圧／コンデンサC1の両端電圧）VCAPは、オアゲート
25の出力（オン）信号によってクリアされる（ローレベ
ルになる）ので、PUC発生回路23からの信号がオアゲー
ト25に入力された後に一定時間微分回路22からのパルス
信号Ａがオアゲート25に入力されないと、時定数回路の
出力電圧VCAPは上昇して、アンプ26を介してオアゲート
27の一方入力端をハイレベルにする。オアゲート27の出
力信号は立上り微分検出回路28に入力され、同回路28の
出力信号がオアゲート29を介してCPUリセツト信号端子4
0に出力され、信号端子40からのリセツト信号がCPUのリ
セツト端子に入力されてCPUがリセツトされる。したが
って、クロツク発生器21の出力が停止した場合には、微
分回路22の出力パルス信号Ａがなくなり、オアゲート25
出力がなくなるのでリセツト信号端子40からCPUリセツ
ト信号が出力されCPUがリセツトされ、同CPUの暴走等の
異常が停止する。 一方、クロツク発生器21からのクロツク信号は第１分
周器41によって分周され、第１分周器41の出力信号Ｃは
Ｄ型フリツプフロツプ（Ｄ F/F）42のクロツク入力
端、およびアンドゲート43の一方入力端に入力される。
アンドゲート43の出力信号は第２分周器44に入力され、
この分周器44の各分周出力端Q1,Q2……Qnからの信号は
ナンドゲート45に入力され、ナンドゲート45の出力信号
はインバータ46、およびアンドゲート43の他方入力端に
入力される。 47はＤ F/Fであって、そのＤ入力端にはCPUからのデ
ータ信号（１ビツト）が入力され、クロツク入力端には
CPUからのライト（WRITE）クロツク信号が入力され、Ｑ
出力信号ＢはＤ F/F42のＤ入力端およびエクスクルー
シブオアゲート48の一方入力端に入力され、Ｄ F/F42
のＱ出力信号はエクスクルーシブオアゲート48の他方入
力端に入力される。エクスクルーシブオアゲート48の出
力信号はオアゲート49の一方入力端に入力される。オア
ゲート49の他方入力端にはオアゲート24の出力信号が入
力される。インバータ46の出力信号はオアゲート27の他
方入力端に入力端に入力される。オアゲート49の出力信
号は第２分周器44のクリア入力端に入力される。 クロツク発生器21が動作中であって、Ｄ F/F47のＤ
入力端にCPUからの反転するデータ信号が入力され、ラ
イトクロック信号が入力されている場合には、Ｄ F/F1
7のＱ出力信号Ｂは正転，反転をくり返す。Ｄ F/F42の
Ｑ出力信号も正転，反転をくり返すので、エクスクルー
シブオアゲート48の出力信号が、オアゲート49を介して
第２分周器44を所定時間以内（第２分周器44がオーバー
フローしない時間以内）にクリアする。したがって、こ
の場合はナンドゲート45出力はハイレベル、インバータ
46出力はローレベルであってリセツト信号端子40からリ
セツト信号は出力されない。 一方、クロツク発生器21が動作中であって、CPUの異
常によって同CPUからＤ F/F47のＤ入力端およびクロツ
ク入力端に信号が入力されなくなると、Ｄ F/F47のＱ
出力信号Ｂは一定レベルとなりエクスクルーシブオアゲ
ート48の出力がなくなるので、第２分周器44はエクスク
ルーシブオアゲート48の出力によってはクリアされなく
なる。その結果、第２分周器44の各分周出力端Q1,Q2,…
Qnがすべてハイレベルとなり、ナンドゲート45の出力が
ローレベルとなってアンドゲート43の出力が禁止される
と共に、インバータ46からハイレベル信号がオアゲート
27に入力されリセツト信号端子40からリセツト信号が出
力される。 このようにして、ウオツチドツグタイマ用のクロツク
発生器21が停止するか、またはCPUが定められたデータ
をライト（WRITE）しなくなると、同CPUにリセツト信号
（パルス）が入力されて同CPUを正常にもどすことがで
きる。 尚、PUC発生回路23の出力はオアゲート29の一端に接
続されているので電源投入時にもCPUのリセツトが行わ
れる。 又、オアゲート24の一端にはデイスイネーブル信号線
DEが接続されているので、デバツグ装置をコネクタ1aに
つないだ際にはデバツグ装置の起動によりデイスイネー
ブル信号線がハイレベルとなり分周器44のリセツト、及
びコンデンサC1のリセツトが行われている。従って、上
記のデバツグ装置をカメラに接続し起動している間WDT
がデイスイネーブルされ、デバツグ装置からの後述のコ
マンドによる各種の動作をしている間にWDTによりCPUが
リセツトされることはない。 従ってリモコン装置とデバツグ装置のコネクタの共用
化が可能となるものである。 又、実施例ではデバツグ装置をカメラに接続しデバツ
グ装置を起動することにより信号線DEが自動的にハイレ
ベルとなってWDT回路10自身の動作を禁止するようにし
たので、デバツグ装置をカメラから切離しても直ちにCP
Uがリセツトされる心配がないという特徴をも有してい
る。 なお、上記実施例ではリセツトパルスによってCPUを
リセツトするが、特にCPUにおいてクロツクが止まって
しまった場合には、いわゆるラツチアツプの場合が多い
ので、第３図に示すようにCPUに供給する電源をカツト
するようにしてもよい。 第３図において、10は第２図に示したウオツチドツグ
タイマであって、オアゲート27の出力信号Ｅをトランジ
スタTr2のゲートに入力する。リセツト信号端子40から
のリセツト信号RSは制御回路４に入力する。５は電源で
あって、制御回路４に電源電圧Vccを供給する。123は手
動操作時のみオンするスイツチ、124はトランジスタTr
3、抵抗R3,R4からなるスイツチ回路であって、これらは
電源５と制御回路４の電源入力端との間に並列接続され
る。 制御回路４のパワーホールド信号出力端からの信号
は、トランジスタTr4のベースに入力し、このトランジ
スタTr4のオンによって抵抗R3,R4の分圧でトランジスタ
Tr3をONし、スイツチ123が一旦ONされた後、CPUのプロ
グラム動作中はCPU自身のプログラムによってパワーホ
ールドすることができる。このトランジスタTr4のベー
スにトランジスタTr2のコレクタを接続することによっ
て、制御回路４の異常があった場合にはパワーホールド
信号が出力されていても、ウオツチドツグタイマWDTか
らの信号ＥによってトランジスタTr2を介してトランジ
スタTr4をオフさせて、スイツチ回路124のトランジスタ
Tr3をカツトオフすることができ、CPU21への電源供給を
停止することができる。 次に、デバツグ装置３によるデバツグのシーケンス例
につき第４図（Ａ）〜（Ｄ）を用いて説明する。 先ずステツプ（以下＃で示す）１においてカメラ側の
電源をONするとPUC回路23によりシステムのリセツトが
行われる（＃２）。 ＃３でリモコン装置等による外部からのコマンドがあ
るか否かを確め、有る場合には＃４でこのコマンドがデ
バツグコマンドか否か確める。 デバツグコマンドの場合には第４図（Ｂ）に示すデバ
ツグコマンド実行ルーチンを実行する（＃５）。 又、デバツグコマンドでない場合にはリモコンコマン
ド実行ルーチンを実行する。（＃６） 尚、リモコンコマンド実行ルーチンについてはここで
は特に詳述しないが、リモコン装置からの各種コマンド
に応じてカメラ内の各種回路を動作させる為のルーチン
である。 ＃５、又は＃６が終了すると＃７の制御ルーチンに移
り、カメラ内の所定の動作を行った後＃３に戻り以上の
シーケンスを繰り返す。 次に、デバツグコマンド実行ルーチン＃５では第４図
（Ｂ）に示すように先ず＃51で再実行フラグをゼロとす
る。次いで再実行コマンドか否かを＃52でチエツクし、
再実行コマンドの場合には＃10で再実行フラグを１とし
＃11でコマンドを１つ前のコマンドに置き換える。従っ
て直前のコマンドを再実行する。その後＃12に進む。 又、＃52で再実行コマンドでない場合には＃８で次の
コマンドか否かチエツクし、次のコマンドになった場合
には＃９でアドレスを１つ進めて＃10に進む。又、＃８
で次のコマンドになっていない場合には＃12に進みメモ
リーを読み出すコマンドか否か確める。 YESの場合には＃13で再実行フラグが１か否かを確か
め、０の場合にはデバツグ装置から送られて来るアドレ
スを受信し（＃14）、＃15でメモリーの、このアドレス
のデータを読み出し、＃16でこれをデバツグ装置に送信
してからステツプ＃７にリターンする（＃17）。 ＃13でフラグが１の時は同じアドレスについて＃14〜
＃17を実行する。 又、＃12でメモリーリードコマンドでない場合にはＡ
に移る（第４図（ｃ））。 この場合＃18でメモリーライトコマンドか否かチエツ
クし、メモリーへの書き込み命令の場合には＃19で再実
行フラグが１か否かチエツクし、１でなければデバツグ
装置からアドレスを受け取り（＃20）、＃21でメモリー
の内容を読み取り、このデータをデバツグ装置に送信す
ると共に（＃22）、＃23で新データをデバツグ装置から
受け取ってこれを＃24でメモリーに書き込む。その後＃
15に移り再びメモリーの新しく書き込まれたデータを読
み出してこれをデバツグ装置の送ってから（＃16）ステ
ツプ＃７にリターンする（＃17）。 又、＃18でライトコマンドでない場合は次に＃25でフ
アンクシヨンコマンドか否かチエツクし、フアンクシヨ
ンコマンドの場合には＃26で再実行フラグをチエツクし
たうえで再実行フラグが０であればデバツグ装置からフ
アンクシヨンコードを受信し（＃27）、このコードをア
ドレスデータに＃28で変換した後、＃29でパラメータを
デバツグ装置より受け取り、＃30でこのパラメータを、
メモリーレジスタに一旦ストアし、その後＃31でアドレ
スのルーチンをCALLし、＃32で前記パラメータをメモリ
ーレジスタから読み出してデバツグ装置に送ってから＃
７にリターンする。 又、＃26で再実行フラグが１の場合には＃29に移り、
前のアドレスのまま＃29〜＃33を実行する。 ＃25でフアンクシヨンコマンドでない場合にはＤに移
り第４図（Ｄ）のフローを実行する。即ち、CALLコマン
ドか否かを＃34でチエツクしNOであれば＃７にリターン
し、YESの場合には＃35で再実行フラグが１か否かをチ
エツクしたうえでNOであればデバツグ装置よりアドレス
を受信してから＃29に進み、YESであれば元のアドレス
のまま＃29に進んで所定のシーケンスでメモリーアドレ
スから順次データを読み出す。 以上のシーケンスではデバツグルーチンを判別ルーチ
ンから分岐させたが、割り込み処理によって行っても良
い。 〔効果〕 以上説明した如く、本発明によればデバツグ制御をリ
モコン端子を介して行うようにしたのでカメラ側のハー
ド，ソフトの増大を招くことなく簡単にカメラのメイン
テナンス等が可能となる。
ラ及びデバツク装置に関するものである。 〔従来の技術〕 ウオツチドツグタイマはマイクロコンピユータシステ
ムにおけるCPPの暴走等の異常を監視・防止等するため
のものであって、従来CR等のアナログ時定数回路を用い
たものと、デジタルカウンタを用いたものとが知られて
いる。 〔発明が解決しようとする問題点〕 又、近年カメラ等においても内部制御にマイコンを使
用するようになってきたが、このようなシステムではマ
イコンの入出力端子が多く製品のチエツク，調整等或い
はメインテナンス等の負荷が大きい。 特にA/Dコンバータを用いた入力等ではA/Dコンバータ
のバラツキなどの為に外部からCPUの得たデータを知る
ことは困難である。 従来この為にマイコン、或はこれらの制御回路に機能
チエツクの為のデバツグ機能を加えることが為されてい
るが、この場合には、この為にマイコンのソフトや制御
回路の規模が大きくなってしまう。 又、従来の暴走防止の為に前述のようなウオツチドツ
グタイマ（WDT）を持つシステムが知られているが、こ
のようなWDTを有するシステムではデバツグしようとす
るとWDTによりシステムに割込みがかかってしまう欠点
があった。 又アナログ時定数回路を用いたウオツチドツグタイマ
では、長い時定数を得るために大容量のCRを必要とし精
度も良くないので、マイクロコンピユータシステムの暴
走開始時間の限界付近に時定数を設定することができな
い。 一方デジタルカウンタを用いたウオツチドツグタイマ
では回路規模も小さく精度も良いが、クロツク（CLOC
K）が止まってしまうようなハードウエアのラツチアツ
プに対しては効果がない。 したがって本発明の目的は、これらの従来ウオツチド
ツグタイマを有するカメラ及びデバツク装置の欠点を解
消することにある。 又、本発明の他の目的は前述のようなデバツグ用の付
加部分のサイズをほとんど増大せずにシステムの入出力
或いはコントローラの状態を読み出したり、或いはテス
トの為にシステムを動かすことのできる装置を提供する
ことにある。 〔問題点を解決する為の手段〕 本願の第１の発明のカメラは、カメラの動作を制御す
るためのマイクロコンピュータと、 カメラの動作を遠隔制御するリモコンを接続するため
に予め設けられたリモコン端子と、 前記マイクロコンピュータの暴走を周期的に監視する
ためのウオッチドッグ・タイマと、 該リモコン端子に外部のデバッグ装置のデバッグ信号
入力端子を接続した場合に、該デバッグ信号入力端子及
び前記リモコン端子を介して前記デバッグ装置より入力
されるデバッグ信号に基づき前記マイクロコンピュータ
に各種の動作をさせることによってデバッグ動作を行わ
せると共に、該デバッグ動作を行う際に前記デバッグ信
号入力端子及びリモコン端子を介して入力される所定の
信号に応答して前記ウオッチドッグ・タイマの動作を停
止させるウオッチドッグ・タイマ制御手段と、 を有することによりカメラ用リモコン端子をデバッグ用
の端子として兼用できるようにしたことを特徴とする。 又、本願の第２の発明のデバッグ装置は、カメラの動
作を制御するためにカメラ内に設けられたマイクロコン
ピュータと、カメラの動作を遠隔制御するリモコンを接
続するために予め設けられたリモコン端子と、前記マイ
クロコンピュータの暴走を周期的に監視するためのウオ
ッチドッグ・タイマと、を有するカメラに対して前記リ
モコン端子を介して接続可能なデバッグ信号入力端子を
有し、 前記カメラのリモコン端子に該デバッグ信号入力端子
を接続した場合に、該デバッグ信号入力端子及び前記リ
モコン端子を介してカメラのマイクロコンピュータにデ
バッグ信号を供給することによってデバッグ動作を行わ
せる為のデバッグ信号供給手段と、 前記デバッグ信号によって前記カメラのマイクロコン
ピュータのデバッグ動作を行う際に前記ウオッチドッグ
・タイマの動作を停止させる為のウオッチドッグ・タイ
マ停止信号を前記デバッグ信号入力端子及び前記リモコ
ン端子を介して前記ウオッチドッグ・タイマに供給する
ウオッチドッグ・タイマ停止信号供給手段と、 を有することによってカメラのリモコン端子を用いてカ
メラのデバッグを可能としたことを特徴とする。 〔作用〕 リモコン端子を介してカメラ内のマイコンに対し各種
の命令を与えることによりカメラ内のハードウエア，ソ
フトウエアにほとんど負担を与えることなくカメラ内の
マイコンのデバツグ又はチエツクが可能となる。更にカ
メラにウオッチドッグタイマを設けていてもこのウオッ
チドッグタイマによりデバッグ動作が妨げられることが
ない。 〔実施例〕 以下実施例に基づき本発明を詳細に説明する。 第１図は本発明のデバツグ装置とカメラとの接続状態
を示す図で、図中１はカメラ、２はリモコン装置、３は
デバツグ装置、４はCPUを含む制御回路、５はカメラ内
電源、６はカメラ側の操作スイッチ群、７は表示装置、
８は被制御体であり、プランジヤ8a、モーター8bを含
む。23はパワーアツプクリア回路で、電源をONしたとき
に所定巾のパルスを出力する。10はWDT（ウオツチドツ
グタイマー）であり、CPUの暴走を監視する為のもので
ある。RSはWDTから制御回路をリセツトする為のリセツ
ト信号線、DEはWDTを動作可能、又は不可能とする為の
デイスイネーブル線である。11aは制御回路からの信号
送信線、11bは制御回路への信号受信線、11cはデバツグ
信号線、11dは電源制御線である。 又、1a,2a,3aは夫々カメラ，リモコン装置，デバツグ
装置のコネクタであり、本発明の実施例では、コネクタ
1aに対し2aと3aを選択的に接続可能となっている点に１
つの特徴を有する。 即ち、カメラ内の回路の一部に格別のコネクタを設け
ることなく、リモコン用のコネクタとデバツグのコネク
タとを共用しているので格別のハードウエアを必要とし
ないものである。 又、カメラの外筺を外さなくても既にカメラから露出
したりリモートコントロール用の端子を用いてカメラ内
の動作チエツクや制御回路内のデバツグを行うことがで
きる。 第２図は本発明にかかるウオツチドツグタイマの実施
例を示す。 第２図において21はクロツクパルス発生器、22は微分
回路である。クロツクパルス発生器21からのクロツク信
号は、微分回路22によって微分されてパルス信号Ａが得
られる。 23はPUC（Power Up Clear）発生回路であって、電
源をONしたときにCPU等をリセツトするための信号を発
生する。その出力信号は、オアゲート24を介してオアゲ
ート25の一方入力端に入力される。オアゲート25の他方
入力端にはパルス信号Ａが入力される。 R1,R2は抵抗、Tr1はトランジスタ、C1はコンデンサで
あって、これらは時定数回路を構成する。この時定数回
路（トランジスタTr1のベース）にはオアゲート25の出
力信号が入力される。 時定数回路の出力電圧（トランジスタのTr1のコレク
タ電圧／コンデンサC1の両端電圧）VCAPは、オアゲート
25の出力（オン）信号によってクリアされる（ローレベ
ルになる）ので、PUC発生回路23からの信号がオアゲー
ト25に入力された後に一定時間微分回路22からのパルス
信号Ａがオアゲート25に入力されないと、時定数回路の
出力電圧VCAPは上昇して、アンプ26を介してオアゲート
27の一方入力端をハイレベルにする。オアゲート27の出
力信号は立上り微分検出回路28に入力され、同回路28の
出力信号がオアゲート29を介してCPUリセツト信号端子4
0に出力され、信号端子40からのリセツト信号がCPUのリ
セツト端子に入力されてCPUがリセツトされる。したが
って、クロツク発生器21の出力が停止した場合には、微
分回路22の出力パルス信号Ａがなくなり、オアゲート25
出力がなくなるのでリセツト信号端子40からCPUリセツ
ト信号が出力されCPUがリセツトされ、同CPUの暴走等の
異常が停止する。 一方、クロツク発生器21からのクロツク信号は第１分
周器41によって分周され、第１分周器41の出力信号Ｃは
Ｄ型フリツプフロツプ（Ｄ F/F）42のクロツク入力
端、およびアンドゲート43の一方入力端に入力される。
アンドゲート43の出力信号は第２分周器44に入力され、
この分周器44の各分周出力端Q1,Q2……Qnからの信号は
ナンドゲート45に入力され、ナンドゲート45の出力信号
はインバータ46、およびアンドゲート43の他方入力端に
入力される。 47はＤ F/Fであって、そのＤ入力端にはCPUからのデ
ータ信号（１ビツト）が入力され、クロツク入力端には
CPUからのライト（WRITE）クロツク信号が入力され、Ｑ
出力信号ＢはＤ F/F42のＤ入力端およびエクスクルー
シブオアゲート48の一方入力端に入力され、Ｄ F/F42
のＱ出力信号はエクスクルーシブオアゲート48の他方入
力端に入力される。エクスクルーシブオアゲート48の出
力信号はオアゲート49の一方入力端に入力される。オア
ゲート49の他方入力端にはオアゲート24の出力信号が入
力される。インバータ46の出力信号はオアゲート27の他
方入力端に入力端に入力される。オアゲート49の出力信
号は第２分周器44のクリア入力端に入力される。 クロツク発生器21が動作中であって、Ｄ F/F47のＤ
入力端にCPUからの反転するデータ信号が入力され、ラ
イトクロック信号が入力されている場合には、Ｄ F/F1
7のＱ出力信号Ｂは正転，反転をくり返す。Ｄ F/F42の
Ｑ出力信号も正転，反転をくり返すので、エクスクルー
シブオアゲート48の出力信号が、オアゲート49を介して
第２分周器44を所定時間以内（第２分周器44がオーバー
フローしない時間以内）にクリアする。したがって、こ
の場合はナンドゲート45出力はハイレベル、インバータ
46出力はローレベルであってリセツト信号端子40からリ
セツト信号は出力されない。 一方、クロツク発生器21が動作中であって、CPUの異
常によって同CPUからＤ F/F47のＤ入力端およびクロツ
ク入力端に信号が入力されなくなると、Ｄ F/F47のＱ
出力信号Ｂは一定レベルとなりエクスクルーシブオアゲ
ート48の出力がなくなるので、第２分周器44はエクスク
ルーシブオアゲート48の出力によってはクリアされなく
なる。その結果、第２分周器44の各分周出力端Q1,Q2,…
Qnがすべてハイレベルとなり、ナンドゲート45の出力が
ローレベルとなってアンドゲート43の出力が禁止される
と共に、インバータ46からハイレベル信号がオアゲート
27に入力されリセツト信号端子40からリセツト信号が出
力される。 このようにして、ウオツチドツグタイマ用のクロツク
発生器21が停止するか、またはCPUが定められたデータ
をライト（WRITE）しなくなると、同CPUにリセツト信号
（パルス）が入力されて同CPUを正常にもどすことがで
きる。 尚、PUC発生回路23の出力はオアゲート29の一端に接
続されているので電源投入時にもCPUのリセツトが行わ
れる。 又、オアゲート24の一端にはデイスイネーブル信号線
DEが接続されているので、デバツグ装置をコネクタ1aに
つないだ際にはデバツグ装置の起動によりデイスイネー
ブル信号線がハイレベルとなり分周器44のリセツト、及
びコンデンサC1のリセツトが行われている。従って、上
記のデバツグ装置をカメラに接続し起動している間WDT
がデイスイネーブルされ、デバツグ装置からの後述のコ
マンドによる各種の動作をしている間にWDTによりCPUが
リセツトされることはない。 従ってリモコン装置とデバツグ装置のコネクタの共用
化が可能となるものである。 又、実施例ではデバツグ装置をカメラに接続しデバツ
グ装置を起動することにより信号線DEが自動的にハイレ
ベルとなってWDT回路10自身の動作を禁止するようにし
たので、デバツグ装置をカメラから切離しても直ちにCP
Uがリセツトされる心配がないという特徴をも有してい
る。 なお、上記実施例ではリセツトパルスによってCPUを
リセツトするが、特にCPUにおいてクロツクが止まって
しまった場合には、いわゆるラツチアツプの場合が多い
ので、第３図に示すようにCPUに供給する電源をカツト
するようにしてもよい。 第３図において、10は第２図に示したウオツチドツグ
タイマであって、オアゲート27の出力信号Ｅをトランジ
スタTr2のゲートに入力する。リセツト信号端子40から
のリセツト信号RSは制御回路４に入力する。５は電源で
あって、制御回路４に電源電圧Vccを供給する。123は手
動操作時のみオンするスイツチ、124はトランジスタTr
3、抵抗R3,R4からなるスイツチ回路であって、これらは
電源５と制御回路４の電源入力端との間に並列接続され
る。 制御回路４のパワーホールド信号出力端からの信号
は、トランジスタTr4のベースに入力し、このトランジ
スタTr4のオンによって抵抗R3,R4の分圧でトランジスタ
Tr3をONし、スイツチ123が一旦ONされた後、CPUのプロ
グラム動作中はCPU自身のプログラムによってパワーホ
ールドすることができる。このトランジスタTr4のベー
スにトランジスタTr2のコレクタを接続することによっ
て、制御回路４の異常があった場合にはパワーホールド
信号が出力されていても、ウオツチドツグタイマWDTか
らの信号ＥによってトランジスタTr2を介してトランジ
スタTr4をオフさせて、スイツチ回路124のトランジスタ
Tr3をカツトオフすることができ、CPU21への電源供給を
停止することができる。 次に、デバツグ装置３によるデバツグのシーケンス例
につき第４図（Ａ）〜（Ｄ）を用いて説明する。 先ずステツプ（以下＃で示す）１においてカメラ側の
電源をONするとPUC回路23によりシステムのリセツトが
行われる（＃２）。 ＃３でリモコン装置等による外部からのコマンドがあ
るか否かを確め、有る場合には＃４でこのコマンドがデ
バツグコマンドか否か確める。 デバツグコマンドの場合には第４図（Ｂ）に示すデバ
ツグコマンド実行ルーチンを実行する（＃５）。 又、デバツグコマンドでない場合にはリモコンコマン
ド実行ルーチンを実行する。（＃６） 尚、リモコンコマンド実行ルーチンについてはここで
は特に詳述しないが、リモコン装置からの各種コマンド
に応じてカメラ内の各種回路を動作させる為のルーチン
である。 ＃５、又は＃６が終了すると＃７の制御ルーチンに移
り、カメラ内の所定の動作を行った後＃３に戻り以上の
シーケンスを繰り返す。 次に、デバツグコマンド実行ルーチン＃５では第４図
（Ｂ）に示すように先ず＃51で再実行フラグをゼロとす
る。次いで再実行コマンドか否かを＃52でチエツクし、
再実行コマンドの場合には＃10で再実行フラグを１とし
＃11でコマンドを１つ前のコマンドに置き換える。従っ
て直前のコマンドを再実行する。その後＃12に進む。 又、＃52で再実行コマンドでない場合には＃８で次の
コマンドか否かチエツクし、次のコマンドになった場合
には＃９でアドレスを１つ進めて＃10に進む。又、＃８
で次のコマンドになっていない場合には＃12に進みメモ
リーを読み出すコマンドか否か確める。 YESの場合には＃13で再実行フラグが１か否かを確か
め、０の場合にはデバツグ装置から送られて来るアドレ
スを受信し（＃14）、＃15でメモリーの、このアドレス
のデータを読み出し、＃16でこれをデバツグ装置に送信
してからステツプ＃７にリターンする（＃17）。 ＃13でフラグが１の時は同じアドレスについて＃14〜
＃17を実行する。 又、＃12でメモリーリードコマンドでない場合にはＡ
に移る（第４図（ｃ））。 この場合＃18でメモリーライトコマンドか否かチエツ
クし、メモリーへの書き込み命令の場合には＃19で再実
行フラグが１か否かチエツクし、１でなければデバツグ
装置からアドレスを受け取り（＃20）、＃21でメモリー
の内容を読み取り、このデータをデバツグ装置に送信す
ると共に（＃22）、＃23で新データをデバツグ装置から
受け取ってこれを＃24でメモリーに書き込む。その後＃
15に移り再びメモリーの新しく書き込まれたデータを読
み出してこれをデバツグ装置の送ってから（＃16）ステ
ツプ＃７にリターンする（＃17）。 又、＃18でライトコマンドでない場合は次に＃25でフ
アンクシヨンコマンドか否かチエツクし、フアンクシヨ
ンコマンドの場合には＃26で再実行フラグをチエツクし
たうえで再実行フラグが０であればデバツグ装置からフ
アンクシヨンコードを受信し（＃27）、このコードをア
ドレスデータに＃28で変換した後、＃29でパラメータを
デバツグ装置より受け取り、＃30でこのパラメータを、
メモリーレジスタに一旦ストアし、その後＃31でアドレ
スのルーチンをCALLし、＃32で前記パラメータをメモリ
ーレジスタから読み出してデバツグ装置に送ってから＃
７にリターンする。 又、＃26で再実行フラグが１の場合には＃29に移り、
前のアドレスのまま＃29〜＃33を実行する。 ＃25でフアンクシヨンコマンドでない場合にはＤに移
り第４図（Ｄ）のフローを実行する。即ち、CALLコマン
ドか否かを＃34でチエツクしNOであれば＃７にリターン
し、YESの場合には＃35で再実行フラグが１か否かをチ
エツクしたうえでNOであればデバツグ装置よりアドレス
を受信してから＃29に進み、YESであれば元のアドレス
のまま＃29に進んで所定のシーケンスでメモリーアドレ
スから順次データを読み出す。 以上のシーケンスではデバツグルーチンを判別ルーチ
ンから分岐させたが、割り込み処理によって行っても良
い。 〔効果〕 以上説明した如く、本発明によればデバツグ制御をリ
モコン端子を介して行うようにしたのでカメラ側のハー
ド，ソフトの増大を招くことなく簡単にカメラのメイン
テナンス等が可能となる。
【図面の簡単な説明】
第１図は本発明のデバツグ装置とカメラとリモコン装置
の関係を示す図、 第２図はWDT回路例を示す図、 第３図はWDTと制御回路の電源保持の関係を示す図、 第４図（Ａ）〜（Ｄ）はデバツグ装置に対するカメラ内
のCPUの動作シーケンス例を示す図である。
の関係を示す図、 第２図はWDT回路例を示す図、 第３図はWDTと制御回路の電源保持の関係を示す図、 第４図（Ａ）〜（Ｄ）はデバツグ装置に対するカメラ内
のCPUの動作シーケンス例を示す図である。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−64343（ＪＰ，Ａ)
特開 昭60−2931（ＪＰ，Ａ)
特開 昭59−117646（ＪＰ，Ａ)
特開 昭58−86649（ＪＰ，Ａ)
特開 昭58−178452（ＪＰ，Ａ)
特開 昭60−209852（ＪＰ，Ａ)
特開 昭57−150046（ＪＰ，Ａ)
特公 昭53−3215（ＪＰ，Ｂ２)
Claims (1)
- (57)【特許請求の範囲】 １．カメラの動作を制御するためのマイクロコンピュー
タと、 カメラの動作を遠隔制御するリモコンを接続するために
予め設けられたリモコン端子と、 前記マイクロコンピュータの暴走を周期的に監視するた
めのウオッチドッグ・タイマと、 該リモコン端子に外部のデバッグ装置のデバッグ信号入
力端子を接続した場合に、該デバッグ信号入力端子及び
前記リモコン端子を介して前記デバッグ装置より入力さ
れるデバッグ信号に基づき前記マイクロコンピュータに
各種の動作をさせることによってデバッグ動作を行わせ
ると共に、該デバッグ動作を行う際に前記デバッグ信号
入力端子及びリモコン端子を介して入力される所定の信
号に応答して前記ウオッチドッグ・タイマの動作を停止
させるウオッチドッグ・タイマ制御手段と、 を有することによりカメラ用リモコン端子をデバッグ用
の端子として兼用できるようにしたことを特徴とするカ
メラ。 ２．カメラの動作を制御するためにカメラ内に設けられ
たマイクロコンピュータと、カメラの動作を遠隔制御す
るリモコンを接続するために予め設けられたリモコン端
子と、前記マイクロコンピュータの暴走を周期的に監視
するためのウオッチドッグ・タイマと、を有するカメラ
に対して前記リモコン端子を介して接続可能なデバッグ
信号入力端子を有し、 前記カメラのリモコン端子に該デバッグ信号入力端子を
接続した場合に、該デバッグ信号入力端子及び前記リモ
コン端子を介してカメラのマイクロコンピュータにデバ
ッグ信号を供給することによってデバッグ動作を行わせ
る為のデバッグ信号供給手段と、 前記デバッグ信号によって前記カメラのマイクロコンピ
ュータのデバッグ動作を行う際に前記ウオッチドッグ・
タイマの動作を停止させる為のウオッチドッグ・タイマ
停止信号を前記デバッグ信号入力端子及び前記リモコン
端子を介して前記ウオッチドッグ・タイマに供給するウ
オッチドッグ・タイマ停止信号供給手段と、 を有することによってカメラのリモコン端子を用いてカ
メラのデバッグを可能としたことを特徴とするデバッグ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190839A JP2698346B2 (ja) | 1986-08-14 | 1986-08-14 | カメラ及びデバッグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190839A JP2698346B2 (ja) | 1986-08-14 | 1986-08-14 | カメラ及びデバッグ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346550A JPS6346550A (ja) | 1988-02-27 |
| JP2698346B2 true JP2698346B2 (ja) | 1998-01-19 |
Family
ID=16264624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190839A Expired - Lifetime JP2698346B2 (ja) | 1986-08-14 | 1986-08-14 | カメラ及びデバッグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2698346B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19835610A1 (de) * | 1998-08-06 | 2000-02-10 | Siemens Ag | Programmgesteuerte Einheit und Verfahren zum Debuggen derselben |
| GB2603130B (en) * | 2021-01-25 | 2023-02-15 | Keymed Medical & Industrial Equipment Ltd | Flushing pump |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020735B2 (ja) * | 1976-06-28 | 1985-05-23 | 富士写真フイルム株式会社 | 剥離現像可能な感光材料を用いる画像形成方法 |
| JPS602931A (ja) * | 1983-06-20 | 1985-01-09 | Nippon Kogaku Kk <Nikon> | カメラのリモ−トコントロ−ル装置 |
| JPH0610726B2 (ja) * | 1983-09-20 | 1994-02-09 | 株式会社ニコン | カメラ |
-
1986
- 1986-08-14 JP JP61190839A patent/JP2698346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346550A (ja) | 1988-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021950A (en) | Multiprocessor system with standby function | |
| JP2595314B2 (ja) | 誤書き込み防止機能を備えたｉｃカ―ド | |
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| EP0679981A2 (en) | Reset circuit of electronic device | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| JP2698346B2 (ja) | カメラ及びデバッグ装置 | |
| US20040172233A1 (en) | Semiconductor integrated circuit device and microcomputer development assisting apparatus | |
| CN110794804B (zh) | 用于刷写ecu的系统、ecu、机动车和方法 | |
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| JPS6363935B2 (ja) | ||
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP3951371B2 (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
| JP2945044B2 (ja) | 評価用チップ | |
| SU1483457A1 (ru) | Устройство дл отладки микроЭВМ | |
| JP3035937B2 (ja) | 多機能電話機 | |
| SU1509904A1 (ru) | Устройство дл выключени и перезапуска микропроцессора при сбо х питани | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPS62272334A (ja) | ウオツチドツグタイマ | |
| JPS60124734A (ja) | Ｃｐｕに対する割込み処理装置 | |
| JPH0635562A (ja) | マイクロコンピュータの異常動作防止回路 | |
| JPH0411895B2 (ja) | ||
| JPS61145617A (ja) | 電源切断回路 | |
| JPH0411893B2 (ja) | ||
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH02264339A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |