JP2698077B2 - 電荷結合素子の製造方法 - Google Patents
電荷結合素子の製造方法Info
- Publication number
- JP2698077B2 JP2698077B2 JP62179295A JP17929587A JP2698077B2 JP 2698077 B2 JP2698077 B2 JP 2698077B2 JP 62179295 A JP62179295 A JP 62179295A JP 17929587 A JP17929587 A JP 17929587A JP 2698077 B2 JP2698077 B2 JP 2698077B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- overflow drain
- charge
- silicon
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は光学像を撮像して電荷像を得る固体撮像素子
等に利用される電荷結合素子の製造方法に関する。 （ロ）従来の技術 光学像を撮像して光電変換を行ない電荷像を得る電荷
結合素子においては、撮像部の各画素で過剰に光電変換
された電荷（以下単に過剰電荷と称す）によるブルーミ
ング現象を抑圧するために、例えば特公昭61−48307号
公報、特公昭61−50550号公報等に開示された如く各画
素に関連して上記過剰電荷を補促し排出するオーバフロ
ードレインが設けられている。 第７図は一導電型シリコン半導体基板（１）の表面
に、画素分離のためのフィールド酸化膜（10）下に逆導
電型の高濃度領域のオーバフロードレイン（９）を配置
した所謂横型オーバフロードレイン構造からなる電荷結
合素子の要部断面を示したものである。光電変換動作す
る画素（PC）（PC）…は上記フィールド酸化膜（10）を
挾んで左右に整列配置され、形成された電荷はフィール
ド酸化膜（10）に隣接して設けられた逆導電型の低濃度
領域からなる一対の転送・蓄積領域（11）（11）、所謂
チャンネル部において転送に際して一旦蓄積される。蓄
積された電荷は、転送・蓄積領域（11）（11）の両者に
共通の転送パルスを給電すべくフィールド酸化膜（９）
を越えて裾野が延在した多結晶シリコンからなるゲート
電極（12）により紙面に垂直方向に転送され、例えばフ
レームトランスファ方式にあっては１フレームの電荷像
が蓄積部にて蓄積され、水平方向の転送を待機する。 第８図はオーバフロードレイン（９）及び転送・蓄積
領域（11）（11）のポテンシャル状態を説明するための
模式図であり、深いポテンシャルウェルを持つオーバフ
ロードレイン（９）はその両サイドに障壁（13）（13）
を隔てて浅いポテンシャルウェルの転送・蓄積領域（1
1）（11）が設けられている。各画素（PC）（PC）…に
おいて光学像の撮像により形成された電荷は各画素（P
C）（PC）…毎の転送・蓄積領域（11）（11）に一旦蓄
積される。この際、転送・蓄積領域（11）（11）の浅い
ポテンシャルウェルに収納しきれないブルーミング現象
の原因となる過剰電荷はオーバフロードレイン（９）と
の間に設けられた障壁（13）（13）を越えて当該オーバ
フロードレイン（９）に補促され排出される。 然し乍ら、オーバフロードレイン（９）は各画素（P
C）（PC）…を分離するフィールド酸化膜（10）下に位
置することから、オーバフロードレイン（９）の中心点
は一対の各画素（PC）（PC）の転送・蓄積領域（11）
（11）から等距離離れていることが障壁（13）（13）の
高さを決定する上で重要なファクタであるにも拘らず、
製造プロセス上フィールド酸化膜（10）のマスク合せ
と、オーバフロードレイン（９）のマスク合せが個別に
行なわれているために、オーバフロードレイン（９）の
中心位置がズレ、その結果障壁（13）（13）の高さが左
右不一致となり、例えば斬る電荷結合素子を固体撮像素
子として用いた場合、画像の明るさに斑が生じていた。 （ハ）発明が解決しようとする問題点 本発明は上述の如くオーバフロードレイン（９）の中
心位置が予め定められた箇所からズレると、オーバフロ
ードレイン（９）と転送・蓄積領域（11）（11）を隔て
る障壁（13）（13）の高さが左右不一致となる点を解決
しようとするものである。 （ニ）問題点を解決するための手段 本発明は上記問題点を解決するために、撮像部におけ
る各画素により光電変換された電荷を転送するに際し、
上記各画素は、その電荷を一旦蓄積する転送・蓄積領域
を備え、上記各画素間をフィールド酸化膜より分離する
と共に、当該フィールド酸化膜下にオーバフロードレイ
ンを配置した横型オーバフロードレイン構造からなる電
荷結合素子の製造方法であって、一導電型シリコン半導
体基板のフィールド酸化膜形成予定箇所を、オーバフロ
ードレイン形成予定箇所を除き露出させ、その他の部分
を耐酸化マスクで覆って第１のフィールド酸化処理を施
す工程と、上記オーバフロードレイン形成予定箇所を覆
っていた部位の耐酸化マスクを除去し、上記半導体基板
中に逆導電型決定不純物をドープしてオーバフロードレ
インを形成する工程と、上記耐酸化マスクの残部をマス
クとして第２のフィールド酸化処理を施し、フィールド
酸化膜を形成する工程と、を含むことを特徴とする。 （ホ）作用 本発明は上述の如く、オーバフロードレイン形成予定
箇所を耐酸化マスクで覆って第１のフィールド酸化処理
を施した後、斬るオーバフロードレイン形成予定箇所を
覆っていた部位の耐酸化マスクを除去し、基板と逆導電
型決定不純物をドープすることによって、上記第１のフ
ィールド酸化処理で酸化された部位は上記逆導電型決定
不純物の基板中へのドープを阻止すべく作用する。 （ヘ）実施例 以下本発明電荷結合素子の製造方法を、第１図乃至第
６図に示された工程別断面図を参照して詳述する。 先ず、第１図の工程では、一導電型例えばＰ型のシリ
コン半導体基板（１）を用意し、その表面に900℃のウ
ェット酸化により膜厚約700Åの酸化シリコン膜（２）
が形成され、次いでSiH2Cl2とNH3を出発材料とする減圧
CVD法により膜厚約800Åの窒化シリコン膜（３）が堆積
せしめられる。 第２図の工程では、シリコン半導体基板（１）のフィ
ールド酸化膜形成予定箇所（４）を、オーバフロードレ
イン形成予定箇所（５）を除き耐エッチングマスクとし
て作用するレジスト膜（６）から露出させ、露出箇所の
窒化シリコン膜（３′）（３′）がホットリン酸により
エッチング除去される。 第３図の工程では、レジスト膜（６）が除去され洗浄
後、窒化シリコン膜（31）（32）を耐酸化マスクとし
て、1000℃ウェット酸化による第１のフィールド酸化処
理を施し、膜厚約2000Åのフィールド酸化予備膜（７）
（７）が形成される。 第４図の工程では、上記第１のフィールド酸化処理に
おいてフィールド酸化膜形成予定箇所（４）の内、オー
バフロードレイン形成予定箇所（５）を覆い耐酸化マス
クとして作用していたストライプ状の窒化シリコン膜
（32）部位が、その他の部分の窒化シリコン膜（31）を
覆うレジスト膜（８）を耐エッチングマスクとしてホッ
トリン酸により除去される。 第５図の工程では、シリコン半導体基板（１）と逆導
電型、例えばｎ型の導電型決定不純物がドープされオー
バフロードレイン（９）が形成される。ドープされるの
は例えば砒素であり、1.0×1015cm-2、120KeVのイオン
注入条件によりイオン注入される。斬るオーバフロード
レイン形成工程において注目すべきは、第１のフィール
ド酸化処理において形成されたフィールド酸化予備膜
（７）（７）が半導体基板（１）中への不純物のドープ
を阻止すべく作用し、その結果フィールド酸化膜予定箇
所（４）であるにも拘らず第１のフィールド酸化処理の
際、窒化シリコン膜（32）の耐酸化マスクにより覆われ
上記フィールド酸化予備膜（７）（７）が形成されるに
至らなかったオーバフロードレイン形成予定箇所（５）
にのみ不純物が選択的に導入されることである。従っ
て、オーバフロードレイン（９）パターンは第１のフィ
ールド酸化処理の際、耐酸化マスクとして作用する窒化
シリコン膜（31）（32）のマスクパターンにより一義的
に決定され、複数回に及ぶ厳しいマスク合せを必要とし
ない。 第６図の工程では、残存した窒化シリコン膜（31）
（31）を耐酸化マスクとして1000℃、ウェット酸化によ
る第２のフィールド酸化処理が施される。この第２のフ
ィールド酸化処理においては、オーバフロードレイン形
成予定箇所（５）は第１のフィールド酸化処理時のよう
に窒化シリコン膜（32）に覆われることなく、酸化シリ
コン膜（２）が露出しているので、フィールド酸化膜形
成予定箇所（４）全域に対し膜厚約7000Åのフィールド
酸化膜（10）が形成される。 このようにして、フィールド酸化膜（10）の直下の所
定箇所に、１回のマスク合せによりフィールド酸化予備
膜（７）（７）と自己整合的にオーバフロードレイン
（９）が配置されると、次いで、第７図に示した如き上
記オーバフロードレイン（９）を中心に挾んで各画素を
形成すべき拡散領域や転送蓄積領域（11）（11）、更に
はゲート電極（12）等が形成されて、電荷結合素子の製
造が終了する。 （ト）発明の効果 本発明は以上の説明から明らかな如くオーバフロード
レイン形成予定箇所を耐酸化マスクで覆って第１のフィ
ールド酸化処理を施した後、斬るオーバフロードレイン
形成予定箇所を覆っていた部位の耐酸化マスクを除去
し、基板と逆導電型決定不純物をドープすることによっ
て、上記第１のフィールド酸化処理で酸化された部位は
上記逆導電型決定不純物の基板中へのドープを阻止すべ
く作用するので、当該逆導電型決定不純物のドープは上
記第１のフィールド酸化処理による未酸化部位と自己整
合することとなり、第１のフィールド酸化パターンを規
定するマスクパターンに基づきオーバフロードレインの
位置を決定することができる。従って、オーバフロード
レインの中心位置は実質的に１回のマスク合せにより決
定されるので、当該中心位置が予め定められた箇所から
ズレることはなく、障壁の高さも左右対称となる結果、
斬る電荷結合素子を固体撮像素子として用いた場合、画
像の明るさに斑が生じることもなく光学像に忠実な電荷
像を得ることができる。
等に利用される電荷結合素子の製造方法に関する。 （ロ）従来の技術 光学像を撮像して光電変換を行ない電荷像を得る電荷
結合素子においては、撮像部の各画素で過剰に光電変換
された電荷（以下単に過剰電荷と称す）によるブルーミ
ング現象を抑圧するために、例えば特公昭61−48307号
公報、特公昭61−50550号公報等に開示された如く各画
素に関連して上記過剰電荷を補促し排出するオーバフロ
ードレインが設けられている。 第７図は一導電型シリコン半導体基板（１）の表面
に、画素分離のためのフィールド酸化膜（10）下に逆導
電型の高濃度領域のオーバフロードレイン（９）を配置
した所謂横型オーバフロードレイン構造からなる電荷結
合素子の要部断面を示したものである。光電変換動作す
る画素（PC）（PC）…は上記フィールド酸化膜（10）を
挾んで左右に整列配置され、形成された電荷はフィール
ド酸化膜（10）に隣接して設けられた逆導電型の低濃度
領域からなる一対の転送・蓄積領域（11）（11）、所謂
チャンネル部において転送に際して一旦蓄積される。蓄
積された電荷は、転送・蓄積領域（11）（11）の両者に
共通の転送パルスを給電すべくフィールド酸化膜（９）
を越えて裾野が延在した多結晶シリコンからなるゲート
電極（12）により紙面に垂直方向に転送され、例えばフ
レームトランスファ方式にあっては１フレームの電荷像
が蓄積部にて蓄積され、水平方向の転送を待機する。 第８図はオーバフロードレイン（９）及び転送・蓄積
領域（11）（11）のポテンシャル状態を説明するための
模式図であり、深いポテンシャルウェルを持つオーバフ
ロードレイン（９）はその両サイドに障壁（13）（13）
を隔てて浅いポテンシャルウェルの転送・蓄積領域（1
1）（11）が設けられている。各画素（PC）（PC）…に
おいて光学像の撮像により形成された電荷は各画素（P
C）（PC）…毎の転送・蓄積領域（11）（11）に一旦蓄
積される。この際、転送・蓄積領域（11）（11）の浅い
ポテンシャルウェルに収納しきれないブルーミング現象
の原因となる過剰電荷はオーバフロードレイン（９）と
の間に設けられた障壁（13）（13）を越えて当該オーバ
フロードレイン（９）に補促され排出される。 然し乍ら、オーバフロードレイン（９）は各画素（P
C）（PC）…を分離するフィールド酸化膜（10）下に位
置することから、オーバフロードレイン（９）の中心点
は一対の各画素（PC）（PC）の転送・蓄積領域（11）
（11）から等距離離れていることが障壁（13）（13）の
高さを決定する上で重要なファクタであるにも拘らず、
製造プロセス上フィールド酸化膜（10）のマスク合せ
と、オーバフロードレイン（９）のマスク合せが個別に
行なわれているために、オーバフロードレイン（９）の
中心位置がズレ、その結果障壁（13）（13）の高さが左
右不一致となり、例えば斬る電荷結合素子を固体撮像素
子として用いた場合、画像の明るさに斑が生じていた。 （ハ）発明が解決しようとする問題点 本発明は上述の如くオーバフロードレイン（９）の中
心位置が予め定められた箇所からズレると、オーバフロ
ードレイン（９）と転送・蓄積領域（11）（11）を隔て
る障壁（13）（13）の高さが左右不一致となる点を解決
しようとするものである。 （ニ）問題点を解決するための手段 本発明は上記問題点を解決するために、撮像部におけ
る各画素により光電変換された電荷を転送するに際し、
上記各画素は、その電荷を一旦蓄積する転送・蓄積領域
を備え、上記各画素間をフィールド酸化膜より分離する
と共に、当該フィールド酸化膜下にオーバフロードレイ
ンを配置した横型オーバフロードレイン構造からなる電
荷結合素子の製造方法であって、一導電型シリコン半導
体基板のフィールド酸化膜形成予定箇所を、オーバフロ
ードレイン形成予定箇所を除き露出させ、その他の部分
を耐酸化マスクで覆って第１のフィールド酸化処理を施
す工程と、上記オーバフロードレイン形成予定箇所を覆
っていた部位の耐酸化マスクを除去し、上記半導体基板
中に逆導電型決定不純物をドープしてオーバフロードレ
インを形成する工程と、上記耐酸化マスクの残部をマス
クとして第２のフィールド酸化処理を施し、フィールド
酸化膜を形成する工程と、を含むことを特徴とする。 （ホ）作用 本発明は上述の如く、オーバフロードレイン形成予定
箇所を耐酸化マスクで覆って第１のフィールド酸化処理
を施した後、斬るオーバフロードレイン形成予定箇所を
覆っていた部位の耐酸化マスクを除去し、基板と逆導電
型決定不純物をドープすることによって、上記第１のフ
ィールド酸化処理で酸化された部位は上記逆導電型決定
不純物の基板中へのドープを阻止すべく作用する。 （ヘ）実施例 以下本発明電荷結合素子の製造方法を、第１図乃至第
６図に示された工程別断面図を参照して詳述する。 先ず、第１図の工程では、一導電型例えばＰ型のシリ
コン半導体基板（１）を用意し、その表面に900℃のウ
ェット酸化により膜厚約700Åの酸化シリコン膜（２）
が形成され、次いでSiH2Cl2とNH3を出発材料とする減圧
CVD法により膜厚約800Åの窒化シリコン膜（３）が堆積
せしめられる。 第２図の工程では、シリコン半導体基板（１）のフィ
ールド酸化膜形成予定箇所（４）を、オーバフロードレ
イン形成予定箇所（５）を除き耐エッチングマスクとし
て作用するレジスト膜（６）から露出させ、露出箇所の
窒化シリコン膜（３′）（３′）がホットリン酸により
エッチング除去される。 第３図の工程では、レジスト膜（６）が除去され洗浄
後、窒化シリコン膜（31）（32）を耐酸化マスクとし
て、1000℃ウェット酸化による第１のフィールド酸化処
理を施し、膜厚約2000Åのフィールド酸化予備膜（７）
（７）が形成される。 第４図の工程では、上記第１のフィールド酸化処理に
おいてフィールド酸化膜形成予定箇所（４）の内、オー
バフロードレイン形成予定箇所（５）を覆い耐酸化マス
クとして作用していたストライプ状の窒化シリコン膜
（32）部位が、その他の部分の窒化シリコン膜（31）を
覆うレジスト膜（８）を耐エッチングマスクとしてホッ
トリン酸により除去される。 第５図の工程では、シリコン半導体基板（１）と逆導
電型、例えばｎ型の導電型決定不純物がドープされオー
バフロードレイン（９）が形成される。ドープされるの
は例えば砒素であり、1.0×1015cm-2、120KeVのイオン
注入条件によりイオン注入される。斬るオーバフロード
レイン形成工程において注目すべきは、第１のフィール
ド酸化処理において形成されたフィールド酸化予備膜
（７）（７）が半導体基板（１）中への不純物のドープ
を阻止すべく作用し、その結果フィールド酸化膜予定箇
所（４）であるにも拘らず第１のフィールド酸化処理の
際、窒化シリコン膜（32）の耐酸化マスクにより覆われ
上記フィールド酸化予備膜（７）（７）が形成されるに
至らなかったオーバフロードレイン形成予定箇所（５）
にのみ不純物が選択的に導入されることである。従っ
て、オーバフロードレイン（９）パターンは第１のフィ
ールド酸化処理の際、耐酸化マスクとして作用する窒化
シリコン膜（31）（32）のマスクパターンにより一義的
に決定され、複数回に及ぶ厳しいマスク合せを必要とし
ない。 第６図の工程では、残存した窒化シリコン膜（31）
（31）を耐酸化マスクとして1000℃、ウェット酸化によ
る第２のフィールド酸化処理が施される。この第２のフ
ィールド酸化処理においては、オーバフロードレイン形
成予定箇所（５）は第１のフィールド酸化処理時のよう
に窒化シリコン膜（32）に覆われることなく、酸化シリ
コン膜（２）が露出しているので、フィールド酸化膜形
成予定箇所（４）全域に対し膜厚約7000Åのフィールド
酸化膜（10）が形成される。 このようにして、フィールド酸化膜（10）の直下の所
定箇所に、１回のマスク合せによりフィールド酸化予備
膜（７）（７）と自己整合的にオーバフロードレイン
（９）が配置されると、次いで、第７図に示した如き上
記オーバフロードレイン（９）を中心に挾んで各画素を
形成すべき拡散領域や転送蓄積領域（11）（11）、更に
はゲート電極（12）等が形成されて、電荷結合素子の製
造が終了する。 （ト）発明の効果 本発明は以上の説明から明らかな如くオーバフロード
レイン形成予定箇所を耐酸化マスクで覆って第１のフィ
ールド酸化処理を施した後、斬るオーバフロードレイン
形成予定箇所を覆っていた部位の耐酸化マスクを除去
し、基板と逆導電型決定不純物をドープすることによっ
て、上記第１のフィールド酸化処理で酸化された部位は
上記逆導電型決定不純物の基板中へのドープを阻止すべ
く作用するので、当該逆導電型決定不純物のドープは上
記第１のフィールド酸化処理による未酸化部位と自己整
合することとなり、第１のフィールド酸化パターンを規
定するマスクパターンに基づきオーバフロードレインの
位置を決定することができる。従って、オーバフロード
レインの中心位置は実質的に１回のマスク合せにより決
定されるので、当該中心位置が予め定められた箇所から
ズレることはなく、障壁の高さも左右対称となる結果、
斬る電荷結合素子を固体撮像素子として用いた場合、画
像の明るさに斑が生じることもなく光学像に忠実な電荷
像を得ることができる。
【図面の簡単な説明】
第１図乃至第６図は本発明製造方法を工程別に示す断面
図、第７図は本発明製造方法が製造しようとする電荷結
合素子の基板構造を示す断面図、第８図はオーバフロー
ドレイン近傍のポテンシャル状態を説明する模式図、で
ある。 （１）……シリコン半導体基板、（３）（31）（32）…
…窒化シリコン膜、（７）……フィールド酸化予備膜、
（９）……オーバフロードレイン、（10）……フィール
ド酸化膜、（11）……転送・蓄積領域、（PC）……画
素。
図、第７図は本発明製造方法が製造しようとする電荷結
合素子の基板構造を示す断面図、第８図はオーバフロー
ドレイン近傍のポテンシャル状態を説明する模式図、で
ある。 （１）……シリコン半導体基板、（３）（31）（32）…
…窒化シリコン膜、（７）……フィールド酸化予備膜、
（９）……オーバフロードレイン、（10）……フィール
ド酸化膜、（11）……転送・蓄積領域、（PC）……画
素。
Claims (1)
- (57)【特許請求の範囲】 １．撮像部に行列配置される複数の画素の水平方向の境
界がフィールド酸化膜により分離されると共に、当該フ
ィールド酸化膜下に過剰電荷吸収用オーバーフロードレ
インが配置されて横型オーバーフロードレイン構造を成
す電荷結合素子の製造方法であって、 一導電型シリコン半導体基板の一主面上に薄い酸化シリ
コン膜及び耐酸化マスクとなる窒化シリコン膜を形成す
る工程と、上記シリコン基板上の上記窒化シリコン膜を
オーバーフロードレイン形成予定箇所を除くフィールド
酸化膜形成予定箇所で除去して上記酸化シリコン膜を露
出させた後、第１のフィールド酸化処理を施して上記薄
い酸化シリコン膜を成長させる工程と、上記オーバーフ
ロードレイン形成領域形成予定箇所を覆っていた部位の
上記窒化シリコン膜を除去し、上記半導体基板中に逆導
電型決定不純物をドープしてオーバーフロードレインを
形成する工程と、上記窒化シリコン膜の残部をマスクと
して第２のフィールド酸化処理を施し、フィールド酸化
膜を形成する工程と、を含むことを特徴とした電荷結合
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179295A JP2698077B2 (ja) | 1987-07-17 | 1987-07-17 | 電荷結合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179295A JP2698077B2 (ja) | 1987-07-17 | 1987-07-17 | 電荷結合素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6422058A JPS6422058A (en) | 1989-01-25 |
| JP2698077B2 true JP2698077B2 (ja) | 1998-01-19 |
Family
ID=16063329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62179295A Expired - Lifetime JP2698077B2 (ja) | 1987-07-17 | 1987-07-17 | 電荷結合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2698077B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3266598D1 (en) * | 1981-03-02 | 1985-11-07 | Texas Instruments Inc | Clock controlled anti-blooming for virtual phase ccd's |
| JPS6031111A (ja) * | 1983-07-29 | 1985-02-16 | Matsushita Electric Works Ltd | 太陽光集光装置 |
-
1987
- 1987-07-17 JP JP62179295A patent/JP2698077B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6422058A (en) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4967237B2 (ja) | 固体撮像装置 | |
| US4173064A (en) | Split gate electrode, self-aligned antiblooming structure and method of making same | |
| JPH02267966A (ja) | 固体撮像装置のオーバフロードレイン構造およびその製造方法 | |
| KR20000048221A (ko) | 고체 촬상 장치 및 그의 제조 방법 | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| JP3008163B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2001060680A (ja) | 固体撮像素子およびその製造方法 | |
| US6583061B2 (en) | Method for creating an anti-blooming structure in a charge coupled device | |
| JP2698077B2 (ja) | 電荷結合素子の製造方法 | |
| JP4542660B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP3737466B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| JP2842066B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JP2964541B2 (ja) | 縦型オーバーフロードレイン型固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| KR100671140B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JP2713975B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2000299456A (ja) | 固体撮像装置 | |
| JP4378997B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 |