JP2694663B2 - 微分相関器 - Google Patents
微分相関器Info
- Publication number
- JP2694663B2 JP2694663B2 JP1658389A JP1658389A JP2694663B2 JP 2694663 B2 JP2694663 B2 JP 2694663B2 JP 1658389 A JP1658389 A JP 1658389A JP 1658389 A JP1658389 A JP 1658389A JP 2694663 B2 JP2694663 B2 JP 2694663B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- correlation function
- data
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計測一般や画像処理等の分野において、信
号の時間的ずれを検出するための相関関数算出用として
好適な微分相関器に関する。
号の時間的ずれを検出するための相関関数算出用として
好適な微分相関器に関する。
一般に、相関関数は、時間若しくは空間座標の信号か
ら情報を抽出する手段の一つとして、計測や信号処理に
広く利用されている。
ら情報を抽出する手段の一つとして、計測や信号処理に
広く利用されている。
一例として、第７図（１）ないし（２）に示す二つの
信号i1（Ｘ），i2（Ｘ）から相互相関関数を用いてずれ
量d0を求める場合を考える。
信号i1（Ｘ），i2（Ｘ）から相互相関関数を用いてずれ
量d0を求める場合を考える。
信号i1（Ｘ），i2（Ｘ）の間には、 i2（Ｘ）＝i1（Ｘ−d0） …… の関係がある。相互相関関数 は、ｄ＝d0で となってピークを持ち、ずれ量を知ることができる。
換言すれば、相互相関関数は、式から明らかなよう
に、一方の信号を移動し、二つの信号の積の区間平均を
比較する操作であり、ｄ＝d0で信号が重なった場合に最
大値を取る。
に、一方の信号を移動し、二つの信号の積の区間平均を
比較する操作であり、ｄ＝d0で信号が重なった場合に最
大値を取る。
上述した従来例においては、信号が重なる場合の積i1
2（ｘ）と信号が重ならない場合の積i1（ｘ）i2（Ｘ＋
ｄ）とを比較すれば、いかなるｘにおいてもi1 2（ｘ）
の方が大きいわけではない。十分長い区間，つまりデー
タ長について平均をとれば、その平均値は信号が重なる
場合で最大となるのである。
2（ｘ）と信号が重ならない場合の積i1（ｘ）i2（Ｘ＋
ｄ）とを比較すれば、いかなるｘにおいてもi1 2（ｘ）
の方が大きいわけではない。十分長い区間，つまりデー
タ長について平均をとれば、その平均値は信号が重なる
場合で最大となるのである。
例えば、第７図に示すＸ＝X2では第８図（２）に示す
ように正しい位置にピークを得るが、Ｘ＝X1では第８図
（１）に示すように正しい結果を与えない。
ように正しい位置にピークを得るが、Ｘ＝X1では第８図
（１）に示すように正しい結果を与えない。
しかしながら、イメージセンサを用いた速度計のよう
に、イメージセンサの画素数から十分なデータ長を取れ
ない場合があり、また、計算時間，データサンプリング
の時間的制約からデータ長を短縮しなければならない場
合がある。
に、イメージセンサの画素数から十分なデータ長を取れ
ない場合があり、また、計算時間，データサンプリング
の時間的制約からデータ長を短縮しなければならない場
合がある。
かかる場合に、従来の相関関数計算装置では、前述し
た不都合が生じていた。
た不都合が生じていた。
本発明の目的は、かかる従来例の有する不都合を改善
し、とくに、データ長が短い場合にあっても、信号のず
れ量を正確に検出せしめることが可能な微分相関器を提
供することにある。
し、とくに、データ長が短い場合にあっても、信号のず
れ量を正確に検出せしめることが可能な微分相関器を提
供することにある。
本発明では、第１の入力信号と，この第１の入力信号
に対し時間的なずれを有する第２の入力信号とを入力し
てそれぞれの微分値を出力する信号微分手段と、この信
号微分手段の出力信号をアナログ・ディジタル変換する
アナログ・ディジタル変換器と、このディジタル変換さ
れた信号データを一時的に記憶する記憶手段と、この信
号データに基づき所定の演算を行って相関関数を算出す
る相関関数算出手段と、この相関関数の算出結果から前
記第１の入力信号と第２の入力信号とのずれ量を求める
演算制御手段とを備えている等の構成を採っている。こ
れによって、前述した目的を達成しようとするものであ
る。
に対し時間的なずれを有する第２の入力信号とを入力し
てそれぞれの微分値を出力する信号微分手段と、この信
号微分手段の出力信号をアナログ・ディジタル変換する
アナログ・ディジタル変換器と、このディジタル変換さ
れた信号データを一時的に記憶する記憶手段と、この信
号データに基づき所定の演算を行って相関関数を算出す
る相関関数算出手段と、この相関関数の算出結果から前
記第１の入力信号と第２の入力信号とのずれ量を求める
演算制御手段とを備えている等の構成を採っている。こ
れによって、前述した目的を達成しようとするものであ
る。
〔発明の第１実施例〕 以下、本発明の第１実施例を第１図，第４図および第
５図に基づいて説明する。
５図に基づいて説明する。
この第１図に示す実施例は、第１の入力信号としての
i1（ｘ）と，この信号i1（ｘ）に対し時間的なずれを有
する第２の入力信号としてのi2（ｘ）とを入力してそれ
ぞれの微分値を出力する信号微分手段としてのサンプリ
ング回路１を備えている。このサンプリング回路１に
は、サンプリング間隔に対応したクロックパルスを出力
するクロック回路２が併設されている。また、このサン
プリング回路１の出力段には、このサンプリング回路１
の出力信号をアナログ・ディジタル変換するアナログ・
ディジタル変換器（以下「A/D変換器」という）３が併
設されている。このA/D変換器３の出力段にはダイレク
ト・メモリ・アクセントコントローラ（以下「DMAC」と
いう）４が併設されている。このDMAC4によって、ディ
ジタル変換された信号データが直接、データバス50を介
して次段に設けられた記憶手段としてのランダム・アク
セス・メモリ（以下「RAM」という）５に転送され、一
時的にRAM5に記憶されるようになっている。
i1（ｘ）と，この信号i1（ｘ）に対し時間的なずれを有
する第２の入力信号としてのi2（ｘ）とを入力してそれ
ぞれの微分値を出力する信号微分手段としてのサンプリ
ング回路１を備えている。このサンプリング回路１に
は、サンプリング間隔に対応したクロックパルスを出力
するクロック回路２が併設されている。また、このサン
プリング回路１の出力段には、このサンプリング回路１
の出力信号をアナログ・ディジタル変換するアナログ・
ディジタル変換器（以下「A/D変換器」という）３が併
設されている。このA/D変換器３の出力段にはダイレク
ト・メモリ・アクセントコントローラ（以下「DMAC」と
いう）４が併設されている。このDMAC4によって、ディ
ジタル変換された信号データが直接、データバス50を介
して次段に設けられた記憶手段としてのランダム・アク
セス・メモリ（以下「RAM」という）５に転送され、一
時的にRAM5に記憶されるようになっている。
このRAM5には、この記憶された信号データに基づき予
め記憶した数式に基づき所定の演算を行って相関関数を
具体的に算出する相関関数算出手段としてのディジタル
・シグナル・プロセッサ（以下「DSP」という）６と、
この相関関数の算出結果から信号i1（ｘ）とi2（ｘ）と
のずれ量を求める演算制御手段としてのマイクロ・コン
ピュータ・ユニット（以下「MCU」という）７とが、デ
ータバス50を介して併設されている。
め記憶した数式に基づき所定の演算を行って相関関数を
具体的に算出する相関関数算出手段としてのディジタル
・シグナル・プロセッサ（以下「DSP」という）６と、
この相関関数の算出結果から信号i1（ｘ）とi2（ｘ）と
のずれ量を求める演算制御手段としてのマイクロ・コン
ピュータ・ユニット（以下「MCU」という）７とが、デ
ータバス50を介して併設されている。
前述したクロック回路２は、図示しない水晶振動子等
を備えたクロック・ジェネレータの一種である。このク
ロック回路２の出力であるクロックパルスはA/D変換器
３及びDMAC4にも送出されている。
を備えたクロック・ジェネレータの一種である。このク
ロック回路２の出力であるクロックパルスはA/D変換器
３及びDMAC4にも送出されている。
前記サンプリング回路１は、第１図に示すように直列
接続された二つのサンプルホールド回路（以下「SH回
路」という）10a,10bと，これらのSH回路10a,10bの両出
力を受けてこの差分値（差商）を出力する減算回路10c
とからなる第１の信号微分回路10と、この第１の信号微
分回路10と同様に、SH回路20a,20b及び減算回路20cとか
らなる第２の信号微分回路20とにより構成されている。
接続された二つのサンプルホールド回路（以下「SH回
路」という）10a,10bと，これらのSH回路10a,10bの両出
力を受けてこの差分値（差商）を出力する減算回路10c
とからなる第１の信号微分回路10と、この第１の信号微
分回路10と同様に、SH回路20a,20b及び減算回路20cとか
らなる第２の信号微分回路20とにより構成されている。
次に上記実施例の作用動作を説明する。
信号i1（ｘ）は、クロックパルスに同期して順次SH回
路10aに記憶される。ここで、ｎ番目のクロックパルス
で当該SH回路10aに記憶されるデータをi1（xn）とすれ
ば、次のクロックパルスで該SH回路10aにはデータi1（x
n+1）が記憶される。この時、前のデータi1（xn）はSH
回路10bに送られて記憶される。
路10aに記憶される。ここで、ｎ番目のクロックパルス
で当該SH回路10aに記憶されるデータをi1（xn）とすれ
ば、次のクロックパルスで該SH回路10aにはデータi1（x
n+1）が記憶される。この時、前のデータi1（xn）はSH
回路10bに送られて記憶される。
この結果、減算回路10cでは、SH回路10a,10bに記憶さ
れたデータを受け、これらの差分データΔi1を出力す
る。ここに、 Δi1＝［i1（xn+1）−i1（xn）］／Δx,（但し、Δｘ＝
xn+1−xn） である。同様にして、第２の微分回路20は、信号i
2（ｘ）を入力して、差分データΔi2を出力する。
れたデータを受け、これらの差分データΔi1を出力す
る。ここに、 Δi1＝［i1（xn+1）−i1（xn）］／Δx,（但し、Δｘ＝
xn+1−xn） である。同様にして、第２の微分回路20は、信号i
2（ｘ）を入力して、差分データΔi2を出力する。
Δi2＝［i2（xn+1）−i2（xn）］／Δｘである。
しかるに、クロックパルスは非常に高い周波数で出力
されるので、減算回路10c,及び減算回路20cの出力は信
号i1，i2の微分値と考えて差し支えない。
されるので、減算回路10c,及び減算回路20cの出力は信
号i1，i2の微分値と考えて差し支えない。
次いで、これらの減産回路10c,20cから出力される差
分データ（微分データ）Δi1，Δi2はA/D変換器３によ
り、ディジタルデータI1（ｎ），I2（ｎ）に変換され
る。そして、これらのディジタルデータI1（ｎ），I
2（ｎ）は、DMAC4により直接RAM5に転送され記憶され
る。次に、DSP6は、このRAM5に記憶されたデータに基づ
き、予め記憶している次式の計算を行い具体的な相関
関数を算出する。
分データ（微分データ）Δi1，Δi2はA/D変換器３によ
り、ディジタルデータI1（ｎ），I2（ｎ）に変換され
る。そして、これらのディジタルデータI1（ｎ），I
2（ｎ）は、DMAC4により直接RAM5に転送され記憶され
る。次に、DSP6は、このRAM5に記憶されたデータに基づ
き、予め記憶している次式の計算を行い具体的な相関
関数を算出する。
DSP6は、積和計算用の素子であり、相関計算を高速で
処理できる。
処理できる。
DSP6による相関関数の計算結果R12（ｍ）は、RAM5に
戻され記憶される。
戻され記憶される。
最後に、MCU7では、相関関数の計算結果からずれ量d0
を求め出力する。
を求め出力する。
また、このMCU7では、必要に応じて、RAM5に記憶され
た相関関数を適当な形に整えて出力する。この他に、こ
のMCU7では、DMAC4,DSP6等の制御等も行っている。
た相関関数を適当な形に整えて出力する。この他に、こ
のMCU7では、DMAC4,DSP6等の制御等も行っている。
第４図（１）ないし（２）に前述した第７図の信号i1
（ｘ），i2（ｘ）の微分値を示し、第５図はその微分値
のデータ長Ｘ＝X1での相関関数を示す。この第５図から
明らかなように、従来例の通常の相関関数では正しいず
れ量が得られないデータ長Ｘ＝X1でも、本実施例の微分
値の相関関数では正しいずれ量を得ることができる。
（ｘ），i2（ｘ）の微分値を示し、第５図はその微分値
のデータ長Ｘ＝X1での相関関数を示す。この第５図から
明らかなように、従来例の通常の相関関数では正しいず
れ量が得られないデータ長Ｘ＝X1でも、本実施例の微分
値の相関関数では正しいずれ量を得ることができる。
微分操作は、信号の微少変化を取り出すことができる
ので、信号の持つ情報をより多く取り出すことができ
る。従って、微分値の相関関数は従来例における通常の
相関関数より少ないデータ長で信号のずれ量を求めるこ
とができるという利点がある。
ので、信号の持つ情報をより多く取り出すことができ
る。従って、微分値の相関関数は従来例における通常の
相関関数より少ないデータ長で信号のずれ量を求めるこ
とができるという利点がある。
尚、相関関数の２回微分は、微分値の相関関数に等し
い、即ち が成り立つ。従って、相関関数を求めてから、微分操作
を行う方法も考えられる。
い、即ち が成り立つ。従って、相関関数を求めてから、微分操作
を行う方法も考えられる。
この場合の構成例を第３図に示す。この第３図の構成
例は、第１実施例のサンプリング回路１を省略し、DSP6
に換えてDSP26を用いている。その他の構成は第１実施
例と同一となっている。この第３図の構成例の場合は、
DSP26にて相関関数の計算及びその微分を行うようにな
っている。
例は、第１実施例のサンプリング回路１を省略し、DSP6
に換えてDSP26を用いている。その他の構成は第１実施
例と同一となっている。この第３図の構成例の場合は、
DSP26にて相関関数の計算及びその微分を行うようにな
っている。
〔発明の第２実施例〕 次に、本発明の第２実施例を第２図および第６図に基
づいて説明する。
づいて説明する。
ここで前述した第１実施例と同一の構成要素について
は同一の符号を用いるものとする。
は同一の符号を用いるものとする。
この第２図に示す実施例は、第１の入力信号としての
i1（ｘ）と，この信号i1（ｘ）に対し時間的なずれを有
する第２の入力信号としてのi2（ｘ）とを入力してそれ
ぞれの微分値の極性データを出力する微分極性データ出
力手段としてのサンプリング回路11を備えている。この
サンプリング回路11は、第２図に示すように直列接続さ
れた二つのSH回路10a,10bと，これらのSH回路10a,10bの
両出力を比較するコンパレータ10dとからなる第１の微
分極性データ出力回路30と、この第１の微分極性データ
出力回路30と同様に、SH回路20a,20b及びコンパレータ2
0dとからなる第２の微分極性データ出力回路40とにより
構成されている。
i1（ｘ）と，この信号i1（ｘ）に対し時間的なずれを有
する第２の入力信号としてのi2（ｘ）とを入力してそれ
ぞれの微分値の極性データを出力する微分極性データ出
力手段としてのサンプリング回路11を備えている。この
サンプリング回路11は、第２図に示すように直列接続さ
れた二つのSH回路10a,10bと，これらのSH回路10a,10bの
両出力を比較するコンパレータ10dとからなる第１の微
分極性データ出力回路30と、この第１の微分極性データ
出力回路30と同様に、SH回路20a,20b及びコンパレータ2
0dとからなる第２の微分極性データ出力回路40とにより
構成されている。
この内、コンパレータ10dは、SH回路10aの出力がSH回
路10bの出力より大きいか等しい場合には“1"を出力
し、反対にSH回路10aの出力がSH回路10bの出力より小さ
い場合には“0"を出力する。コンパレータ20dも同様の
機能をもっている。即ち、コンパレータ10d,20dは微分
値ではなく各信号の増減を求めて符号化することによ
り、各信号の微分値の極性データを出力するようになっ
ている。
路10bの出力より大きいか等しい場合には“1"を出力
し、反対にSH回路10aの出力がSH回路10bの出力より小さ
い場合には“0"を出力する。コンパレータ20dも同様の
機能をもっている。即ち、コンパレータ10d,20dは微分
値ではなく各信号の増減を求めて符号化することによ
り、各信号の微分値の極性データを出力するようになっ
ている。
このサンプリング回路11には、サンプリング間隔に対
応したクロックパルスを出力するクロック回路２が併設
されている。このサンプリング回路11の出力段には、各
コンパレータ10d及び20dの出力データをそれぞれ一時的
に記憶するRAM15a及び15bとからなる記憶手段としての
メモリ15が併設されている。このメモリ15には、DMA回
路13が併設され、当該メモリ15を構成する各RAM15a及び
15bは直接制御されるようになっている。これらのRAM15
a及び15bの出力段には、当該RAM15a及び15bに記憶され
た信号データに基づき所定の演算を行って相関関数を算
出する相関関数算出手段12が設けられている。この相関
関数算出手段12は、DMA回路13によりRAM15a及び15bから
転送されるデータを入力するEX−NOR回路14と、このEX
−NOR回路14の出力段に設けられたアップダウンカウン
タ16とから構成されている。この相関関数算出手段12に
は、この相関関数の算出結果から信号i1（ｘ）とi
2（ｘ）とのずれ量を求める演算制御手段としてのMCU7
と、別のRAM17とがデータバス60を介して併設されてい
る。
応したクロックパルスを出力するクロック回路２が併設
されている。このサンプリング回路11の出力段には、各
コンパレータ10d及び20dの出力データをそれぞれ一時的
に記憶するRAM15a及び15bとからなる記憶手段としての
メモリ15が併設されている。このメモリ15には、DMA回
路13が併設され、当該メモリ15を構成する各RAM15a及び
15bは直接制御されるようになっている。これらのRAM15
a及び15bの出力段には、当該RAM15a及び15bに記憶され
た信号データに基づき所定の演算を行って相関関数を算
出する相関関数算出手段12が設けられている。この相関
関数算出手段12は、DMA回路13によりRAM15a及び15bから
転送されるデータを入力するEX−NOR回路14と、このEX
−NOR回路14の出力段に設けられたアップダウンカウン
タ16とから構成されている。この相関関数算出手段12に
は、この相関関数の算出結果から信号i1（ｘ）とi
2（ｘ）とのずれ量を求める演算制御手段としてのMCU7
と、別のRAM17とがデータバス60を介して併設されてい
る。
次に上記実施例の作用動作を説明する。
前述した第１実施例と同様に、信号i1（ｘ）は、クロ
ックパルスに同期して順次SH回路10aに記憶される。こ
こで、ｎ番目のクロックパルスで当該SH回路10aに記憶
されるデータをi1（xn）とすれば、次のクロックパルス
で該SH回路10aにはデータi1（xn+1）が記憶される。こ
の時、前のデータi1（xn）はSH回路10bに送られて記憶
される。
ックパルスに同期して順次SH回路10aに記憶される。こ
こで、ｎ番目のクロックパルスで当該SH回路10aに記憶
されるデータをi1（xn）とすれば、次のクロックパルス
で該SH回路10aにはデータi1（xn+1）が記憶される。こ
の時、前のデータi1（xn）はSH回路10bに送られて記憶
される。
この結果、コンパレータ10dでは、SH回路10a,10bに記
憶されたデータを受け、これらの比較を行う前述したよ
うに、i1（xn+1）≧i1（xn）の時は“1"を出力し、この
反対にi1（xn+1）＜i1（xn）の時は“0"を出力する。同
様にして、第２の微分極性データ出力回路40を構成する
コパレータ20dでは、信号i2（ｘ）を入力して、“1"若
しくは“0"を出力する。
憶されたデータを受け、これらの比較を行う前述したよ
うに、i1（xn+1）≧i1（xn）の時は“1"を出力し、この
反対にi1（xn+1）＜i1（xn）の時は“0"を出力する。同
様にして、第２の微分極性データ出力回路40を構成する
コパレータ20dでは、信号i2（ｘ）を入力して、“1"若
しくは“0"を出力する。
次いで、これらの符号化された信号は、RAM15a,15bに
それぞれ送出され、DMA回路13によりEX−NOR回路14に転
送される。
それぞれ送出され、DMA回路13によりEX−NOR回路14に転
送される。
EX−NOR回路14では、入力が両方とも“1"若しくは
“0"の時“1"をアップダウンカウンタ16に出力し、その
他の場合は“0"を出力する。アップダウンカウンタ16で
は、“1"が入力されればアップカウント、“0"の時には
ダウンカウントを行う。この結果は、信号の増減を求め
て、増加，一定の場合は「１」，減少なら「−１」に符
号化して前述した式と同様の積和計算を行うのと等価
である。即ち、アップダウンカウンタ16はこの場合の相
関関数（微分値の極性相関関数）を求めることになる。
“0"の時“1"をアップダウンカウンタ16に出力し、その
他の場合は“0"を出力する。アップダウンカウンタ16で
は、“1"が入力されればアップカウント、“0"の時には
ダウンカウントを行う。この結果は、信号の増減を求め
て、増加，一定の場合は「１」，減少なら「−１」に符
号化して前述した式と同様の積和計算を行うのと等価
である。即ち、アップダウンカウンタ16はこの場合の相
関関数（微分値の極性相関関数）を求めることになる。
この相関関数の算出結果は、RAM17に転送され記憶さ
れる。最後に、MCU7では、相関関数の計算結果からずれ
量d0を求め出力する。
れる。最後に、MCU7では、相関関数の計算結果からずれ
量d0を求め出力する。
第６図に前述した第７図の信号i1（ｘ），i2（ｘ）の
データ長Ｘ＝X1部分に微分値の極性相関を用いた場合を
示す。この第６図から明らかなように、本実施例におい
ても、従来の相関関数では正しいずれ量が得られないデ
ータ長Ｘ＝X1で正しいずれ量を得ることができる。
データ長Ｘ＝X1部分に微分値の極性相関を用いた場合を
示す。この第６図から明らかなように、本実施例におい
ても、従来の相関関数では正しいずれ量が得られないデ
ータ長Ｘ＝X1で正しいずれ量を得ることができる。
相関関数に関してはA/D変換の精度の影響は小さいの
で、微分値の極性相関でも従来の相関関数に比して短い
データ長で信号のずれ量を求めることができ、極性相関
関数は複雑な数値演算を行う必要がないので計算時間の
短縮と回路の簡略化を図ることができるという利点があ
る。
で、微分値の極性相関でも従来の相関関数に比して短い
データ長で信号のずれ量を求めることができ、極性相関
関数は複雑な数値演算を行う必要がないので計算時間の
短縮と回路の簡略化を図ることができるという利点があ
る。
本発明は、以上のように構成され機能するので、これ
によると、信号微分手段と相関関数算出手段の作用によ
り第１の入力信号と第２の入力信号との微分値の相関関
数を算出することができ、この算出された相関関数のピ
ーク値から演算制御手段が第１の入力信号と第２の入力
信号のずれを求めることができ、これがため、データ長
が短くても二つの信号のずれ量を正確に求めることがで
き、データ長の短縮化により計算時間とサンプリング時
間とを短縮することができるという従来にない優れた微
分相関器を提供することができる。
によると、信号微分手段と相関関数算出手段の作用によ
り第１の入力信号と第２の入力信号との微分値の相関関
数を算出することができ、この算出された相関関数のピ
ーク値から演算制御手段が第１の入力信号と第２の入力
信号のずれを求めることができ、これがため、データ長
が短くても二つの信号のずれ量を正確に求めることがで
き、データ長の短縮化により計算時間とサンプリング時
間とを短縮することができるという従来にない優れた微
分相関器を提供することができる。
なお、請求項２記載の発明にあっては、信号微分手段
に換えて微分極性データ出力手段を備えているため複雑
な計算を要しないので一層計算時間の短縮及び回路の簡
略化を図ることができるという効果がある。
に換えて微分極性データ出力手段を備えているため複雑
な計算を要しないので一層計算時間の短縮及び回路の簡
略化を図ることができるという効果がある。
第１図は本発明の第１実施例の構成を示すブロック図、
第２図は本発明の第２実施例の構成を示すブロック図、
第３図は第１図の応用例の構成を示すブロック図、第４
図（１）ないし（２）は第１図の実施例における入力信
号の微分値を示す図、第５図は第１図の実施例における
算出された相関関数を示す図、第６図は第２図の実施例
における算出された相関関数を示す図、第７図（１）な
いし（２）は入力信号を示す図、第８図（１）ないし
（２）は従来例及びその問題点を説明するための図であ
る。 １……信号微分手段としてのサンプリング回路、３……
アナログ・ディジタル変換器、５……記憶手段としての
RAM、６……相関関数算出手段としてのDSP、７……演算
制御手段としてのMCU、i1……第１の入力信号、i2……
第２の入力信号。
第２図は本発明の第２実施例の構成を示すブロック図、
第３図は第１図の応用例の構成を示すブロック図、第４
図（１）ないし（２）は第１図の実施例における入力信
号の微分値を示す図、第５図は第１図の実施例における
算出された相関関数を示す図、第６図は第２図の実施例
における算出された相関関数を示す図、第７図（１）な
いし（２）は入力信号を示す図、第８図（１）ないし
（２）は従来例及びその問題点を説明するための図であ
る。 １……信号微分手段としてのサンプリング回路、３……
アナログ・ディジタル変換器、５……記憶手段としての
RAM、６……相関関数算出手段としてのDSP、７……演算
制御手段としてのMCU、i1……第１の入力信号、i2……
第２の入力信号。
Claims (2)
- 【請求項１】第１の入力信号と，この第１の入力信号に
対し時間的なずれを有する第２の入力信号とを入力して
それぞれの微分値を出力する信号微分手段と、この信号
微分手段の出力信号をアナログ・ディジタル変換するア
ナログ・ディジタル変換器と、このディジタル変換され
た信号データを一時的に記憶する記憶手段と、この信号
データに基づき所定の演算を行って相関関数を算出する
相関関数算出手段と、この相関関数の算出結果から前記
第１の入力信号と第２の入力信号とのずれ量を求める演
算制御手段とを備えていることを特徴とした微分相関
器。 - 【請求項２】前記信号微分手段に換えて，前記第１の入
力信号と第２の入力信号とを入力してそれぞれの微分値
の極性データを出力する微分極性データ出力手段を備え
ていることを特徴とした請求項１記載の微分相関器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1658389A JP2694663B2 (ja) | 1989-01-26 | 1989-01-26 | 微分相関器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1658389A JP2694663B2 (ja) | 1989-01-26 | 1989-01-26 | 微分相関器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02196371A JPH02196371A (ja) | 1990-08-02 |
| JP2694663B2 true JP2694663B2 (ja) | 1997-12-24 |
Family
ID=11920301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1658389A Expired - Lifetime JP2694663B2 (ja) | 1989-01-26 | 1989-01-26 | 微分相関器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2694663B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0374923B2 (en) * | 1988-12-21 | 1999-06-23 | Mitsubishi Materials Corporation | Diamond-coated tool member, substrate thereof and method for producing same |
| US5066553A (en) * | 1989-04-12 | 1991-11-19 | Mitsubishi Metal Corporation | Surface-coated tool member of tungsten carbide based cemented carbide |
| US5126206A (en) * | 1990-03-20 | 1992-06-30 | Diamonex, Incorporated | Diamond-on-a-substrate for electronic applications |
| JPH04184661A (ja) * | 1990-11-20 | 1992-07-01 | Pfu Ltd | データ処理機能の呼出処理方式 |
-
1989
- 1989-01-26 JP JP1658389A patent/JP2694663B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02196371A (ja) | 1990-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2694663B2 (ja) | 微分相関器 | |
| JPH09273942A (ja) | センサ出力補間方法 | |
| JPS63148881A (ja) | サ−ボモ−タの速度制御装置 | |
| JP2002116058A (ja) | エンコーダデータ変換回路 | |
| JPH0262186B2 (ja) | ||
| JPS58200396A (ja) | 多点温度入力装置 | |
| SU984038A1 (ru) | Устройство дл преобразовани частоты в код | |
| SU970401A1 (ru) | Аналого-цифровой функциональный преобразователь | |
| US6087825A (en) | Waveform sampling apparatus | |
| SU802955A1 (ru) | Устройство дл сбора и обработки ин-фОРМАции | |
| SU849236A1 (ru) | Аналого-цифровой интегратор | |
| SU640315A1 (ru) | Частотно-импульсное диференцирующее устройство | |
| JPH01314016A (ja) | デイジタルサーボシステムの入力信号変換方法 | |
| JPH0654331B2 (ja) | 電力変換装置の電圧，電流検出方式 | |
| SU907554A1 (ru) | Устройство дл вычислени текущего значени функции правдоподоби авторегрессионной случайной последовательности | |
| SU976401A1 (ru) | Цифровой измеритель интегральных параметров импульсов | |
| SU368553A1 (ru) | Оптимизатор режима работы интегрирующего | |
| SU811278A1 (ru) | Вычислительное устройство | |
| SU1029199A2 (ru) | Преобразователь угла поворота вала в код | |
| SU918952A1 (ru) | Устройство дл преобразовани по функци м Уолша | |
| JP2827446B2 (ja) | 電動機の速度検出方法 | |
| SU1205155A2 (ru) | Цифровой определитель дисперсии | |
| SU953590A1 (ru) | Преобразователь фазового сдвига в напр жение | |
| SU611230A1 (ru) | Устройство дл считывани графической информации | |
| SU782154A2 (ru) | Преобразователь частота-код |