JP2694569B2 - 所定符号ビット連続位置検出方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、多数のワードで構成されるデータ中に存在
する、所定符号のビットが１ワードを構成するビット長
以上にわたって連続するデータ上の位置を検出する所定
符号ビット連続位置検出方法に関するものである。

（従来の技術） 画像等を表わすディジタルデータは一般に膨大な情報
量を有しており、このディジタルデータをデータ記録装
置に記録蓄積する場合や送受信する場合等に、１枚の画
像の中における近傍画素の画素値間に存在する強い相関
を利用して冗長性を抑圧してデータ量を圧縮するデータ
圧縮が一般的に行われている。このデータ圧縮を行なっ
た後のデータはそのデータ圧縮処理方法により、例えば
画像を読み取ってディジタルデータを得る際の一本の主
走査線上に並ぶ多数の画素の画素値を表わすディジタル
データを一セットとして各セットの先頭であることを表
わすために各セットの先頭に１ワード以上にわたる例え
ば17ビット以上等所定長連続する“0"ビットもしくは
“1"ビットを挿入することがある。

第４図は、データ圧縮伸長の一連の処理の流れの一例
を表わすブロック図である。

例えば図示しない画像読取装置で得られた、画像を表
わすディジタルデータS1がデータ圧縮器１に入力され
る。データ圧縮器１では、画像を読み取る際の各主走査
線上に並ぶ多数の画素の画素値を表わすディジタルデー
タを一セットとして各セット毎にデータ圧縮が行なわ
れ、かつ各セットの先頭に17ビット連続する“0"ビット
が挿入され、圧縮画像データS2が生成される。この圧縮
画像データS2は多数の画像を圧縮処理されたディジタル
データの形でファイリングしておく画像ファイリング装
置２に送られて記憶される。画像ファイリング装置２に
記憶された圧縮画像データS2は必要に応じて読み出さ
れ、ゼロ長検出回路３とデータ伸長器４に入力される。
ゼロ長検出回路３では圧縮画像データS2中に存在する、
17ビット以上連続する“0"ビットを検出してこれにより
各主走査線に対応する各セットの先頭を求め、その各先
頭の位置をデータ伸長器４に知らせる。データ伸長器４
では、画像ファイリング装置２から入力された圧縮画像
データS2とゼロ長検出回路３から入力された各セットの
先頭の位置を表わす情報とに基づいて該圧縮画像データ
S2を伸長し、もとのディジタルデータS1と略同等（非可
逆圧縮の場合は完全にはもとには戻らない）の伸長され
た画像データS3が求められ、例えば図示しないCRTディ
スプレイ装置に送られ、画像データS3に基づく可視画像
が表示される。

上記はデータ圧縮・伸長の例であるが、データ圧縮・
伸長とは無関係に、例えばディジタルデータを送受信す
る場合等にも一群のディジタルデータの先頭に先頭であ
ることを表わす所定長連続する“0"ビット等を挿入する
場合もある。

上記データ圧縮・伸長処理を行なう場合やディジタル
データを送受信する場合等に、例えば上記ゼロ長検出回
路等により“0"ビット等が所定長以上連続しているか否
かを検出する必要がある。

第５図は、“0"ビットが所定長以上連続しているか否
かを検出するための従来のゼロ長検出回路の一例を表わ
した回路図である。

シフトレジスタ５は、パラレル入力／シリアル出力の
16ビットのシフトレジスタであって、例えば第４図に示
す圧縮画像データS2等多数のワード（この例では、１ワ
ード＝16ビットととする。）からなるディジタルデータ
S4が１ワード単位で該シフトレジスタ５に順次入力され
る。シフトレジスタ５に１ワード入力される毎にクロッ
ク信号CLが16パルス入力され、これによりシフトレジス
タ５のデータがシフトレジスタ６にシリアルに送られ
る。シフトレジスタ６はシリアル入力／パラレル出力
の、“0"ビットが幾つ以上連続する場合を検出するかに
応じたビット長のシフトレジスタであり、該シストレジ
スタ６の全部のビットが“0"となったときに該シフトレ
ジスタ６のパラレル出力端子に接続されたゲート回路７
から図に示すようなパルス信号が出力され、これにより
“0"ビットが所定長以上連続していることが検出され
る。

（発明が解決しようとする課題） 上記従来のゼロ長検出回路は、一旦１ワード単位でパ
ラレルに入力された信号をシリアル信号に変換している
ためゼロ長の検出に時間がかかり、このゼロ長検出の時
間がその後の例えばデータ伸長処理等を含む一連の処理
の高速化の妨げとなる場合があった。

本発明は、上記事情に鑑み、多数のワードで構成され
るデータ中に存在する、所定符号（“0"もしくは“1"）
のビットが連続するデータ上の位置を高速に検出するこ
とのできる回路を構成することのできる所定符号ビット
連続位置検出方法を提供することを目的とするものであ
る。

（課題を解決するための手段） 本発明の第一の所定符号ビット連続位置検出方法は、 多数のワードで構成されるデータ中に存在する、所定
符号のビットが１ワードを構成するビット長以上にわた
って連続するデータ上の位置を検出する所定符号ビット
連続位置検出方法において、 前記多数のワード中の第一のワードの最下位ビットか
ら最上位ビットに向かって前記所定符号のビットが連続
する第一のビット長を求め、前記第一のワードの下位側
に続く第二のワードの最上位ビットから最下位ビットに
向かって前記所定符号のビットが連続する第二のビット
長を求め、該第二のビット長を前記第一のビット長に加
算して加算ビット長を求め、この加算ビット長を１ワー
ドを構成するビット長と比較することにより所定符号の
ビットが１ワードを構成するビット長以上にわたって連
続するデータ上の位置を検出することを特徴とするもの
である。

また、本発明の第二の所定符号ビット連続位置検出方
法は、 多数のワードで構成されるデータ中に存在する、所定
符号のビットが１ワードを構成するビット長を越える所
定長連続するデータ上の位置を検出する所定符号ビット
連続位置検出方法において、 前記多数のワード中の第一のワードの最下位ビットか
ら最上位ビットに向かって前記所定符号のビットが連続
する第一のビット長を求め、前記第一のワードの下位側
に続く第二のワードの最上位ビットから最下位ビットに
向かって前記所定符号のビットが連続する第二のビット
長を求め、該第二のビット長を前記第一のビット長に加
算して加算ビット長を求めるとともに該第二のビット長
が１ワードを構成するビット長と同一であるか該ビット
長よりも小さい数であるかを判定し、 該第二のビット長が１ワードを構成するビット長より
も小さい数である場合には前記加算ビット長を前記所定
長と比較することにより所定符号のビットが前記所定長
連続するデータ上の位置を検出し、 該第二のビット長が１ワードを構成するビット長と同
一である場合には前記第二のワードの下位側に続く第三
のワードを前記第二のワードに代え新たな第二のワード
として該新たな第二のワードの最上位ビットから最下位
ビットに向かって前記所定符号のビットが連続する新た
な第二のビット長を求め、該新たな第二のビット長を前
記加算ビット長に加算して新たな加算ビット長を求める
とともに必要に応じて前記判定から前記新たな加算ビッ
ト長を求める手順を繰り返し、これにより最終的に求め
られた加算ビット長を前記所定長と比較することにより
所定符号のビットが前記所定長連続するデータ上の位置
を検出することを特徴とするものである。

ここで、上記「ワード」は、特定のビット長のものに
限られるものではなく、例えば４ビット,8ビット,16ビ
ット,32ビット等一連のディジタルデータの処理単位を
いう。

また、上記「必要に応じて」とは、１ワードを構成す
るビット長と検出すべき前記所定長との関係で定まり、
例えば、１ワードを構成するビット長が16であって検出
すべき前記所定長が17の場合は、前記第三のワードの下
位側に続く第四のワードについて上記「前記判定から前
記新たな加算ビット長を求める手順を繰り返」す必要は
なく、１ワードを構成するビット長が８であって検出す
べき前記所定長が17の場合は、前記第三のワードの下位
側に続く第四のワードについて上記「前記判定から前記
新たな加算ビット長を求める手順を繰り返」す必要が有
り、１ワードを構成するビット長が８であって検出すべ
き前記所定長が25の場合は、前記第三のワードの下位側
に続く第四のワードとさらに該第四のワードの下位側に
続く第五のワードとについて上記「前記判定から前記新
たな加算ビット長を求める手順を繰り返」す必要が有る
ことをいう。尚、上記「前記判定から前記新たな加算ビ
ット長を求める手順を繰り返」す必要がなくても繰り返
してもよい場合もあることはもちろんであり、必要以上
に繰り返す場合も本発明に包含されるものであることは
もちろんである。

（作用） 本発明の第一および第二の所定符号ビット連続位置検
出方法は、上記の各ステップに従って、データを１ワー
ド単位でアクセスし、上記第一および第二のビット長を
求め、これらを加算して加算ビット長を求めるようにし
たものであり、全てパラレルデータとして取り扱うこと
ができ、しかも少ないステップ数でしたがって高速で所
定符号のビットが所定長連続するデータ上の位置を検出
することができる。

（実施例） 以下、本発明の実施例について説明する。

第１図は、本発明の所定符号ビット連続位置検出方法
の一例を用いたゼロ長検出回路の一例を表わしたブロッ
ク図、 第２図は、多数のワードで構成されるデータ中の１ワ
ードの一例を表わした図、 第３図は、第１図に示したゼロ長検出回路の回路動作
を表わしたフローチャートである。

この実施例では、前述した圧縮画像データ、即ち各主
走査線に対応する各一群のディジタルデータの先頭に
“0"ビットが所定長（ここでは17ビットとする。）連続
しており、この各ディジタルデータの先頭を求めるもの
とする。また該圧縮画像データは、第２図に示すよう
に、１ワードが最下位ビット（LSB0）から最上位ビット
（MSB15）までの16ビットで構成されたデータであるも
のとする。ここで以下簡単のため、各ワードの最上位ビ
ット（MSB15）から最下位ビット（LSB0）に向かって
“0"ビットが連続するビット長（第二のビット長）をｘ
長、各ワードの最下位ビット（LSB0）から最上位ビット
（MSB15）に向かって“0"ビットが連続するビット長
（第一のビット長）をｙ長と称する。

上記圧縮画像データが１ワードずつラッチ回路11に入
力されラッチされる（ステップＡ）。ここではこのステ
ップＡでラッチ回路11にラッチされた１ワード分のデー
タを第一のワードと称する。ラッチ回路11にラッチされ
た第一のワードはｘ長検出回路12とｙ長検出回路13とに
入力されるが、まずｙ長検出回路13においてｙ長の検出
が行われ（ステップＢ）、この検出されたｙ長がセレク
タ14を経由してレジスタ15に入力される（ステップ
Ｃ）。なおセレクタ14は、ｙ長をレジスタ15に入力する
タイミングではｙ長検出回路13とレジスタ15とが接続さ
れ、後述する加算回路16における加算結果をレジスタ15
に入力するタイミングでは加算回路16とレジスタ15とが
接続されるように回路を切り替えるものである。

次に上記第一のワードの下位側に続く１ワード分のデ
ータ（これを第二のワードと称する。）がラッチ回路11
に入力されラッチされる（ステップＤ）。ラッチ回路11
にラッチされた第二のワードは上記第一のワードのとき
と同様にｘ長検出回路12とｙ長検出回路13とに入力され
るが、今度はｘ長検出回路12においてｘ長の検出が行わ
れ（ステップＥ）、この検出されたｘ長は加算回路16に
入力される。また該加算回路16にはレジスタ15に記憶さ
れている第一のワードのｙ長も入力され、これら第一の
ワードのｙ長と第二のワードのｘ長とが加算され、この
加算値はレジスタ15に入力され、それまでレジスタ15に
記憶されていた第一のワードのｙ長に代えて該レジスタ
15に記憶される（ステップＦ）。また、ｘ長検出回路12
で求められたｘ長は16ビット判定回路17にも入力され、
このｘ長が１ワードを構成するビット長（16ビット）で
あるかもしくは15ビット以下であるかが判定される（ス
テップＧ）。16ビット判定回路17は、この判定結果に応
じて、以下に示す回路動作が実行されるように、ｘ長検
出回路12,y長検出回路13,セレクタ14,および後述する判
定回路18等を制御する。

16ビット判定回路17でこのｘ長が15ビット以下である
と判定された場合には、レジスタ15に記憶された加算値
が判定回路18に入力され、この加算値が17ビット以上で
あるか否か、即ちここが１本の主走査線に対応するディ
ジタルデータの先頭であるか否かが判定される（ステッ
プＨ）。

尚、各ディジタルデータの先頭に１ワードを構成する
ビット長（16ビット）の“0"ビットが挿入されている場
合は、上記ステップＧにおけるｘ長が１ワードを構成す
るビット長（16ビット）であるかもしくは15ビット以下
であるかの判定は不要であり、ステップＨにおいてここ
が１本の主走査線に対応するディジタルデータの先頭で
あるか否か（上記加算値が16ビット以上であるか否か）
が判定される。

１本の主走査線に対応するディジタルデータの先頭で
あると判定された場合、この一連の処理は終了する。
尚、引き続き次の主走査線に対応するディジタルデータ
の先頭を求めるようにしてもよい。

判定回路18においてレジスタ15に記憶された加算値が
16ビット以下、即ち１本の主走査線に対応するディジタ
ルデータの先頭ではないと判定された場合は、ラッチ回
路11にラッチされている第二のデータを新たな第一のデ
ータとして該新たな第一のデータのｙ長が求められ（ス
テップＢ）、以下同様の処理が行われる。

また16ビット判定回路17で第二のワードのｘ長が16ビ
ットであると判定された場合には、ラッチ回路11にラッ
チされている第二のワードの下位側に続く第三のワード
にも“0"ビットが続いている可能性があるため、該第三
のワードを新たな第二のワードとして該新たな第二のワ
ードについて前述したステップＤ〜Ｇの処理が繰り返さ
れる。ここでは“0"ビットが17連続しているデータ上の
位置を求めているため、ステップＧにおける上記新たな
第二のワードのｘ長がさらに16であるか否かの判定は不
要であるが、本実施例ではこの判定を行なっている。上
記新たな第二のワードのｘ長がさらに16であった場合の
該新たな第二のワードの下位側に続くワードについても
同様である。

以上のようにして、上記実施例では、圧縮画像データ
上の“0"ビットが17以上連続している位置を検出するこ
とにより、１本の主走査線に対応するディジタルデータ
の先頭が高速に求められる。

上記実施例では“0"ビットが17ビット以上連続する位
置を求めているが、本発明では符号が“1"のビットが連
続する位置を求めることもでき、また何ビット連続して
いる位置を求めるかについても、１ワードを構成するビ
ット長以上であれば任意に定めることがてきる。

（発明の効果） 以上詳細に説明したように、本発明の所定符号ビット
連続位置検出方法は、１ワード単位で順次アクセスされ
るデータのｘ長とｙ長とを前述した所定のタイミングで
求めこれらを加算して加算データ長を求めることを基本
としており、全てパラレルデータとして取り扱うことが
でき、高速で所定符号のビットが所定長連続するデータ
上の位置を検出することができる。

【図面の簡単な説明】

第１図は、本発明の所定符号ビット連続位置検出方法の
一例を用いたゼロ長検出回路の一例を表わしたブロック
図、 第２図は、多数のワードで構成されるデータ中の１ワー
ドの一例を表わした図、 第３図は、第１図に示したゼロ長検出回路の回路動作を
表わしたフローチャート、 第４図は、データ圧縮伸長の一連の処理の流れの一例を
表わすブロック図、 第５図は、“0"ビットが所定長以上連続しているか否か
を検出するための従来のゼロ長検出回路の一例を表わし
た回路図である。 11……ラッチ回路、12……ｘ長検出回路 13……ｙ長検出回路、14……セレクタ 15……レジスタ、16……加算回路 17……16ビット判定回路 18……判定回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】多数のワードで構成されるデータ中に存在
   する、所定符号のビットが１ワードを構成するビット長
   以上にわたって連続するデータ上の位置を検出する所定
   符号ビット連続位置検出方法において、 前記多数のワード中の第一のワードの最下位ビットから
   最上位ビットに向かって前記所定符号のビットが連続す
   る第一のビット長を求め、前記第一のワードの下位側に
   続く第二のワードの最上位ビットから最下位ビットに向
   かって前記所定符号のビットが連続する第二のビット長
   を求め、該第二のビット長を前記第一のビット長に加算
   して加算ビット長を求め、この加算ビット長を１ワード
   を構成するビット長と比較することにより所定符号のビ
   ットが１ワードを構成するビット長以上にわたって連続
   するデータ上の位置を検出することを特徴とする所定符
   号ビット連続位置検出方法。
2. 【請求項２】多数のワードで構成されるデータ中に存在
   する、所定符号のビットが１ワードを構成するビット長
   を越える所定長連続するデータ上の位置を検出する所定
   符号ビット連続位置検出方法において、 前記多数のワード中の第一のワードの最下位ビットから
   最上位ビットに向かって前記所定符号のビットが連続す
   る第一のビット長を求め、前記第一のワードの下位側に
   続く第二のワードの最上位ビットから最下位ビットに向
   かって前記所定符号のビットが連続する第二のビット長
   を求め、該第二のビット長を前記第一のビット長に加算
   して加算ビット長を求めるとともに該第二のビット長が
   １ワードを構成するビット長と同一であるか該ビット長
   よりも小さい数であるかを判定し、 該第二のビット長が１ワードを構成するビット長よりも
   小さい数である場合には前記加算ビット長を前記所定長
   と比較することにより所定符号のビットが前記所定長連
   続するデータ上の位置を検出し、 該第二のビット長が１ワードを構成するビット長と同一
   である場合には前記第二のワードの下位側に続く第三の
   ワードを前記第二のワードに代え新たな第二のワードと
   して該新たな第二のワードの最上位ビットから最下位ビ
   ットに向かって前記所定符号のビットが連続する新たな
   第二のビット長を求め、該新たな第二のビット長を前記
   加算ビット長に加算して新たな加算ビット長を求めると
   ともに必要に応じて前記判定から前記新たな加算ビット
   長を求める手順を繰り返し、これにより最終的に求めら
   れた加算ビット長を前記所定長と比較することにより所
   定符号のビットが前記所定長連続するデータ上の位置を
   検出することを特徴とする所定符号ビット連続位置検出
   方法。