JP2690468B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2690468B2 JP2690468B2 JP7065630A JP6563095A JP2690468B2 JP 2690468 B2 JP2690468 B2 JP 2690468B2 JP 7065630 A JP7065630 A JP 7065630A JP 6563095 A JP6563095 A JP 6563095A JP 2690468 B2 JP2690468 B2 JP 2690468B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polycrystalline silicon
- impurity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、詳し
くは、半導体基の表面領域内に形成された不純物ドープ
層（拡散層）と、良好な接触を形成することができる配
線構造体を有する半導体装置に関する。
【０００２】
【従来の技術】従来のコンタクト構造は、例えば、１９
８５年秋季第４６回応用物理学会学術講演予稿集第４１
１頁。３ａ−Ｖ−１において論じられているように、拡
散層の上にＴｉＮ膜を直接被着し、その上にＡｌあるい
はＡｌ化合物を被着していた。ＴｉＮ膜を拡散層とＡｌ
膜の間に介在させるのは、ＴｉＮ膜が、ＡｌとＳｉの合
金化を防ぐバリヤとして働くためである。
【０００３】
【発明が解決しようとする課題】上記従来技術は、被着
方法（スパッタリング）に起因するＴｉＮの被覆性の不
良を十分に配慮していないため、コンタクト孔が小さく
なって、開口面積に対する深さの比が大きくなった場合
は、コンタクト孔の内面が、ＴｉＮ膜によって十分被覆
されないことが起こる。
【０００４】さらに、第２図および第３図に示したよう
に、コンタクト領域２５が、拡散層２３、３３からずれ
て、アイソレーション用のＳｉＯ2膜２２、３２に入り
込んだ場合は、コンタクト孔を形成する際に、上記アイ
ソレーション用のＳｉＯ2膜２２、３２の端部もエッチ
されてしまうため、コンタクト孔の内部にさらに深いみ
ぞあるいは凹部が形成され、ＴｉＮ膜１０によって、コ
ンタクト孔内部のすべてを完全に被覆することができな
い。
【０００５】そのため、ＴｉＮ膜６の上にＡｌ膜１１を
形成した際に、ＳｉとＡｌが、直接接触し、その後に行
われるアニールによって合金化が進み、形成されたＡｌ
−Ｓｉ合金が、拡散層３を突き抜けてＳｉ基板１内に入
り、その結果、Ｓｉ基板１とＡｌ膜１１が互いにショー
トしてしまう。
【０００６】本発明の目的は、従来技術の有する上記問
題を解決し、コンタクト領域が拡散層からずれて、アイ
ソレーション領域に入り込んだ場合でも、Ｓｉ基板と配
線が互いにショートすることがなく、拡散層と良好な接
続を行うことができる、高い信頼性を有する半導体装置
を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、アイソレーション用絶縁膜とその上に形
成された第２の絶縁膜の積層絶縁膜と、上記アイソレー
ション用絶縁膜の端部を含む領域の上記積層絶縁膜に設
けられた基板コンタクト用開口部と、当該開口部に形成
された電極を有する半導体装置において、上記電極は、
多結晶シリコン膜およびその上に形成された二層膜と
し、かつ、上記多結晶シリコン膜と導電性膜の終端部
は、鉛直上方から見たときに上記層絶縁膜上の同一の位
置に設けるものである。
【０００８】
【作用】上記多結晶シリコン膜は、被覆性が極めて良好
な低圧化学気相成長法によって形成できるので、上記コ
ンタクト孔内は、上記多結晶シリコンによって平坦化さ
れ、ＴｉＮの低い被覆性に起因するＡｌ膜とＳｉ基板の
ショートは防止できる。さらに、上記アニールによっ
て、ＴｉＮ膜の下方の深い位置に良好な接合が形成され
ているため、ＡｌとＳｉの合金化が万一発生しても、合
金化した領域が、拡散層を突き抜けて、その下のＳｉ基
板に到達する恐れはほとんどなく、この点からも、Ａｌ
膜とＳｉ基板のショートは効果的に防止される。
【０００９】また、上記多結晶シリコン膜とその上に形
成された導電性膜の終端部が、開口部を有する絶縁膜上
の、同一の位置に形成されるので、所要面積も少なく、
形成も容易である。
【００１０】
【実施例】
〈実施例１〉本発明の一実施例を図１を用いて説明す
る。まず、図１（１）に示したように、周知の方法を用
いて、ＳｉＯ2膜２からなるアイソレーション領域を形
成し、周知のイオン打込み法を用いて不純物領域３を形
成した後、周知の化学気相成長法を用いて、リンケイ酸
ガラス膜４を形成した。
【００１１】図１（２）に示したように、レジスト膜５
をマスクとして用いた異方性エッチングによって、コン
タクト孔を形成し、の表面の一部を露出させた。この
際、アイソレーション領域である上記ＳｉＯ2膜２の端
部がエッチされて、Ｓｉ基板１の表面の一部に凹部が形
成され、Ｓｉ基板１の一部が露出される場合がある。
【００１２】しかし、図１（３）に示したように、上記
Ｓｉ基板１の露出された表面上からリンケイ酸ガラス膜
４の表面上に延伸する多結晶シリコン膜６を低圧気相成
長法によって形成すると、上記凹部は、この多結晶シリ
コン膜６によって充填され、コンタクト孔の底部は平坦
になった。
【００１３】次に、リン７をイオン打込みしてリン層８
を形成した後、アニールを行い、多結晶シリコン特有の
速い不純物拡散を利用して、上記Ｓｉ基板１にあらかじ
め形成されてあるｎ+拡散領域８より深い第２のｎ+拡散
領域９を、コンタクト孔の下方に自己整合的に形成し
た。
【００１４】ＡｌとＳｉの合金化を防止するためのバリ
ヤ膜として、ＴｉＮ膜１０を上記多結晶シリコン膜６の
上に形成し、さらに、その上にＡｌ膜１１を形成した
後、、周知の選択エッチング法によって、多結晶シリコ
ン膜６、ＴｉＮ膜１０およびＡｌ膜１１からなる積層膜
を所定の形状に加工して、図１（４）に示したように、
多結晶シリコン膜６、ＴｉＮ膜１０およびＡｌ膜１１の
終端部が、上記リンケイ酸ガラス膜４上の同一の位置に
形成されるようにした。
【００１５】この場合、ＴｉＮ膜１０はスパッタ法で形
成されるので、表面被覆性が低い。そのため、多結晶シ
リコン膜６が存在しないと、Ｓｉ基板１に形成された上
記凹部がＴｉＮ膜１０によって完全には充填されず、そ
のため、ＡｌとＳｉの間の化合および合金化が起って、
Ａｌ膜１１とＳｉ基板１が互いにショートする場合があ
る。このショートは、図２に示したように、ＳｉＯ2膜
２２が周知のＬＯＣＯＳ（Local Oxidation of Silico
n）によって形成された場合は、比較的少なかったが、
図３に示した埋込型アイソレーションの場合は、アイソ
レーション用のＳｉＯ2膜３２の端部の傾斜が直角に近
いため、イオン打込みとアニールによって形成された拡
散層３６の深さが実質的に浅くなり、ショートが発生し
やすくなってしまう。しかし、図１（４）に示した本発
明の構造では、深く良好な接合が形成されるので、その
ような恐れはない。
【００１６】さらに、図１（３）に示したように、本実
施例においては、上記多結晶シリコン膜６、ＴｉＮ膜１
０およびＡｌ膜１１が、上記リンケイ酸ガラス膜４上の
同一の位置において終端しているので、積層膜からなる
所要面積の少ない電極が、極めて容易に形成できる。
【００１７】〈実施例２〉本発明の第２の実施例を図４
に示した。図４に示したように、コンタクト孔が比較的
大きく、拡散層４３も比較的深い場合は、上記ＴｉＮな
どからなるバリア層を設けないで、多結晶シリコン膜４
５の上に導電性膜（本実施例ではＡｌ膜）を直接形成し
てもよい。この場合も、良好な接合が形成されて、良好
なコンタクトが実現できる。
【００１８】さらに、本実施例においても、図４から明
らかなように、上記多結晶シリコン膜４５およびＡｌ膜
４７が、リンケイ酸ガラス膜４４上の同一の位置におい
て終端しているので、上記実施例１と同様の利点が得ら
れる。
【００１９】〈実施例３〉本発明を相補型集積回路に適
用した第３の実施例を図５を用いて説明する。まず、図
５（１）に示したように、ｎ型Ｓｉ基板５１の表面に、
ｎ型ウエル５２、ｐ型ウエル５３、アイソレーション領
域５４、ｐ+型拡散層５５、ｎ+拡散層５６およびリンケ
イ酸ガラス膜５７を、周知の方法を用いて順次形成した
後、コンタクト孔を形成し、さらに多結晶シリコン膜５
８を、周知の低圧化学気相成長法を用いて全面に形成し
た。
【００２０】図５（２）に示したように、レジスト膜５
９によってｎ型ウエル５２を覆い、露出されているｐ型
ウエル５３のみにリン６０をイオン打込みして、上記コ
ンタクト孔下部の上記ｐ型ウエル５３に、リン層６１を
形成した。
【００２１】図５（３）に示したように、上記ｎ型ウエ
ル５２上のレジスト膜５９を除去した後、ｐ型ウエル５
３の上にレジスト膜６２を形成し、同様に、ｐ型ウエル
５３にボロン６３をイオン打ち込みして、上記コンタク
ト孔下部の上記ｎ型ウエル５２に、ボロン層６４を形成
した。
【００２２】次に、図５（４）に示したように、アニー
ルを行ってｐ+型拡散層６５およびｎ+型拡散層６６を形
成した後、多結晶シリコン膜５８、ＴｉＮ膜６７および
Ａｌ膜６８を周知の方法を用いて形成し、周知の選択エ
ッチングによって所定の形状に加工して、多結晶シリコ
ン膜５８、ＴｉＮ膜６７およびＡｌ膜６８が、リンケイ
酸ガラス５７上の同一の位置において終端する配線を形
成した。
【００２３】
【発明の効果】本発明によれば、シリコン基板の表面領
域内に形成された拡散層とコンタクトを形成する場合、
コンタクト領域がずれてアイソレーション領域に入り込
み、アイソレーション用のＳｉＯ2膜の端部が深くエッ
チされてしまっても、エッチされた部分が多結晶シリコ
ン膜によって埋められて、良好な接続が得られる。しか
も、上記多結晶シリコン膜によって、コンタクト孔内の
凹部が充填されて極端な凹凸がなくなるので、ＴｉＮ膜
からなるバリヤ膜を形成しても、ＴｉＮ膜の被覆性が低
いために生じるＡｌとシリコン基板の間の合金化反応は
効果的に防止される。さらに、上記多結晶シリコン膜と
導電性膜が同一の位置で終端しているため、所要面積は
小さく、形成も容易である。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to good contact with an impurity-doped layer (diffusion layer) formed in the surface region of a semiconductor substrate. The present invention relates to a semiconductor device having a wiring structure that can be formed. [0002] A conventional contact structure is, for example, 19
Autumn 1985 Proceedings of the 46th Annual Meeting of the Japan Society of Applied Physics 41st
One page. As discussed in 3a-V-1, a TiN film was directly deposited on the diffusion layer and Al or an Al compound was deposited thereon. TiN film as diffusion layer and Al
The TiN film is interposed between the films because it serves as a barrier for preventing alloying of Al and Si. In the above-mentioned prior art, since the poor coverage of TiN caused by the deposition method (sputtering) is not sufficiently taken into consideration, the contact hole becomes small and the opening area is reduced. When the ratio of the depth to the depth becomes large, the inner surface of the contact hole may not be sufficiently covered with the TiN film. Further, as shown in FIGS. 2 and 3, when the contact region 25 is displaced from the diffusion layers 23 and 33 and enters the isolation SiO 2 films 22 and 32, contact holes are formed. Since the end portions of the isolation SiO 2 films 22 and 32 are also etched when forming the trench, a deeper groove or recess is formed inside the contact hole, and the TiN film 10 causes the inside of the contact hole to be formed. Not everything can be completely covered. Therefore, when the Al film 11 is formed on the TiN film 6, Si and Al are in direct contact with each other, and alloying proceeds due to annealing performed thereafter, so that the formed Al film is formed.
The —Si alloy penetrates the diffusion layer 3 and enters the Si substrate 1, and as a result, the Si substrate 1 and the Al film 11 are short-circuited to each other. An object of the present invention is to solve the above problems of the prior art, and even if the contact region shifts from the diffusion layer and enters the isolation region, the Si substrate and the wiring are not short-circuited with each other and the diffusion is prevented. It is an object of the present invention to provide a highly reliable semiconductor device which can make good connection with a layer. In order to achieve the above object, the present invention provides an insulating film for isolation and a laminated insulating film of a second insulating film formed thereon, and the insulating film for isolation described above. In a semiconductor device having a substrate contact opening provided in the laminated insulating film in a region including an end of an insulating film and an electrode formed in the opening, the electrode is
A polycrystalline silicon film and a two-layer film formed thereon, and the end portions of the polycrystalline silicon film and the conductive film are provided at the same position on the layer insulating film when viewed from above vertically. It is a thing. Since the polycrystalline silicon film can be formed by the low pressure chemical vapor deposition method, which has a very good covering property, the inside of the contact hole is flattened by the polycrystalline silicon and the covering property of TiN is low. It is possible to prevent a short circuit between the Al film and the Si substrate due to Furthermore, since the good junction is formed in the deep position below the TiN film by the annealing, even if alloying of Al and Si should occur, the alloyed region penetrates the diffusion layer, There is almost no danger of reaching the Si substrate below it, and from this point as well, Al
A short circuit between the film and the Si substrate is effectively prevented. Further, since the end portions of the polycrystalline silicon film and the conductive film formed thereon are formed at the same position on the insulating film having the opening, the required area is small,
It is easy to form. [Embodiment 1] An embodiment of the present invention will be described with reference to FIG. First, as shown in FIG. 1A, an isolation region made of a SiO 2 film 2 is formed by a known method, and an impurity region 3 is formed by a known ion implantation method. The phosphosilicate glass film 4 was formed by using the chemical vapor deposition method described in 1. As shown in FIG. 1B, the resist film 5
A contact hole was formed by anisotropic etching using as a mask, and a part of the surface of was exposed. At this time, the end portion of the SiO 2 film 2 which is the isolation region may be etched to form a recess in a part of the surface of the Si substrate 1 to expose a part of the Si substrate 1. However, as shown in FIG. 1C, a polycrystalline silicon film 6 extending from the exposed surface of the Si substrate 1 to the surface of the phosphosilicate glass film 4 is formed by a low pressure vapor deposition method. When formed, the recess was filled with the polycrystalline silicon film 6, and the bottom of the contact hole was flat. Next, phosphorus 7 is ion-implanted to form a phosphorus layer 8.
Then, annealing is performed to make contact with the second n + diffusion region 9 deeper than the n + diffusion region 8 previously formed in the Si substrate 1 by utilizing the fast impurity diffusion peculiar to polycrystalline silicon. It was formed in a self-aligned manner below the hole. As a barrier film for preventing the alloying of Al and Si, a TiN film 10 is formed on the polycrystalline silicon film 6, and an Al film 11 is formed on the TiN film 10, and then a well-known method. By a selective etching method, a laminated film composed of the polycrystalline silicon film 6, the TiN film 10 and the Al film 11 is processed into a predetermined shape, and as shown in FIG.
The end portions of the polycrystalline silicon film 6, the TiN film 10 and the Al film 11 were formed at the same position on the phosphosilicate glass film 4. In this case, since the TiN film 10 is formed by the sputtering method, the surface coverage is low. Therefore, if the polycrystalline silicon film 6 is not present, the above-mentioned recess formed in the Si substrate 1 is not completely filled with the TiN film 10, and therefore, the compounding and alloying between Al and Si occur,
The Al film 11 and the Si substrate 1 may be short-circuited to each other. As shown in FIG. 2, this short circuit is caused by a known LOCOS (Local Oxidation of Silico) of the SiO 2 film 22.
n) formed relatively less,
In the case of the buried isolation shown in FIG. 3, the inclination of the end of the isolation SiO 2 film 32 is close to a right angle, so that the depth of the diffusion layer 36 formed by ion implantation and annealing is substantially the same. It becomes shallower and short circuits are more likely to occur. However, in the structure of the present invention shown in FIG. 1 (4), since a deep and good joint is formed, there is no such fear. Further, as shown in FIG. 1C, in this embodiment, the polycrystalline silicon film 6 and the TiN film 1 are used.
0 and the Al film 11 terminate at the same position on the phosphosilicate glass film 4, so that an electrode having a small required area made of a laminated film can be formed very easily. <Embodiment 2> A second embodiment of the present invention is shown in FIG.
It was shown to. As shown in FIG. 4, when the contact hole is relatively large and the diffusion layer 43 is also relatively deep, the polycrystalline silicon film 4 is not provided with the barrier layer made of TiN or the like.
A conductive film (Al film in this embodiment) may be directly formed on the film 5. Also in this case, a good bond is formed and a good contact can be realized. Further, also in this embodiment, as is apparent from FIG. 4, since the polycrystalline silicon film 45 and the Al film 47 are terminated at the same position on the phosphosilicate glass film 44, the above-mentioned embodiment is performed. The same advantages as in Example 1 are obtained. <Third Embodiment> A third embodiment in which the present invention is applied to a complementary integrated circuit will be described with reference to FIG. First, as shown in FIG. 5A, on the surface of the n-type Si substrate 51,
The n-type well 52, the p-type well 53, the isolation region 54, the p + type diffusion layer 55, the n + diffusion layer 56, and the phosphosilicate glass film 57 are sequentially formed by a known method, and then a contact hole is formed. In addition, the polycrystalline silicon film 5
8 was formed on the entire surface by using a well-known low pressure chemical vapor deposition method. As shown in FIG. 5B, the resist film 5
The n-type well 52 was covered with 9 and phosphorus 60 was ion-implanted only in the exposed p-type well 53 to form a phosphorus layer 61 in the p-type well 53 below the contact hole. As shown in FIG. 5C, after removing the resist film 59 on the n-type well 52, the p-type well 5 is removed.
A resist film 62 was formed on the surface of the No. 3, and boron 63 was similarly ion-implanted into the p-type well 53 to form a boron layer 64 in the n-type well 52 below the contact hole. Next, as shown in FIG. 5D, after annealing is performed to form the p + -type diffusion layer 65 and the n + -type diffusion layer 66, the polycrystalline silicon film 58, the TiN film 67 and the Al film are formed. The film 68 is formed by a known method and processed into a predetermined shape by a known selective etching so that the polycrystalline silicon film 58, the TiN film 67 and the Al film 68 are formed at the same position on the phosphosilicate glass 57. The wiring to terminate is formed. According to the present invention, when the contact is formed with the diffusion layer formed in the surface region of the silicon substrate,
Even if the contact region shifts into the isolation region and the end of the isolation SiO 2 film is deeply etched, the etched part is filled with the polycrystalline silicon film, and good connection is obtained. . Moreover, since the polycrystalline silicon film fills the recesses in the contact holes and eliminates the extreme unevenness, even if a barrier film made of a TiN film is formed, Al and silicon generated due to the low coverage of the TiN film are formed. The alloying reaction between the substrates is effectively prevented. Furthermore, since the polycrystalline silicon film and the conductive film are terminated at the same position, the required area is small and the formation is easy.
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための工程
図、
【図２】従来のコンタクト部を示す断面図、
【図３】埋込型アイソレーションを用いた場合の従来の
コンタクト部を示す断面図、
【図４】本発明の第２の実施例を説明するための断面
図、
【図５】本発明の第３の実施例を説明するための工程
図。
【符号の説明】
１、２１、３１、４１……シリコン基板、
２、２２、３２、４２、５４……アイソレーション用Ｓ
ｉＯ2膜、
３、９、２３、２６、３３、３６、４３、４６、５６、
５６、６６……ｎ+拡散層、
５５、６６……ｐ+拡散層、
４、２４、３４、４４、５７……リンケイ酸ガラス膜、
５、５９、６２……レジスト膜
６、４５、５８……多結晶シリコン膜、
１０、６７……ＴｉＮ膜、
１１、２７、３７、４７、６８……Ａｌ膜、
５２……ｎ型ウエル、
５３……ｐ型ウエル。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a process diagram for explaining a first embodiment of the present invention, FIG. 2 is a cross-sectional view showing a conventional contact portion, and FIG. 3 is a buried isolation. FIG. 4 is a sectional view showing a conventional contact portion when used, FIG. 4 is a sectional view for explaining a second embodiment of the present invention, and FIG. 5 is a sectional view for explaining a third embodiment of the present invention. Process chart. [Explanation of reference numerals] 1, 21, 31, 41 ... Silicon substrate, 2, 22, 32, 42, 54 ... Isolation S
iO 2 film, 3, 9, 23, 26, 33, 36, 43, 46, 56,
56, 66 ... N + diffusion layer, 55, 66 ... P + diffusion layer, 4, 24, 34, 44, 57 ... Phosphosilicate glass film, 5, 59, 62 ... Resist film 6, 45, 58 ...... Polycrystalline silicon film, 10, 67 ・ ・ ・ TiN film, 11, 27, 37, 47, 68 ・ ・ ・ Al film, 52 ・ ・ ・ n type well, 53 ・ ・ ・ p type well.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山中 俊明 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 本間 喜夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭59−74668（ＪＰ，Ａ) 特開 昭60−169169（ＪＰ，Ａ) 特開 昭59−175726（ＪＰ，Ａ) 特開 昭55−85041（ＪＰ，Ａ) 特開 昭58−110037（ＪＰ，Ａ) 特開 昭59−181571（ＪＰ，Ａ) 特開 昭60−9159（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Toshiaki Yamanaka 1-280 Higashi Koikebo, Kokubunji-shi, Tokyo Central Research Laboratory, Hitachi, Ltd. (72) Inventor Yoshio Honma 1-280 Higashi Koikebo, Kokubunji-shi, Tokyo Central Research Laboratory, Hitachi, Ltd. (56) References JP-A-59-74668 (JP, A) JP-A-60-169169 (JP, A) JP-A-59-175726 (JP, A) JP-A-55-85041 (JP, A) JP-A-58-110037 (JP, A) JP 59-181571 (JP, A) JP 60-9159 (JP, A)
Claims (1)
れたアイソレーション用の第１の絶縁膜と、上記半導体
基板の表面領域内に形成された上記第１導電型とは逆の
第２導電型を有する不純物ドープ層と、当該不純物ドー
プ層の表面上から上記第１の絶縁膜の表面上に延伸する
第２の絶縁膜と、当該第２の絶縁膜の所望部分および上
記第１の絶縁膜の端部を除去して形成され、上記不純物
ドープ層の表面の所望部分を露出する開口部と、当該開
口部を介して露出された上記不純物ドープ層の表面上か
ら上記第２の絶縁膜の表面上に延伸する上記第２導電型
を有する多結晶シリコン膜と、当該多結晶シリコン膜の
上に形成されたＴｉＮ膜と、当該ＴｉＮ膜の上に形成さ
れた導電性膜を有していることを特徴とする半導体装
置。 ２．上記導電性膜はアルミニウムからなることを特徴と
する請求項１に記載の半導体装置。 ３．上記開口部の上記第１の絶縁膜側の底端部には凹部
が形成され、当該凹部は上記多結晶シリコン膜によって
充填されていることを特徴とする請求項１若しくは２に
記載の半導体装置。 ４．上記凹部の下の上記半導体基板内には、上記不純物
ドープ層より深く、かつ、上記第２導電型を有する第２
の不純物ドープ層が形成されていることを特徴とする請
求項３に記載の半導体装置。 ５．上記第１および第２の絶縁膜は、それぞれ二酸化シ
リコンおよびリンケイ酸ガラスからなることを特徴とす
る請求項１から４のいずれか一に記載の半導体装置。(57) [Claims] A first insulating film for isolation formed on a main surface of a semiconductor substrate having a first conductivity type, and a second conductivity opposite to the first conductivity type formed in a surface region of the semiconductor substrate. An impurity-doped layer having a mold, a second insulating film extending from the surface of the impurity-doped layer to the surface of the first insulating film, a desired portion of the second insulating film, and the first insulating film. An opening formed by removing an end portion of the film and exposing a desired portion of the surface of the impurity-doped layer, and the second insulating film from the surface of the impurity-doped layer exposed through the opening. A polycrystalline silicon film having the second conductivity type extending on the surface of the TiN film, a TiN film formed on the polycrystalline silicon film, and a conductive film formed on the TiN film. A semiconductor device characterized in that 2. The semiconductor device according to claim 1, wherein the conductive film is made of aluminum. 3. 3. The semiconductor device according to claim 1, wherein a recess is formed at a bottom end of the opening on the side of the first insulating film, and the recess is filled with the polycrystalline silicon film. . 4. A second semiconductor that is deeper than the impurity-doped layer and has the second conductivity type in the semiconductor substrate below the recess.
4. The semiconductor device according to claim 3, wherein the impurity-doped layer is formed. 5. The above first and second insulating film, a semiconductor device as claimed in any one of 4, respectively, characterized in that it consists of silicon and phosphorus silicate glass dioxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7065630A JP2690468B2 (en) | 1995-03-24 | 1995-03-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7065630A JP2690468B2 (en) | 1995-03-24 | 1995-03-24 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61097927A Division JP2741757B2 (en) | 1986-04-30 | 1986-04-30 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263556A JPH07263556A (en) | 1995-10-13 |
| JP2690468B2 true JP2690468B2 (en) | 1997-12-10 |
Family
ID=13292537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7065630A Expired - Lifetime JP2690468B2 (en) | 1995-03-24 | 1995-03-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690468B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585041A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Semiconductor device and its preparation |
| JPS58110032A (en) * | 1981-12-23 | 1983-06-30 | Konishiroku Photo Ind Co Ltd | Vapor deposition device |
| JPS58110037A (en) * | 1981-12-24 | 1983-06-30 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS5974668A (en) * | 1982-09-20 | 1984-04-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Integrated circuit contact structure |
| JPS59175726A (en) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59181571A (en) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | Semiconductor device |
| JPS609159A (en) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | Semiconductor device |
| JPS60169169A (en) * | 1984-02-13 | 1985-09-02 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
-
1995
- 1995-03-24 JP JP7065630A patent/JP2690468B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263556A (en) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007099B1 (en) | Manufacturing method of semiconductor device | |
| JP3413876B2 (en) | Semiconductor device | |
| EP0119497B1 (en) | Method of forming electrode/wiring layer | |
| JP3022744B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2720796B2 (en) | Method for manufacturing semiconductor device | |
| US6746952B2 (en) | Diffusion barrier layer for semiconductor wafer fabrication | |
| US7863679B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| EP1289005A2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter and base | |
| JPH07130682A (en) | Method of manufacturing semiconductor device | |
| JP2690468B2 (en) | Semiconductor device | |
| KR100327929B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006332133A (en) | Semiconductor device and manufacturing method thereof | |
| JP2920912B2 (en) | Method for manufacturing semiconductor device | |
| JP2741757B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05175206A (en) | Semiconductor device and its manufacture | |
| JPH1126584A (en) | Semiconductor device and its manufacture | |
| JP2903191B2 (en) | Method for manufacturing semiconductor device | |
| JPH0590196A (en) | Manufacture of semiconductor device | |
| JPH0228956A (en) | Semiconductor integrated circuit device | |
| JPH06252090A (en) | Semiconductor device and its manufacture | |
| JP3252385B2 (en) | Manufacturing method of bipolar transistor | |
| JPH07169710A (en) | Contact structure of semiconductor device and its preparation | |
| JP3224904B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2840675B2 (en) | Method for manufacturing semiconductor device | |
| JPH06151433A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |