JP2688425B2 - Lsiの素子ブロック間のチャネル内のトラック割付け方法 - Google Patents

Lsiの素子ブロック間のチャネル内のトラック割付け方法

Info

Publication number
JP2688425B2
JP2688425B2 JP63201162A JP20116288A JP2688425B2 JP 2688425 B2 JP2688425 B2 JP 2688425B2 JP 63201162 A JP63201162 A JP 63201162A JP 20116288 A JP20116288 A JP 20116288A JP 2688425 B2 JP2688425 B2 JP 2688425B2
Authority
JP
Japan
Prior art keywords
wiring
node
track
nodes
node group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63201162A
Other languages
English (en)
Other versions
JPH0250433A (ja
Inventor
弘 竹上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP63201162A priority Critical patent/JP2688425B2/ja
Publication of JPH0250433A publication Critical patent/JPH0250433A/ja
Application granted granted Critical
Publication of JP2688425B2 publication Critical patent/JP2688425B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はLSIの素子ブロック間のチャネル内のトラッ
ク割付け方法、特にLSIの配線経路決定時のグローバル
配線後の複数の素子ブロック間の配線領域(以下、チャ
ネル)内のトラックの割当て方法の改良に関するもので
ある。
[従来の技術] 以下、従来のLSIの素子ブロック間のチャネル内のト
ラック割付け方法を図面に基づいて説明する。
まず、素子ブロックの配線決定を行った後グローバル
配線によって第7図に示されるような、2つの素子ブロ
ックA,Bの各端子の接続状態を示す複数個の配線ノード
(N1,N2,…N14)からなる配線ノード群が生成される。
このとき、前記各配線ノードは、第7図に示されるよう
に、水平セグメント部と配線引出方向とからなってお
り、前記水平セグメントの両端部をそれぞれレフトエッ
ジ、ライトエッジという。
そして、前記配線ノードのチャネル内トラック割付け
方法として、レフトエッジソート法が効率の良い方法と
して実用化されており、以下レフトエッジソート法につ
いて説明する。
第8図に、レフトエッジソート法の制御手順を示す。
まず、配線ノード群(N1〜N14)から、レフトエッジ
が一番左に位置する配線ノードNlを選択する。このと
き、第7図に示した配線ノード群の場合、配線ノードN1
が配線ノードNlとして選択される。そして、この選択さ
れた配線ノードNl(N1)を第Tトラックの第i番目、す
なわち第1トラックの第1番目に割付ける(ステップST
−1)。
次に、同一トラック上に配線ノードの水平セグメント
が重ならないように配置するために、前記ステップST−
1にて、選択された配線ノードNl(N1)のライトエッジ
より右側にレフトエッジが位置する配線ノード群(N6〜
N14)から、レフトエッジが一番左側に位置する配線ノ
ードを選択し、配線ノードNlとする。ここで配線ノード
N6が配線ノードNlとして、第1トラックの2番目に割当
てられる(ステップST−2)。
そして、ステップST−2を繰返し実行し、第1トラッ
クに、割付け可能な配線ノードがない時(すなわち、ス
テップST−2の条件を満足する配線ノードがない時)で
あって、かつ、未割付け配線ノードがある時は、トラッ
ク数を更新して第2トラックへの配線ノードの割付けを
前記ステップST−1およびステップST−2を繰り返して
行う。
同様にして、全配線ノードに対して繰返し割付けを行
うと、チャネル内の配線は第9図に示されるようにな
る。
したがって、このようなレフトエッジソート法を適用
すれば、同一トラック上に配される配線ノードの水平セ
グメントが重ならないように配置され、しかもLSIのチ
ャネル内に割り付けるトラック数を最少数にできるとい
う利点がある。
[発明が解決しようとする課題] 従来のチャネル内のトラック割付け方法は、第9図に
示されるように、垂直方向への配線時のクロスポイント
の数が多いという問題点があった。
また、トラック数が最少という利点を有するが、隣接
したブロック間の配線、すなわち垂直方向の配線距離の
総和距離が必ずしも最短とならないという問題点があっ
た。
本発明は、上記問題点を解決することを課題としてお
り、チャネル内配線時のクロスポイントが少なく、更に
垂直方向配線総和距離が最短となるチャネル内トラック
割付け方法を得ることを目的とする。
[課題を解決するための手段] 上記目的を達成するために、本発明に係るLSIのチャ
ネル内トラック割付け方法は、配線ノードをそれぞれ3
種のノード群に分類する配線ノード分類工程と、分類さ
れたノード群毎に各配線ノードのトラック割付けを行う
ノード群トラック割付け工程とからなり、全配線ノード
のトラック割付けを行うことを特徴とする。
すなわち、前記配線ノード分類工程は、前記各配線ノ
ードを前記配線ノードの配線引出方向が全て素子ブロッ
クA方向であるトップノード群と、前記配線ノードの配
線引出方向が全て素子ブロックB方向であるボトムノー
ド群と、前記配線ノードの配線引出方向が2素子ブロッ
クA方向及びB方向にまたがるミドルノード群と、にそ
れぞれ分類する。
また、ノード群トラック割付け工程における前記トッ
プノード群およびボトムノード群の各配線ノードのトラ
ック割付けは、各配線ノードに対して、順次レフトエッ
ジソートを行い、各ソート毎にライトエッジチェックを
行い、ライトエッジソート条件を満足する配線ノードを
当該トラックに割付け、前記割付けられた配線ノードの
ライトエッジより右側でレフトエッジソートを行い、前
記トラックへの割付けを繰り返し、前記トラック上にお
ける全配線ノードの割付けチェック完了後、次のトラッ
クに対して割付け済み配線ノードを除いた配線ノードの
割付けを同様に行い、各ノード群の配線ノードに対し
て、対応する素子ブロックに近いトラックから順に、前
記割付け作用を繰返す。
そして、ノード群トラック割付け工程におけるミドル
ノード群の各配線ノードのトラック割付けは、レフトエ
ッジソートにて行う。
[作用] 本発明によれば、素子ブロックAに近い第1トラック
には配線引出方向が素子ブロックA方向のみの配線ノー
ドからなるトップノード群が必ず割付けられ、素子ブロ
ックBに近いトラックは配線引出方向が素子ブロックB
のみの配線ノードボトムノード群が必ず割付けられるの
で、大幅にクロスポイントが減少するとともに、垂直方
向の配線距離の総和距離が小さくなる。
[実施例] 以下、本発明に係るLSIの素子ブロック間のチャネル
内のトラック割付け方法の好適な一実施例を図面に基づ
いて説明する。
第1図は、本実施例のチャネル内トラック割付け方法
のブロック流れ図である。
本実施例によるLSIのチャネル内トラック割付け方法
は、同図に示されるように、配線ノード分類工程と、ト
ップノード群トラック割付け工程と、ミドルノード群ト
ラック割付け工程と、ボトムノード群割付け工程と、か
らなっている。
すなわち、前記配線分類工程は、各配線ノードをその
配線引出方向に応じて、配線引出方向がすべて素子ブロ
ックA方向である配線ノードの集まりであるトップノー
ド群と、素子ブロックA方向と素子ブロックB方向に配
線引出方向が混在する配線ノードの集まりであるミドル
ノード群と、配線引出方向がすべて素子ブロックB方向
である配線ノードの集まりである配線ボトムノード群
と、にそれぞれ分類する。
また、トップノード群トラック割付け工程は、前記配
線ノード分類工程にて生成されたトップノード群の各配
線ノードを後述するレフト/ライトエッジソートにより
トラック割付けを行う。
ミドルノード群トラック割付け工程は、ミドルノード
群の各配線ノードをレフトエッジソートによりトラック
割付けを行う。
ボトムノード群トラック割付け工程は、ボトムノード
群の各配線ノードに対して、前記トップノード群のトラ
ック割付け工程と同様に、後述するレフト/ライトエッ
ジソートを用いてトラック割付けを行う。
本実施例の特徴事項は、トップノード群トラック割付
け工程およびボトムノード群トラック割付け工程に用い
られるレフト/ライトエッジソート方法であり、その詳
細な割付け方法を第2図に示す。
本実施例によるレフト/ライトエッジソートは、ま
ず、未割付け配線ノード中、レフトエッジが一番左側に
位置する配線ノードNlを選択する(ステップST−1)。
次に、前記選択された配線ノードNlのライトエッジよ
り左側にライトエッジが位置が、配線ノードNlのレフト
エッジより右側にレフトエッジがある配線ノードがある
かどうかを判定するライトエッジチェックを行う(ステ
ップST−2)。
そして、前記ライトエッジチェック(ステップST−
2)にて、上記条件を満足する配線ノードが存在しない
場合は、現在の選択された配線ノードNlを第1番目トラ
ックの第1番目に割付けを行う。
一方、前記ライトエッジチェック(ステップST−2)
にて、配線ノードNlのライトエッジより左側にライトエ
ッジ座標を持ち、かつ、Nlのレフトエッジより右側にレ
フトエッジのある配線ノードがある場合には、さらにラ
イトエッジ座標が一番左側の配線ノードを選択して配線
ノードをNlとしてトラック第1番目の第1番目に割付け
を行う(ステップST−3)。
次に、前記選択された配線ノードNlのライトエッジよ
り右側にレフトエッジを持つ未割付け配線ノードが存在
するどうかを判定する(ステップST−5)。
そして、この時に配線ノードが存在しない場合は全て
の第1番目のトラックへの配線ノードの割付けが完了し
たとして、次のトラックへの配線割付けをステップST−
1〜ステップST−5を繰り返し行う。
一方、前記判定にて配線ノードNlのライトエッジより
も右側にレフトエッジをもつ未割付け配線ノードが存在
する場合は、未割付け配線ノード中に前記配線ノードNl
のライトエッジよりも右側にレフトエッジを持つ未割付
け配線ノード群から一番レフトエッジ座標が左にあるも
のを選択し、新たに配線ノードNlとし、前記ステップST
−2のライトエッジチェックを行う(ステップST−
6)。
以上ステップST−1〜ステップST−6の動作を繰返
し、全配線ノードに対してトラック割付けを行う。
また、この時のトラック割付けのトラック優先度は、
トップノード群の割付け時は素子ブロックAに一番近い
トラックが一番高く、ボトムノード群の割付け時は素子
ブロックBに近いトラックほど優先度が高くなってい
る。
以下、第7図に示した14個の配線ノードを本実施例を
用いたトラック割付け例を説明する。
また、第3図には、第7図に示された配線ノード群を
本実施例を用いてトラック割当をした配線経路が示され
ている。
まず、配線ノード分類工程にて、第7図に示された各
配線ノードは、各配線引出方向にて、前記トップノード
群、ミドルノード群、およびボトムノード群の3つに以
下のように分類される。
トップノード群:N1,N2,N6,N7,N12,N13 ミドルノード群:N4,N9,N14 ボトムノード群:N3,N5,N8 次に、前記トップノード群(N1,N2,N6,N7,N12,N13)
のトラック割付けを以下のように行う。
第3図に示されるように、トップノード群のトラック
割当順位は素子ブロックAに近いトラックから割当てら
れるようになっている。
そして、前記トップノード群は、第2図に示されるレ
フト/ライトエッジソートによってトラック割付けされ
る。
まず、トップノード群の配線ノード中、レフトエッジ
が一番左側に位置する配線ノードN1が配線ノードNlとし
て選択される。
次に、前記選択された配線ノードNl(N1)のライトエ
ッジより左側にライトエッジを持つ未割付け配線ノード
が存在するかどうかのライトエッジチェックを行う。
このとき、前記配線ノードN1のライトエッジよりも左
側にライトエッジを持つ配線ノードN2が存在するので、
配線ノードN2を第1トラックの第1番目に割付けを行
う。
次に、前記第1トップノード群の第1トラックに割付
けられた配線ノードN2のライトエッジの左側にライトエ
ッジを持つ配線ノード中に一番左側にある配線ノードN6
が選択され、前記配線N6のライトエッジチェックを同様
に行い、対応するライトエッジノードがないのでN6が第
2番目に配されることになる。
以上のように、トップノード群をレフト/ライトエッ
ジソートを行えば、第3図に示されるようになる。
次に、ミドルノード群については前記従来例と同様に
レフトエッジソートにより割付けを行う。
そして、ボトムノード群のトラック割付けを行う。こ
の時のトラックの優先度は素子ブロックBに近いほうか
ら高くなっており、該ボトムノード群は、レフト/ライ
トエッジシートを用いてトラック割付けされる。
従って、第3図に示されるように第9図従来例と比較
してクロスポイントの大幅な減少という利点を有する。
次に、前記第7図に示される配線ノードN9のように、
3以上のエッジを有する配線ノードが存在する場合に
は、第5図に示すように、2エッジ間にて配線ノードを
小分割する。
すなわち、第4図に示すように配線ノードの分割工程
を経た後に、前記実施例のようなトラック割付けを行え
ば、トラック数の削減を図ることができ、クロスポイン
トの減少も更に効率が図れる。
すなわち、前記第7図のような配線ノードの場合に
は、配線ノードN9をN9aとN9bの二つの配線ノードに分割
した後に、前記配線ノードを分類し、各ノード群毎にト
ラック割付けを行えば、第6図に示すようになる。従っ
て、トップノード群、ボトムノード群に分類される配線
ノード数を多くでき、トラック数の減少およびクロスポ
イントの減少を図れるという効果を奏する。
従来、配線ノードの配線には、多結晶シリコンとアル
ミニウムが用いられているが、多結晶シリコンはその抵
抗値が多く遅延時間の増大をまねくために垂直方向の配
線にしか用いられなかった。
しかしながら、本発明によれば、トップノード群及び
ボトムノード群の配線ノードをそれぞれ対応するブロッ
クに近い位置に多く割付けるようにしたので、素子ブロ
ックに最も近いトラックの配線ノードにおいてはその水
平セグメントにも多結晶シリコンを用いることが可能と
なり、アルミニウムトラックと多結晶シリコントラック
を重畳でき、トラック数の減少が図れるという効果を奏
する。
[発明の効果] 以上のように本発明によれば、クロスポイント数を大
幅に増加できると共に、トップノード群およびボトムノ
ード群に関しては、各対応する素子ブロックに近い位置
にノードのトラック割当てを行うので、垂直方向の配線
距離も短くなるという効果を奏する。
【図面の簡単な説明】
第1図は、本発明に係るLSIのチャネル内のトラック割
付け方法の第1の実施例の手順図、 第2図は、本発明に係るレフト/ライトエッジソートの
詳細説明図、 第3図は、第1の実施例によるチャネル内トラック割当
て配置を示す説明図、 第4図は第2の実施例の説明図、 第5図は配線ノード分割方法の説明図、 第6図は第2実施例による第7図配線ノードの割付け配
置図、 第7図はグローバル配線後の配線ノードの説明図、 第8図は従来のレフトエッジソートの詳細説明図、 第9図は従来のレフトエッジソートによるトラック割付
け配置図である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の素子ブロックA,B,…間の端子の接続
    状態を示す複数個の配線ノードをチャネル内のトラック
    に割付けるLSIの素子ブロック間のチャネル内のトラッ
    ク割付け方法において、 前記各配線ノードを前記配線ノードの配線引出方向が全
    て素子ブロックA方向であるトップノード群と、前記配
    線ノードの配線引出方向が全て素子ブロックB方向であ
    るボトムノード群と、前記配線ノードの配線引出方向が
    2素子ブロックA方向及びB方向にまたがるミドルノー
    ド群と、にそれぞれ分類し、 前記トップノード群およびボトムノード群の各配線ノー
    ドのトラック割付けは、 各配線ノードに対して、順次レフトエッジソートを行
    い、各ソート毎にライトエッジチェックを行い、ライト
    エッジソート条件を満足する配線ノードを当該トラック
    に割付け、 前記割付けられた配線ノードのライトエッジより右側で
    レフトエッジソートを行い、前記トラックへの割付けを
    繰り返し、 前記トラック上における全配線ノードの割付けチェック
    完了後、次のトラックに対して割付け済み配線ノードを
    除いた配線ノードの割付けを同様に行い、 各ノード群の配線ノードに対して、対応する素子ブロッ
    クに近いトラックから順に、前記割付け作用を繰返し、 ミドルノード群の各配線ノードのトラック割付けは、レ
    フトエッジソートにて行い、 全配線ノードのトラック割付けを行うことを特徴とする
    LSIの素子ブロック間のチャネル内のトラック割付け方
    法。
JP63201162A 1988-08-12 1988-08-12 Lsiの素子ブロック間のチャネル内のトラック割付け方法 Expired - Lifetime JP2688425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63201162A JP2688425B2 (ja) 1988-08-12 1988-08-12 Lsiの素子ブロック間のチャネル内のトラック割付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63201162A JP2688425B2 (ja) 1988-08-12 1988-08-12 Lsiの素子ブロック間のチャネル内のトラック割付け方法

Publications (2)

Publication Number Publication Date
JPH0250433A JPH0250433A (ja) 1990-02-20
JP2688425B2 true JP2688425B2 (ja) 1997-12-10

Family

ID=16436401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63201162A Expired - Lifetime JP2688425B2 (ja) 1988-08-12 1988-08-12 Lsiの素子ブロック間のチャネル内のトラック割付け方法

Country Status (1)

Country Link
JP (1) JP2688425B2 (ja)

Also Published As

Publication number Publication date
JPH0250433A (ja) 1990-02-20

Similar Documents

Publication Publication Date Title
US4777606A (en) Method for deriving an interconnection route between elements in an interconnection medium
EP0261816A2 (en) A work ordering routine for use in a method of routing
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
US20180285508A1 (en) Capacity model for global routing
JPS63278249A (ja) 半導体集積回路装置の配線方法
JPH0786883B2 (ja) 網図または諭理回路図自動生成方法およびそのシステム
JP2688425B2 (ja) Lsiの素子ブロック間のチャネル内のトラック割付け方法
US5995735A (en) Directional repeater physical assignment and connection for high-performance microprocessors
JPH08274179A (ja) 配線設計方法および配線設計装置
Venkataraman et al. Determination of yield bounds prior to routing
JPH0645443A (ja) 階層化配線方法
KR20010024944A (ko) 전자 소자 및 장치의 설계 및 제조 방법
JP2695234B2 (ja) 半導体装置の配線方法
JP3017131B2 (ja) 半導体集積回路のレイアウト方法
JP2948932B2 (ja) 半導体自動配線方法
JP3512757B2 (ja) レイアウト設計における最適化方法
US20030135837A1 (en) Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor
JPH0374862A (ja) ゲートアレイの配置方式
CA1269157A (en) Work ordering method for use in a method of routing
JPH0512384A (ja) 自動配線方法
JPH0212856A (ja) 半導体集積回路装置の配線方法
JPS6331192A (ja) プリント板の配線方法
JP2915603B2 (ja) 自動配線方法
JPH04291744A (ja) 半導体装置の配線方法
US6412103B1 (en) Routing method removing cycles in vertical constraint graph